JP2013513963A - 基板を再利用する方法 - Google Patents

基板を再利用する方法 Download PDF

Info

Publication number
JP2013513963A
JP2013513963A JP2012543918A JP2012543918A JP2013513963A JP 2013513963 A JP2013513963 A JP 2013513963A JP 2012543918 A JP2012543918 A JP 2012543918A JP 2012543918 A JP2012543918 A JP 2012543918A JP 2013513963 A JP2013513963 A JP 2013513963A
Authority
JP
Japan
Prior art keywords
layer
substrate
support substrate
electromagnetic radiation
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012543918A
Other languages
English (en)
Other versions
JP5678092B2 (ja
Inventor
ロール ベル アン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2013513963A publication Critical patent/JP2013513963A/ja
Application granted granted Critical
Publication of JP5678092B2 publication Critical patent/JP5678092B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Laminated Bodies (AREA)

Abstract

少なくとも電磁放射の波長に対して実質的に透明な材料の支持基板(25)を再利用する方法であって、前記方法は、a)初期基板(10)を用意するステップと、b)初期の粗さを有する支持基板(25)の接合面上に中間層(15)を形成するステップ(S1)であって、前記中間層(15)は少なくとも電磁放射の波長に対して実質的に透明な材料のものである、ステップと、c)初期基板(10)の接合面(10b)および/または中間層(15)のいずれかの上に電磁放射吸収層(24)を形成するステップ(S2)と、d)初期基板(10)を支持基板(25)に電磁放射吸収層(24)を介して接合するステップ(S3)と、e)支持基板(25)および中間層を通して電磁放射吸収層(24)の照射を実行して、初期基板からの支持基板(25)の分離を引き起こすステップ(S4)とを含む。

Description

本発明は半導体製造プロセスの分野に関し、例えば、3次元積層型「システムオンチップ」デバイスを形成するために、またはオプトエレクトロニクス要素、(光)起電要素、および電子要素を転写するために、層および基板の接続および分離が実行される。層の材料は、例えば、IV族材料(Si、Ge…)、III/V族材料(GaN、InGaN、InGaAs…)の中で選ぶことができ、材料は用途に応じて極性、無極性、または半極性とすることができる。
半導体製造の分野において、半導体材料または絶縁材料の膜または層を接続および/または除去することが、多くの場合、実際に、有用または必要である。一方、電子要素、光起電要素、および/またはオプトエレクトロニクス要素の3次元構想を含む最終的な積層型構造体を準備することが望ましいことがある。他方、高純度の材料および高結晶品質の薄膜を支持基板上で適切に取り扱ってもよく、初期の支持基板(以後、初期支持基板)から最終の支持基板(以後、最終支持基板)にこれらの膜を転写するための有効な手段を保有することが必要である。
さらに、ある種の半導体材料はバルク基板または自立構造の基板として利用することができないことがあり、格子不整合および/または熱膨脹係数の問題が生じることがあるにもかかわらず支持基板上で処理されなければならない。機能性の半導体材料層を支持体から除去する方法が必要とされる。
例えばシリコン層などの機能性の半導体層の区域では、層転写を可能にする方法を利用できるようにすることはやはり有用である。実際には、そのような半導体層の機能化は電子回路、光起電要素(例えば、Geシード層および三重接合活性層を含む)、および/またはオプトエレクトロニクス要素に関係することがある。半導体層の「前面」および「背面」の両方を比較的容易に露出させ、操作し、接合することができると、処理済みの半導体層が支持基板上にあり、それにより、あるタイプの機能変更が可能である場合、機能要素を導入し、機能要素を埋め込み、次に、後で必要に応じて再露出させることが可能になる。したがって、この機能化のステップに好都合な初期支持基板上の薄層の一方の面に電子回路を導入することができ、次に、露出および機能化された「前部」表面を中間基板に接合することができる。初期基板支持体を除去することにより、機能性の薄層の「背面」に他の回路を用意することができる。露出された「背面」は、例えば熱放散のために、例えば、生成された機能性の中央部の動作に適合する支持体にさらに転写することができる。
さらに、InGaAs、InP、またはInAlAsなどのIII−V族材料は太陽電池用途で非常に有用であり、GaN、AIGaN、またはInGaNなどのIII−窒化物材料は発光ダイオード、レーザダイオード、および関連するデバイスなどの発光デバイスで使用するために半導体産業でかなり重要である。GaNは、オプトエレクトロニクス用途ならびに高周波高電力の電子デバイスにとって有望な材料である。少量の格子欠陥と高品質表面とを示すGaNまたはInGaNの層を用意できることが重要である。
III−V材料およびIII−N材料を様々な表面および支持材料上に用意することができる方法を保有することがこれらの技術分野では重要である。III−V材料をエピタキシによって基板表面に成長させる技法では、十分な品質のIII−V成長を可能にするには高い結晶品質と成長基板の適切な格子定数とが必要であり、そのため、III−V材料の場合は下にあるシード支持基板の選択が制限される。
エッチング技法によってIII−V層に接近することが予測されるシステムでは、これは問題であり、III−V材料の劣化をもたらすことがある。
III−N基板の特定の面を露出させることができることも重要である。実際には、極性c面のIII−N材料は特定の原子表面終端を有することが一般的であり、その結果、一方の表面はIII族からの元素によって終端され、他方の表面は窒素原子によって終端される。
上述に関連するすべての場合において、薄膜もしくは薄層またはそれらの積層を基板から切り離す、または剥離する方法が必要である。その上、さらに、後続の使用のために基板を再利用するのに、基板を破壊することなく、そのような切り離しまたは剥離を行う必要がある。
文献のEP0858110は、基板と部材との間に分離層をもつ透明基板上に存在する切り離し部材を前記基板から剥離するための剥離方法を開示しており、分離層は透明基板を通して入射光で照射され、分離層内および/または界面で剥離が引き起こされ、切り離し部材が基板から切り離される。
しかし、例えば、サファイア(Al23)で製作された透明基板を通して分離層をレーザビームで照射する場合、分離層が形成された基板の表面上に望ましくないトポロジーまたは欠陥が生成される。この表面トポロジーは30nmとなることがある。
照射および剥離の後に基板を再利用できるようにするには、この表面トポロジーを除去しなければならない。表面トポロジーの高さを考慮して、基板のかなりの厚さを、各照射および剥離の後に、例えば研磨によって除去しなければならない。このために、基板の再利用能力はかなり制限される。
さらに、サファイア基板または炭化ケイ素基板などの透明基板の研磨は、一般に、基板の材料が硬いために時間が長くかかり、高価である。
欧州特許第0858110号公報
上述した問題を解決する目的で、本発明は、少なくとも電磁放射の波長に対して実質的に透明な材料の支持基板を再利用する方法を提案し、前記方法は、
− 初期基板を用意するステップと、
− 支持基板の面に中間層を形成するステップであって、前記中間層は少なくとも電磁放射の波長に対して実質的に透明な材料のものである、ステップと、
− 初期基板の接合面および/または中間層のいずれかの上に電磁放射吸収層を形成するステップと、
− 初期基板を支持基板に電磁放射吸収層を介して接合するステップと、
− 支持基板および中間層を通して電磁放射吸収層の照射を実行して、初期基板からの支持基板の分離を引き起こすステップと
を含む。
支持基板と電磁放射吸収層との間に中間層が存在するために、電磁放射は、もはや支持基板の表面のすぐ近くではなく中間層の表面で電磁放射吸収層に当たる。したがって、透明な支持基板と吸収層との間の界面で生じることがある過剰な量のエネルギーが、今では、中間層と吸収層との間の界面で、すなわち、支持基板から十分に離れた場所で生じて、支持基板の表面上への表面トポロジーの生成が避けられる。中間層に表面トポロジーが存在しても、この層は照射の後に除去されるのでそれほど重大でない。
本発明の方法によれば、支持基板および中間層を通して照射を実行して、初期基板からの支持基板の分離を引き起こした後でさえ、支持基板の接合面の粗さは変更されない。実際には、この方法は、照射を実行するステップの後に、中間層を除去して支持基板を回復させるステップをさらに含むことができる。この除去するステップの後に、支持基板の接合面は初期の粗さと実質的に同様の粗さを示す。したがって、支持基板は、特定の準備のステップなしにそれ自体再使用することができる。
本発明の全体的なプロセスの概略図である。 新しい層を形成するために初期基板の一部を除去する本発明の例示のプロセスの概略図である。 図2の新しい層が機能化されて機能性の層を生成し、かつ/またはさらなる層が新しい層に接合される本発明の例示のプロセスの概略図である。 図2の新しい層が機能化されて機能性の層を生成し、かつ/またはさらなる層が新しい層に接合される本発明の例示のプロセスの概略図である。 イオン注入ならびに最終基板への接合が使用される本発明の例示のプロセスの概略図である。 イオン注入ならびに最終基板への接合が使用される本発明の例示のプロセスの概略図である。 イオン注入ならびに最終基板への接合が使用される本発明のさらなる例示のプロセスの概略図である。 イオン注入ならびに最終基板への接合が使用される本発明のさらなる例示のプロセスの概略図である。
図1は本発明の全体的なプロセスの概略図を示す。
図1に示されるように、本発明は、支持基板25の接合面25b上に中間層15を形成するステップ(図1のS1)と、初期基板10の接合面10bおよび/または中間層15のいずれかの上に電磁放射を吸収する層(electromagnetic radiation absorbing layer、以下、電磁放射吸収層)24を形成するステップS2と、接合するステップS3と、接合された構成要素(bonded entity、以下、接合構成要素)を可視光放射および/または紫外線放射などの電磁放射で照射するステップS4と、中間層15を支持基板25から除去するステップS5とを含む。
層の接合には、分子接合、共晶接合、熱接合、加圧接合、または陽極接合を含むことができる。一例として、接合は、1つまたは複数の酸化物の接合層(図1には図示せず)を使用して達成することができ、1つまたは複数の酸化物の接合層は、接合される基板の面の一方または両方に付加することができる。酸化物の接合層用の材料の適切な例は二酸化ケイ素(SiO2)である。接合する目的ための二酸化ケイ素材料は、熱的にまたはLPCVDもしくはPECVDなどの化学気相化学堆積技法で層に設けることができる。
対照的に、接合を行うのに接着層の使用はありえない。接着剤は、エピタキシまたは他の機能化のステップなどの後続のプロセスの間に構造体が処理にかけられる温度に耐えられないことになる。
電磁放射吸収層24に関して、この層の組成は、選んだ波長でレーザなどの放射源によって放出される電磁放射を吸収し、吸収したエネルギーの効果の下で接合構成要素を分離できるようにするように選ばれる。したがって、一般に、本発明で基板10を変更するためのプロセスにおいて、支持基板25の分離は電磁放射吸収層24の化学的変化および/または物理的変化に基づく。
「接合構成要素の分離」の意味することは、接合構成要素を形成する各元素の結合エネルギーが、電磁放射の印加の前よりもその後に弱くなることである。互いから元素を実際に切り離すには、この切り離しが実際に望まれる場合、機械力などの追加のエネルギーの印加を必要とすることがある。
吸収層の性質に応じて、吸収されたエネルギーは様々な効果、例えば、原子レベルの振動、昇華、特有の拡散、またはガスの形成を生じさせることになり、それは、上述で定義したような分離または化学反応を本質的にもたらす。したがって、純粋な熱効果ならびに光化学を含む機構が分離機構の背後にあることがある。
本発明のプロセスでは、吸収層24は、Sixy:H、Si34、Sixy、GaN、AlN、InN、またはIn、Ga、およびAlのうちの1つまたは複数の混合窒化物、またはポリSi、または単結晶Siからなる群から選択された少なくとも1つの材料を適切に含むことができる。吸収層は、例えば、イオン注入によって水素をドープした非晶質シリコンをさらに含むことができる。水素含有量は、好ましくは、少なくとも2原子百分率である。
変形では、いくつかの後続の分離のためのいくつかの照射を行うことができるように、いくつかの吸収層24を接合層に導入および埋め込むことができる。
電磁放射吸収層24の内部剥離および/または界面剥離を引き起こす任意のタイプの電磁放射には、例えば、X線、紫外線、可視光線、赤外線(熱線)、レーザビーム、ミリ波、マイクロ波、および放射線(ガンマ線)を使用することができる、それらの中で、レーザビームは、電磁放射吸収層の剥離(アブレーション)を容易に引き起こすことができるので好ましい。
レーザビームを発生させるレーザの例にはガスレーザおよび固体レーザ(半導体レーザ)が含まれ、エキシマレーザ、Nd−YAGレーザ、Arレーザ、CO2レーザ、COレーザ、およびHe−Neレーザが、好ましくは、使用することができる。それらの中で、エキシマレーザはより好ましく使用される。エキシマレーザは高エネルギーをもつレーザ光を出力することができるガスレーザであり、レーザ媒体として希ガス(Ar、Kr、およびXe)およびハロゲンガス(F2およびHCl)を組み合わせることによって典型的な4つのタイプのレーザ光を出力することができる(XeF=351nm、XeCl=308nm、KrF=248nm、ArF=193nm)。
レーザ照射は、好ましくは、本発明の枠組みにおいて、支持基板25および中間層15を横切って実行される。したがって、後者の支持基板25および中間層15は、分離機構をもたらすのに使用される可視光放射および/または紫外線放射の波長に対して実質的に透明でなければならず、すなわち、支持基板の材料は、使用される波長で、例えば約101cm-1未満の弱い光吸収係数を有するか、または吸収層24の材料よりも大きい透過光学帯(transmission optical band)を有する。吸収層24は、適切には、非晶質の形態のSixy:H、Si34のタイプの材料、または例えば多結晶の形態で堆積されたIII−N材料とすることができる(後者は、工業的な事情では単結晶形態よりも高価でない)。これらの材料により、典型的な支持体材料の吸収波長を超えたままである波長で照射を実行することができる。本発明の範囲内の別の適切な可能性は、可視光放射および/または紫外線放射などの電磁放射を吸収する層24としてIII−N材料を使用することである。初期基板10などの基板がそれ自体III−N材料であり、それを処理をして機能性を導入することができる場合、吸収層24と同じIII−N材料層の使用は、好ましくは、二酸化ケイ素の接合層などの接合層によって分離される2つのIII−N層(機能性の層および犠牲の電磁放射吸収層)を用いて行われることになる。吸収層として使用することができるIII−N材料の中で、GaN(3.4eVの禁止帯の観点から360nm未満の吸収波長をもつ)、AlN(6.2eVの禁止帯の観点から198nm未満)、InN(0.7eVの禁止帯の観点から230nm未満)を挙げることができる。Nd/YAGレーザまたはエキシマレーザを使用して、電磁放射吸収層24の分解または他の効果を誘起することができ、それにより、分離をもたらすことができる。
アルミニウム、ガリウム、およびインジウムを組み合わせる三元または四元窒化物材料は、電磁放射吸収層24の材料、例えばAlGaNまたはInGaNとしても使用することができる。これらの窒化物材料は、気体窒素を生成することにより分解するらしいので、特に有用である。それらの禁止帯は波長吸収の明瞭な閾値を定め、その閾値のポイントで、材料はほとんど完全な透明からほとんど完全な吸収への移行を示す。さらに、それらの融点は、材料が分解する温度よりも非常に高く、材料は、溶融するとき周囲の基板への付随的損傷が最小である。
分離機構が機能しうるようにするため、支持基板25および中間層15は、吸収層24を照射するのに使用することになる波長領域の紫外光および/または可視光などの電磁放射に対して実質的に透明であるか、または高い透過率を有することが必要である。吸収層24の好ましい最小厚さは10nmである。吸収層を堆積させるとき、支持基板の両側に層を形成させないように注意する。実際には、支持基板の裏面に同様に形成された吸収層が照射を完全に吸収することがあり、埋められた吸収層24の吸収を妨害し、分離ステップを阻止することがある。
サファイア(Al23)を使用するのは支持基板25にとって適切な選択であるが、それは、一般に使用されるレーザ源に対応する350nmよりも高い波長で高い透過率が観測されるからである。サファイアは、例えば、約100nmから350nmまでの範囲にある波長などのより短い波長に対しても適切である。支持基板25に対する他の適切な選択には、以下の種類、すなわちLiTaO3(270nmよりも高い波長で実質的に透明)、LiNbO3(280nmよりも高い波長で実質的に透明)、MgO(200nmよりも高い波長で実質的に透明)、CaF2、MgF2、またはガラスのうちの少なくとも1つで製作された材料が含まれる。他の材料が、上述で列記したものと同じ高い透過率値を示さない場合でさえ分離を得るのに好適であることもあるが、その場合、より高い電磁放射エネルギーを必要とすることがあり、それは産業環境では望ましくない。
中間層15は、吸収層24を照射するために使用される電磁放射の波長に対して実質的に透明な材料を含む。中間層の材料は、とりわけ、一般に使用されるほとんどのレーザビームの波長に対応する100nmから1200nmにある波長に対して透明な材料から選択される。
中間層15は、さらに、好ましくは、特に、化学エッチングによって、または研磨によって容易に除去することができ、例えば、SiO2、もしくはBおよび/またはPによるドープSiO2、SiN、LiF、CaF2、およびMgF2などの断熱特性を示す材料で製作される。
しかし、支持基板25が、ホウ素ドープされた石英ガラスなどのガラス基板を含む場合、中間層25は、好ましくは、機械研磨または化学機械研磨によって除去されるホウ素ドープされた石英ガラスのようなガラス質材料で製作される。中間層15は、好ましくは、支持基板25よりも高い濃度のホウ素を含有し、その結果、中間層15のエッチング速度は支持基板25のエッチング速度よりも高く(例えば、10/1の比)、それにより、選択エッチングが可能になる。
中間層の厚さは少なくとも10nmであり、好ましくは少なくとも50nmである。より一般的には、中間層の厚さは、例えば、10nmと500nmとの間に含まれうる。
大量の光の使用を必要とすることになる入射光(電磁放射)のあまりにも大きい損失を避けるために、中間層の材料は入射光の波長に関して少なくとも90%の透過率を有することが好ましい。
中間層は、とりわけ、二酸化ケイ素(SiO2)で製作することができる。一般に1μmよりも薄い本発明の中間層の厚さを考慮すると、SiO2は電磁放射の多くの波長に対して透明である。SiO2は、一般に使用されるほとんどのレーザビームの波長に対応する100nm以上の波長に関して90%以上の透過率を有する。
ステップS5において、中間層15は、中間層の材料を除去するのに好適な任意の技法により支持基板25から取り除くことができる。比較的に費用効率の高い技法である化学エッチングまたは研磨が、好ましくは、中間層を除去するのに使用される。
支持基板25および中間層15の材料に関して、中間層15を支持基板25から選択的に除去しやすくする材料を当業者は選ぶことが好ましい。例えば、中間層15の材料は、好ましくは、支持基板の材料よりも大きいエッチング速度および/または研磨速度を有するように選ばれる。中間層および支持基板の材料は、さらに、同じ化学的性質であるが異なる結晶学のものとすることができ、その結果、材料の一方、すなわち支持基板の材料は、他方、すなわち中間層の材料よりも研磨するのが困難である。その場合、中間層と支持基板との間の界面の検出は研磨速度の変化を検出することによって行われる。
前に説明したように、支持基板の接合面に中間層が存在するために、支持基板は、ステップS1からS5の前の初期の粗さと同様の粗さを示す。したがって、ステップS5の後、支持基板は少なくとも表面の粗さに関して状態が回復され、支持基板はそれ自体再使用することができる。したがって、本発明のプロセスは、ステップS5におけるような中間層の除去の後に、回復された支持基板を使用する1つまたはいくつかのさらなるステップをさらに含む。このようにして回復された基板は、とりわけ、エピタキシャル成長に使用し、別の基板に接合し、または上述のようなステップS1からS5を繰り返すことができ、それには特別な追加の準備処理を伴わない。
本発明による好ましい実施形態では、本発明に従って支持基板25を再利用するプロセスにおいて、初期基板10の一部は、層100を形成するために、好ましくは電磁放射吸収層を照射するステップの前に除去される。本発明によれば、層100は、代替として、1つの材料の単層または異なる材料の複数(積み重ね)のサブレイヤ(いくつかのサブレイヤは同じ材料とすることができる)上に構成することができる。そのようなプロセスの一例が図2に概略的に示され、ここで、初期基板10は、この例では、支持基板25の接合面25b上に中間層15を形成するステップS11と、初期基板10の接合面10bおよび/または中間層15のいずれかの上に電磁放射吸収層24を形成するステップS12と、接合するステップS13との後に、研削、研磨、SMART CUT(登録商標)などの方法によって、レーザリフトオフ技法またはエッチングによって部分的に薄化またアブレーションされて、初期基板10に由来する変更された層100をもたらす(ステップS14)。次に、可視光放射および/または紫外線放射などの電磁放射による接合構成要素の照射のステップS15が実行され、変更された層100の支持基板25からの分離が引き起こされる。ステップS16において、中間層15は支持基板25から除去される。
初期基板の一部を除去して層100を形成するそのようなステップと、次に、さらなるステップにおいて、上述のプロセスの接合するステップの後に、
− 層100を機能化するステップ、
および/または
− さらなる層を層100に接合するステップと
を含む基板を再利用するプロセスが、本発明ではさらに好ましい。
これらの2つのさらなる好ましい実施形態が図3および4に概略的に示される。
図3において、100’は機能性の層100を表す(初期基板10に由来する)。図2で示したようなステップS11からS14に続く図3のステップS17において概略の例示的な例で示される機能化のステップは、層100の中または上に、光起電機能、光学機能、オプトエレクトロニクス機能、電子機能、および/または機械機能をもつ領域を形成するステップを含むことができる。機能化のステップは、材料層、薄層、もしくは自立構造になりうる十分に厚い層を形成するステップ、または堆積、例えばエピタキシによる堆積によって活性層を形成するステップなどの層特性を変化させる任意の技術的なステップを含むことができることも理解されるべきである。可視光放射および/または紫外線放射などの電磁放射による接合構成要素の照射のステップS18が実行され、機能性の層100’の支持基板25からの分離が引き起こされる。次に、中間層15を支持基板25から除去するステップS19が実行される。
図4では、さらなる基板30が、例えば、図2に示されるようなステップS11からS14、または図3のステップS17に続くステップS40において、層100、電磁放射吸収層24、および支持基板25を含む構成要素に接合される。図4において、層100が機能化されている場合がある可能性が符号100/100’で示される。支持基板25が、層100の代わりに、または層100に加えて、光起電機能、光学機能、オプトエレクトロニクス機能、電子機能、および/または機械機能をもつ領域を含むことも可能である。初期基板10に由来する層100の露出された面を、やはり機能化することができる最終基板30に接続するように接合を行うことができる。接合は、例えば、上述で説明したプロセスによって積まれた二酸化ケイ素の接合層を介して行うことができる。この接合は、必要ならば、支持基板30のその後の分離のために電磁放射吸収層をさらに含むことができる。
可視光放射および/または紫外線放射などの電磁放射による接合構成要素の照射のステップS41が実行され、機能性の層100/100’の支持基板25からの分離が引き起こされる。次に、中間層15を支持基板25から除去するステップS42が実行される。
本発明のプロセスによる1つの実施形態では、初期基板10はバルクの自立構造の基板とすることができる。
1つの実施形態では、初期基板10は、支持基板25に接合するための面12bを有する表面層12と、表面層12が堆積されるテンプレートとして働く下にある支持基板11とを含むことができる。そのような系では、表面層12と、層100が形成されるバルク基板10とは、好ましくは単結晶材料であるGaN、InGaN、SiC、Si、Si(000)、Si(111)、GaAs、ZnO、結晶性AlN、AlGaN、InGaAs、InP、Ge、InAlAsから選択された群のうちの少なくとも1つを適切に含むことができる。層100は、少なくとも1つの半導体材料、好ましくは単結晶材料で、例えば、IV族材料(Si、Geなど)、III/V族材料(GaN、InGaN、InGaAsなどの極性、無極性、または半極性の材料)から形成することもできる。
本発明のプロセスで使用することができる初期基板10は、サファイア(Al23)、LiTaO3、LiNbO3、MgO、Si、SiC、またはCr、Ni、Mo、およびWの1つまたは複数を含む合金を含む、支持体と表面層12との間の妥当な膨張係数整合および/または格子定数整合のために選ばれた下にある支持基板11を適切に含むことができる。そのような材料は、そのような最終基板が存在する実施形態では最終基板(30)に使用することもができる。
初期基板10が、下にある支持基板11上に成長された表面層12を含む場合、初期のシード支持基板11と、機能性を導入することができる層100が形成される表面層12との間の妥当な格子整合を確実にすることが好ましい。一例として、表面層12がIII−N材料である場合、適切な初期のシード支持材料には、例えば、サファイア(Al23)、SiC、Si(111)、GaAs、ZnO、結晶性AlNを含めることができる。
本発明による好ましいプロセスの実施形態では、層100を生成するために初期基板10を薄化するステップを含むプロセスの枠組みにおいて、機能化のステップとしてのエピタキシを層100上で実行して、例えば、材料の十分な厚さを達成し、そのとき生成された層は自立構造の基板になることができる。
さらなる好ましい実施形態では、イオン注入が前記初期基板10に、放射吸収層24を介して支持基板25に接合される前に行われ、前記基板10の上部領域を画定する脆弱な面が設けられ、脆弱な面で分割することによって上部領域が除去される。
したがって、本発明によるプロセスの第1の好ましい実施形態では、図5に概略的に示されるように、III−N材料層がSmart Cut(登録商標)技術を使用して初期のドナー基板から引き抜かれる。すなわち、III−N材料(図5の12)は、最初、バルクドナー基板上に存在することができる。これの一例では、図1に示されるように、III−N材料が示されており、それはサファイアなどの「テンプレート」上にエピタキシで成長されたGaNとすることができる。代替的実施形態は中間の接合層を介して支持基板に取り付けられたIII−N材料を使用することになり、そのような構成はGaNOS(サファイア上に接合されたGaN)と呼ばれることがある。
イオン注入が接合層23aを通して層12に実行され(図5のステップS20)、次に、接合(図5のステップS21)が第2の基板上の接合層23bに行われ、本発明により表面に形成された中間層15を有する支持基板25上の電磁放射吸収層24に接合材料層23を通してIII−N層12を連結する。接合は、接合材料層23なしに、支持基板、吸収層24、およびIII−N材料層12の間で直接行うこともできる。次に、イオン注入によって生成された脆弱な面で分割(図5のステップS22)を達成することができる。当業者に既知の方法で、水素イオンの注入、水素イオンおよびヘリウムイオンの共注入、およびより一般的には軽イオンの注入を行うことができる。GaNのための水素イオンの一般的に適切な注入ドーズは、10keVから210keVの注入エネルギー範囲で1×1017原子/cm2と6×1017原子/cm2との間にある。注入は、一般に、20℃と400℃との間、好ましくは、50℃と150℃との間にある温度で行うことができる。当業者は、50nmと1000nmとの間の脆弱な面の深さを得るために注入を調整する方法が分かっており、脆弱な面のまわりで分離および分割を引き起こすのに使用される加熱プロセスの温度および期間は、注入条件、特に注入イオンドーズにより変化することが知られている。
図5のステップS23において、最終支持基板31および接合層33を含むように選ばれたこの例では、脆弱な面のまわりで分割することによって露出された表面が最終基板30に接合される。続いて、図5のステップS24において、このようにして得られ、初期基板、第2の基板、および第3の基板の各々からの要素を含む構成要素は、透明な支持基板25および中間層15を通って誘導された電磁放射にさらされ、この放射は、電磁放射吸収層24によって吸収され、基板25の分離をもたらすように選ばれた波長を有する。
支持基板25がサファイアである場合、中間層15は、好ましくは、SiO2材料であり、最小の50nmの好ましい厚さを有する。したがって、電磁放射は、支持基板および中間層15が共に少なくとも実質的に透明である193nmの波長で行うことができる。
図5に概略的に示されるようなプロセスにおいて、脆弱な面のまわりで破壊する前に、十分な厚さ(例えば、100ミクロンを超える)の基板を生成してそれを自立構造にすることができるようにエピタキシャル成長(図5に図示せず)を薄層12f上に行うことができる。したがって、エピタキシャル成長はステップS21の前に行うことができ、第2の基板は表面層12fを介して初期基板に接合される。この場合、エピタキシャル成長による熱処理は、脆弱な面での分割を引き起こすための加熱プロセス未満でなければならない。エピタキシャル成長は、脆弱な面での分離のステップS22の後に、または照射吸収による分離のステップS24の後に、露出された層上に行うこともできる。さらに、図5には示されないが、機能化が層100に対応して領域12fに形成され、光起電機能、光学機能、オプトエレクトロニクス機能、電子機能、および/または機械機能をもつ領域を領域12fの中または上に形成することができる。
図5の例示的なプロセスの最終ステップS25において、以前にIII−N材料層12fを吸収層24に連結した接合層23を除去することができる。接合層23が二酸化ケイ素で構成される場合、この層は、ドライエッチングによって、または例えばフッ化水素酸(HF)の希釈水溶液(10重量%)を使用する化学エッチングに関連した機械研磨によって適切に除去することができる。ステップS25において、中間層15は、さらに、後続の使用のために支持基板25を再利用するようにフッ化水素酸(HF)の希釈水溶液(10重量%)による化学エッチングによって除去される。実際に、支持基板25の接合表面は初期のものと同様の表面トポロジーおよび粗さを回復する。支持基板は材料のいかなる劣化も被っておらず、プロセスで再使用される前に材料の研磨または除去などのさらなる準備のステップを必要としない。例えば、表面トポロジーがなく、1マイクロメートル×1マイクロメートルについてAFM(原子間力顕微鏡)で測定された約1ÅRMS(二乗平均平方根)の初期の粗さを有する支持基板25の接合表面では、中間層15を除去した後の支持基板の回復された接合表面の粗さは、1マイクロメートル×1マイクロメートルについてAFMで測定された約1ÅRMSである。トポロジー表面は形成されず、それにより、いかなるさらなる準備のステップも必要とすることなしに新しい分子接合が可能である。
サファイアなどのテンプレート上に成長されたIII−N材料などのIII−N材料は、c面ウルツ鉱型構造を示し、ガリウム面および窒素面を有する。上部面は、通常、ガリウム面であり、一方、下部面(成長基板に隣接する)、すなわち、初期のドナー支持基板は窒素面である。
III−N材料に適用されるような本発明の上述の第1の好ましい実施形態によるプロセスを用いて、二重転写が、ガリウム面、すなわち最初の生成物で最初に露出された同じものを最終の生成物で露出させるために行われる。その結果、III−N材料の転写された薄層上にこの段階でエピタキシを再び始めることが可能である。本発明では、いかなる特別な制限もなしに、任意の特定の直径のウェハを扱うことができる。
有利な実施形態では、本発明によるプロセスにおいて、支持基板25および中間層を通して電磁放射吸収層24の照射を実行して、支持基板25の初期基板からの分離を引き起こすステップの後に、エピタキシまたはさらなる機能化を、照射後に、電磁放射吸収層24の照射によって解放された初期基板10の接合面10bに実行することができる。
本発明による第2の好ましい実施形態では、本発明のプロセスで使用することができる構造は、バルクGaNなどの基板におけるイオン注入と、それに続いて、イオン注入によって生成された脆弱な面に沿って基板を分割するのに必要とされるエネルギー入力を超えないようなInGaNなどのIII−N材料のエピタキシと、それに続いて、中継基板上の吸収層へのGaN/InGaN材料の接合と、次に、脆弱な面に沿った破壊の実行(図5のステップS3と類似した)とによって達成される。InGaN層のエピタキシの後および保護層で覆う前に注入を行うことも可能であり、その結果、エピタキシの熱量は制限されない。脆弱な面のまわりでの破壊を確実に成功させるには、第2の実施形態に関連しての図5のステップS21で示したように、注入されたIII−N材料を中間支持体に最初に接合することが好ましく、それにより、積み重ねられた構成要素が硬化され、強化される。InGaNによるエピタキシを続けることができるのには、この第2の実施形態は重要であり、これは、例えばLED用途において重要である。
一例として、InGaNの層をGaNOS基板上にエピタキシによって成長させることができ、次に、イオン注入をInGaNに実行することができる。ガリウムの極性を有するInGaN層の露出された上部面は、接合層および吸収層を有する中間基板に接合される。イオン注入によって生成された脆弱なゾーンで分割した後、犠牲中間支持体と、UVおよび/または可視光吸収層と、接合層と、InGaN層とからなる構造体を、例えば、サファイア基板とすることができる最終支持基板に接合することができる(図5のステップS23を参照)。次に、中間基板の支持基板を介した照射を使用して分離を行うことができ、InGaNOS基板が上部面に所要の極性を伴って得られ、さらなるエピタキシの進行が始まる。
本発明のいくつかの有利な実施形態では、前に述べたように、初期基板と第2の基板との間の接合は1つまたは複数の酸化ケイ素の接合層を使用して実行することができる。
有利な実施形態では、積み重ねられた構成要素の長さおよび幅にわたって延びる完全に別個の層である電磁放射吸収層が準備される(断面が全体にわたって添付の図に示されたものであるように)のではなく、酸化物の接合層などの接合層の1つまたは複数は、Sixy、Sixy:H、Si34、GaN、AlN、InN、またはIn、Ga、およびAlのうちの1つまたは複数の混合窒化物を含む電磁放射を吸収する材料の少なくとも1つの埋め込まれた領域を含むことができる。
図6に概略的に示される本発明による第3の有利な例示の実施形態では、InGaN層は分子接合のプロセスを使用して転写され、本発明による電磁放射吸収層の照射によって解放される。初期基板が用意され、転写されるべきInGaN 12tの層が、一例としてのサファイア支持基板11上にエピタキシによって成長されたGaN 12sのシード層で示されるテンプレート上にエピタキシによって形成される。これは図6のステップS30として示され、GaN上のInGaN層は層12として一緒に示され、下にある支持基板11はサファイアである。本発明を行うための適切な手法では、InGaNの層の厚さは約100nmとなることになり、インジウムの量は5%から15%の程度となることになる。層の転位密度は、好ましくは、5×108/cm2未満となることになる。c面サファイア上にエピタキシによって成長されたGaNは極性材料であり、上部の自由面はガリウム(Ga)面である。この極性は、その上に成長されるInGaNによって保存される。
後続のステップS31において、酸化物の接合層(SiO2、図の層13)がLPCVD技法によってInGaN層上に積まれる。適切な厚さは約300nmとなることになる。
後続のステップS32において、水素および/またはヘリウムなどのイオンによる注入を、酸化物層13を通しておよびInGaNを通して実行して、GaNシード層中に位置し、約500nmの深さにある脆弱なゾーンを生成することができる。4×1017原子/cm2の程度のドーズがそのような注入では適切である。
後続のステップS33において、順々に、サファイア25などの支持基板、本発明による中間層15、約100nmの厚さにPECVD技法によって積まれたSixyなどの吸収層24、および約500nmの厚さを有する二酸化ケイ素接合層23を含む中間基板が用意される。分子接合を使用して、接触される酸化物の接合層13および23を介して初期基板要素と中間基板要素とが連結される。
次に、熱処理により、ステップS34において、生成された構成要素の破壊が可能になり、それにより、初期の下にある初期支持基板11とGaNシード層の一部とが除去される。次に、当業者に既知のエッチング技法を使用して残りのGaNを除去し(ステップS34とS35との間、図6には図示せず)、これにより、Nの極性を有するInGaN層12tまたは100の面が露出される。後続のステップS35において、Sixyの層が約50nmの厚さまでPECVD技法によって積まれる。このさらなる電磁放射吸収層および/また接着層は図6に層34として示される。次に、二酸化ケイ素の接合層がLPCVDまたはPECVD技法によって約500nmから3μmの厚さで積まれる(ステップS36、二酸化ケイ素層は33として示される)。接合のための表面の準備(平坦化、CMP、ブラシ研磨、およびオプションとしてのプラズマ活性化)の後、ステップS36で得られた構造体は、31とラベル付けされた(ステップS37)サファイアの最終支持基板と接触される。接合強化の熱処理は、300℃から950℃で数時間の間加熱することを含めて実行することができる。
続いて、ステップS38において、電磁放射吸収層24は、例えば、193nmの波長で中間支持基板25の表面においてレーザビームを掃引することによって照射され、多分機械エネルギーの付加を用いて、中間支持体(吸収層24と一緒の中間支持基板25および中間層15)の分解および分離を引き起こすことができる。
ありうる吸収層の残渣24と、酸化物の接合層13および23との引き続いての除去が、ステップ39において、例えば、ドライエッチング、または希釈フッ化水素酸との接触に関連した機械研磨によって実行され、それにより、次に、Gaの極性を有するInGaNの表面12tまたは100を露出させることができる。次に、これは、InGaNおよび/または他の活性層のさらなるエピタキシのための基盤として使用することができる。吸収層34は、必要ならば、最終構成要素のその後の使用で最終支持基板31の分離のための分離層として使用することができる。ステップS39において、中間層15も除去され、後続の使用のために支持基板は再利用される。

Claims (23)

  1. 少なくとも電磁放射の波長に対して実質的に透明な材料の支持基板(25)を再利用する方法であって、
    a)初期基板(10)を用意するステップと、
    b)初期の粗さを有する前記支持基板(25)の接合面上に中間層(15)を形成するステップであって、前記中間層(15)は少なくとも電磁放射の波長に対して実質的に透明な材料のものである、ステップと、
    c)前記初期基板(10)の接合面(10b)および/または前記中間層(15)のいずれかの上に電磁放射吸収層(24)を形成するステップであって、前記電磁放射吸収層は前記少なくとも電子放射の波長を吸収する材料のものである、ステップと、
    d)前記初期基板(10)を前記支持基板(25)に前記電磁放射吸収層(24)を介して接合するステップと、
    e)前記支持基板(25)および前記中間層を通して前記少なくとも電子放射の波長を有する電磁放射により前記電磁放射吸収層(24)の照射を実行して、前記電磁放射吸収層(24)の化学的変化および/または物理的変化により前記初期基板からの前記支持基板(25)の分離を引き起こすステップと
    を含むことを特徴とする方法。
  2. ステップe)の後に、後続の使用のために前記中間層(15)を除去して前記支持基板(25)を回復させるステップf)をさらに含むことを特徴とする請求項1に記載の方法。
  3. ステップf)の後に、前記回復された支持基板(25)の前記接合面は前記初期の粗さと実質的に同様の粗さを有することを特徴とする請求項2に記載の方法。
  4. ステップf)の後に、少なくとも、前記回復された支持基板(25)を使用するステップg)をさらに含むことを特徴とする請求項2または請求項3に記載の方法。
  5. 前記中間層は少なくとも10nmの厚さを有することを特徴とする請求項1から請求項4のいずれか一項に記載の方法。
  6. 前記導電性の中間層は、SiO2、LiF、CaF2、およびMgF2から選択された群のうちの少なくとも1つの材料を含むことを特徴とする請求項1から請求項5のいずれか一項に記載の方法。
  7. ステップf)において、前記中間層(15)は化学エッチングによって、または研磨によって除去されることを特徴とする請求項6に記載の方法。
  8. 前記支持基板(25)は、サファイア(Al23)、MgO、CaF2、MgF2、LiTaO3、およびLiNbO3から選択された群のうちの少なくとも1つの材料を含むことを特徴とする請求項1から請求項7のいずれか一項に記載の方法。
  9. 前記中間層はSiO2で製作され、前記支持基板(25)はサファイア(Al23)で製作され、前記支持基板(25)の前記接合面は、1マイクロメートル×1マイクロメートルについてAFMで測定された約1ÅRMSの初期の粗さを有し、再利用される支持基板(25)の接合面の粗さは1マイクロメートル×1マイクロメートルについてAFMで測定された約1ÅRMSであることを特徴とする請求項2から請求項8のいずれか一項に記載の方法。
  10. 前記支持基板(25)はホウ素ドープされた石英ガラスを含み、前記中間層(15)はガラス質材料を含み、前記中間層(15)はステップf)において研磨によって除去されることを特徴とする請求項2から請求項5のいずれか一項に記載の方法。
  11. ステップa)の後に、および好ましくはステップe)の前に、前記初期基板の一部が除去されて層(100)を形成することを特徴とする請求項1から請求項10のいずれか一項に記載の方法。
  12. ステップd)の後に、前記層(100)を機能化する、かつ/またはさらなる層もしくは基板を前記層(100)に接合するステップd’)をさらに含むことを特徴とする請求項11に記載の方法。
  13. ステップd’)は、前記層(100)の中または上に、光起電機能、光学機能、オプトエレクトロニクス機能、電子機能、および/または機械機能をもつ領域を形成するステップを含むことを特徴とする請求項12に記載の方法。
  14. 層(100)および/または支持基板(25)は、光起電機能、光学機能、オプトエレクトロニクス機能、電子機能、および/または機械機能をもつ領域を含むことを特徴とする請求項11に記載の方法。
  15. ステップd’)は、前記基板(10)の前記露出された面を最終基板(30)に接続するように接合を行うステップを含むことを特徴とする請求項12から請求項14のいずれか一項に記載の方法。
  16. 前記初期基板(10)はバルクの自立構造の基板であることを特徴とする請求項1から請求項15のいずれか一項に記載の方法。
  17. 前記初期基板(10)は、前記支持基板(25)に接合するための面(10b)を有する表面層(12)を含み、下にある支持基板(11)は、表面層(12)が堆積されたテンプレートとして働くことを特徴とする請求項1から請求項15のいずれか一項に記載の方法。
  18. 前記初期基板(10)は、表面層(12)、中間層、および下にある支持基板(11)を含むことを特徴とする請求項1から請求項15のいずれか一項に記載の方法。
  19. イオン注入は、前記面(10b)を通して前記最初の基板(10)に、ステップd)における前記電磁放射吸収層(24)を介した前記支持基板(25)への接合の前に行われ、前記基板(10)の上部領域を画定する脆弱な面を用意し、前記脆弱な面で分割することによって前記上部領域を除去することを特徴とする請求項11から請求項18のいずれか一項に記載の方法。
  20. 前記初期基板(10)は、GaN、InGaN、SiC、Si、Si(000)、Si(111)、GaAs、ZnO、結晶性AlN、AlGaN、InGaAs、InP、Ge、InAlAsから選択された群のうちの少なくとも1つの材料を含むことを特徴とする請求項1から請求項19のいずれか一項に記載の方法。
  21. 電磁放射吸収層(24)は、Sixy、Sixy:H、Si34、GaN、AlN、InN、またはIn、Ga、およびAlのうちの1つまたは複数の混合窒化物、またはポリSi、単結晶Siまたは少なくとも2原子百分率の水素を含む非晶質シリコンの群のうちの少なくとも1つの材料を含むことを特徴とする請求項1から請求項20のいずれか一項に記載の方法。
  22. 前記初期基板(10)と前記支持基板(25)との間の前記接合は1つまたは複数の酸化ケイ素の接合層を使用して実行されることを特徴とする請求項1から請求項21のいずれか一項に記載の方法。
  23. ステップe)の後に、エピタキシまたはさらなる機能化は、ステップe)の前記電磁放射吸収層(24)の照射によって解放された前記初期基板(10)の前記接合面(10b)に実行されることを特徴とする請求項11から請求項22のいずれか一項に記載の方法。
JP2012543918A 2009-12-15 2009-12-15 基板を再利用する方法 Active JP5678092B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2009/007972 WO2011073716A1 (en) 2009-12-15 2009-12-15 Process for recycling a substrate.

Publications (2)

Publication Number Publication Date
JP2013513963A true JP2013513963A (ja) 2013-04-22
JP5678092B2 JP5678092B2 (ja) 2015-02-25

Family

ID=42651488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012543918A Active JP5678092B2 (ja) 2009-12-15 2009-12-15 基板を再利用する方法

Country Status (8)

Country Link
US (1) US8921239B2 (ja)
EP (1) EP2513964B1 (ja)
JP (1) JP5678092B2 (ja)
KR (1) KR101460086B1 (ja)
CN (1) CN102652354B (ja)
SG (1) SG181071A1 (ja)
TW (1) TWI527099B (ja)
WO (1) WO2011073716A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018522426A (ja) * 2015-06-19 2018-08-09 キューエムエイティ・インコーポレーテッド 接合剥離層転写プロセス
KR20180138138A (ko) * 2017-06-20 2018-12-28 엘타 시스템즈 리미티드 갈륨 나이트라이드 반도체 구조 및 그 제조 방법
US11930710B2 (en) 2015-10-20 2024-03-12 Soitec Hybrid structure and a method for manufacturing the same

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5643509B2 (ja) * 2009-12-28 2014-12-17 信越化学工業株式会社 応力を低減したsos基板の製造方法
FR2977260B1 (fr) * 2011-06-30 2013-07-19 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiale epaisse de nitrure de gallium sur un substrat de silicium ou analogue et couche obtenue par ledit procede
FR2980280B1 (fr) 2011-09-20 2013-10-11 Soitec Silicon On Insulator Procede de separation d'une couche dans une structure composite
FR2980279B1 (fr) * 2011-09-20 2013-10-11 Soitec Silicon On Insulator Procede de fabrication d'une structure composite a separer par exfoliation
EP2618385A1 (de) * 2012-01-20 2013-07-24 AZUR SPACE Solar Power GmbH Halbzeug einer Mehrfachsolarzelle und Verfahren zur Herstellung einer Mehrfachsolarzelle
CN103426976B (zh) * 2013-08-07 2015-12-23 华北电力大学 一种利用可重复使用的衬底制备多晶硅薄膜的方法
WO2015084302A1 (en) * 2013-12-02 2015-06-11 Norgren Kloehn, Inc. Dual syringe fluid pump
CN103696022B (zh) * 2013-12-27 2016-04-13 贵州蓝科睿思技术研发中心 一种离子注入分离蓝宝石的方法
US9761493B2 (en) 2014-01-24 2017-09-12 Rutgers, The State University Of New Jersey Thin epitaxial silicon carbide wafer fabrication
JP6210152B2 (ja) * 2014-04-10 2017-10-11 富士電機株式会社 半導体基板の処理方法及び該処理方法を用いる半導体装置の製造方法
KR101702239B1 (ko) * 2015-10-30 2017-02-02 재단법인 멀티스케일 에너지시스템 연구단 페로브스카이트 태양전지의 재생방법
CN105448707A (zh) * 2015-12-30 2016-03-30 常州英诺能源技术有限公司 一种利用陶瓷衬底制备多晶硅薄膜的方法
JP7256120B2 (ja) 2017-06-19 2023-04-11 ローム株式会社 半導体装置の製造方法およびウエハ貼着構造体
CN110102882A (zh) * 2018-02-01 2019-08-09 松下电器产业株式会社 切片方法及切片装置
CN109346556B (zh) * 2018-09-21 2020-02-21 中国科学院半导体研究所 一种光学粗糙且电学平坦型透明导电衬底的制备方法
CN110993736A (zh) * 2019-12-09 2020-04-10 广东省半导体产业技术研究院 一种垂直结构光电器件及其制备方法
CN111653649B (zh) * 2020-06-05 2023-09-05 中国科学院上海微系统与信息技术研究所 一种Si基InGaAs光电探测器的制备方法及光电探测器
JP2022034881A (ja) 2020-08-19 2022-03-04 キオクシア株式会社 半導体装置、半導体装置の製造方法、および基板の再利用方法
US11626371B2 (en) * 2020-12-28 2023-04-11 Infineon Technologies Ag Semiconductor structure with one or more support structures

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125929A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 剥離方法
JPH1174533A (ja) * 1996-08-27 1999-03-16 Seiko Epson Corp 薄膜デバイスの転写方法,薄膜デバイス,薄膜集積回路装置,アクティブマトリクス基板および液晶表示装置
JP2005093988A (ja) * 2003-08-08 2005-04-07 Sumitomo Electric Ind Ltd 半導体発光素子及びその製造方法
JP2012195504A (ja) * 2011-03-17 2012-10-11 Lintec Corp 薄型半導体装置の製造方法および脆質部材用支持体

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1758169A3 (en) 1996-08-27 2007-05-23 Seiko Epson Corporation Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same
FR2835096B1 (fr) 2002-01-22 2005-02-18 Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin
US6498113B1 (en) * 2001-06-04 2002-12-24 Cbl Technologies, Inc. Free standing substrates by laser-induced decoherency and regrowth
JP3962282B2 (ja) * 2002-05-23 2007-08-22 松下電器産業株式会社 半導体装置の製造方法
FR2855909B1 (fr) * 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat
US7713839B2 (en) * 2004-10-06 2010-05-11 Intel Corporation Diamond substrate formation for electronic assemblies
ATE420461T1 (de) * 2004-11-09 2009-01-15 Soitec Silicon On Insulator Verfahren zum herstellen von zusammengesetzten wafern
US8207004B2 (en) * 2005-01-03 2012-06-26 Miradia Inc. Method and structure for forming a gyroscope and accelerometer
FR2881573B1 (fr) 2005-01-31 2008-07-11 Soitec Silicon On Insulator Procede de transfert d'une couche mince formee dans un substrat presentant des amas de lacunes
WO2006116030A2 (en) * 2005-04-21 2006-11-02 Aonex Technologies, Inc. Bonded intermediate substrate and method of making same
US7715460B2 (en) 2005-04-22 2010-05-11 Interdigital Technology Corporation Hybrid orthogonal frequency division multiple access system and method
FR2928028B1 (fr) * 2008-02-27 2011-07-15 St Microelectronics Crolles 2 Procede de fabrication d'un dispositif semi-conducteur a grille enterree et circuit integre correspondant.

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125929A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 剥離方法
JPH1174533A (ja) * 1996-08-27 1999-03-16 Seiko Epson Corp 薄膜デバイスの転写方法,薄膜デバイス,薄膜集積回路装置,アクティブマトリクス基板および液晶表示装置
JP2005093988A (ja) * 2003-08-08 2005-04-07 Sumitomo Electric Ind Ltd 半導体発光素子及びその製造方法
JP2012195504A (ja) * 2011-03-17 2012-10-11 Lintec Corp 薄型半導体装置の製造方法および脆質部材用支持体

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018522426A (ja) * 2015-06-19 2018-08-09 キューエムエイティ・インコーポレーテッド 接合剥離層転写プロセス
US11930710B2 (en) 2015-10-20 2024-03-12 Soitec Hybrid structure and a method for manufacturing the same
KR20180138138A (ko) * 2017-06-20 2018-12-28 엘타 시스템즈 리미티드 갈륨 나이트라이드 반도체 구조 및 그 제조 방법
KR102549134B1 (ko) 2017-06-20 2023-06-28 엘타 시스템즈 리미티드 갈륨 나이트라이드 반도체 구조 및 그 제조 방법

Also Published As

Publication number Publication date
EP2513964B1 (en) 2014-02-19
KR101460086B1 (ko) 2014-11-10
TW201140666A (en) 2011-11-16
KR20120093434A (ko) 2012-08-22
CN102652354B (zh) 2015-02-18
US8921239B2 (en) 2014-12-30
JP5678092B2 (ja) 2015-02-25
TWI527099B (zh) 2016-03-21
EP2513964A1 (en) 2012-10-24
SG181071A1 (en) 2012-07-30
WO2011073716A1 (en) 2011-06-23
US20120258554A1 (en) 2012-10-11
CN102652354A (zh) 2012-08-29

Similar Documents

Publication Publication Date Title
JP5678092B2 (ja) 基板を再利用する方法
JP3962282B2 (ja) 半導体装置の製造方法
KR100746182B1 (ko) 합성재료 웨이퍼의 제조 방법
US7713840B2 (en) Electronic components produced by a method of separating two layers of material from one another
WO2010015878A2 (en) Process for modifying a substrate
JP2008537341A (ja) 自立(Al,In,Ga)Nウェーハ製作のためのウェーハ分離技術
JP5005097B2 (ja) 複合構造上でエピタキシーによって成長する層の製造方法
KR20080078679A (ko) 기판들의 제조 방법, 특히 광학, 전자공학 또는 광전자공학분야들에 대한, 및 상기 방법에 의해 구현되는 기판
CN107750400A (zh) 接合和释放层转移工艺
JP4733633B2 (ja) エピタキシャル基板の製造方法
JP2010537936A (ja) 少なくとも1つの窒化材料層を有するハイブリッド基板の製造法
JP2006210660A (ja) 半導体基板の製造方法
KR20100103617A (ko) 안정한 산화물 접착층을 가지는 합성구조를 제작하는 방법
JP2022028712A (ja) 薄膜および基板除去iii族窒化物ベースのデバイスおよび方法
JP2019527477A (ja) ドナー基材を再生するための方法
US8263984B2 (en) Process for making a GaN substrate
JP2011119656A (ja) InGaN層を有する半導体デバイス
JP5727677B2 (ja) オプトエレクトロニクス部品の製造方法
JP2007036131A (ja) 膜転写方法
KR101055763B1 (ko) 이온주입층을 사용하여 기판에서 질화물 반도체층을분리하는 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150105

R150 Certificate of patent or registration of utility model

Ref document number: 5678092

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250