JP2008537341A - 自立（Ａｌ，Ｉｎ，Ｇａ）Ｎウェーハ製作のためのウェーハ分離技術 - Google Patents

自立（Ａｌ，Ｉｎ，Ｇａ）Ｎウェーハ製作のためのウェーハ分離技術 Download PDF

Info

Publication number
JP2008537341A
JP2008537341A JP2008506742A JP2008506742A JP2008537341A JP 2008537341 A JP2008537341 A JP 2008537341A JP 2008506742 A JP2008506742 A JP 2008506742A JP 2008506742 A JP2008506742 A JP 2008506742A JP 2008537341 A JP2008537341 A JP 2008537341A
Authority
JP
Japan
Prior art keywords
substrate
thin film
growth
wafer
grown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008506742A
Other languages
English (en)
Inventor
ジェームス・エス・スペック
トロイ・ジェー・ベーカー
ベンジャミン・エー・ハスケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of California
Original Assignee
University of California
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of California filed Critical University of California
Publication of JP2008537341A publication Critical patent/JP2008537341A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

異種基板から厚くエピタキシャル成長した窒化物薄膜をｉｎ ｓｉｔｕ分離することによる自立（Ａｌ，Ｉｎ，Ｇａ）Ｎ基板を作製する方法が開示される。（Ａｌ，Ｉｎ，Ｇａ）Ｎ薄膜の成長に適した基板が選択され、異種イオンが該基板に注入されて比較的急峻な濃度分布を形成する。（Ａｌ，Ｉｎ，Ｇａ）Ｎ薄膜が該基板上に成膜され、該成膜された薄膜を降温して、熱膨張不整に関係した歪を導入すると、該薄膜は該基板から自然に分離する。

Description

関連出願の相互参照
本出願は米国特許法第１１９条（ｅ）に基づいて、本発明の譲受人に譲渡された以下の同時係属の米国特許出願の優先権を主張するものである。
ジェームス・Ｓ・スペック（Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ）、トロイ・Ｊ・ベーカー（Ｔｒｏｙ Ｊ．Ｂａｋｅｒ)、及びベンジャミン・Ａ・ハスケル（Ｂｅｎｊａｍｉｎ Ａ．Ｈａｓｋｅｌｌ）による米国特許仮出願第６０／６７０，８１０号、２００５年４月１３日出願、発明の名称「自立（Ａｌ，Ｉｎ，Ｇａ）Ｎウェーハの製作のためのウェーハ分離技術（ＷＡＦＥＲ ＳＥＰＡＲＡＴＩＯＮ ＴＥＣＨＮＩＱＵＥ ＦＯＲ ＴＨＥ ＦＡＢＲＩＣＡＴＩＯＮ ＯＦ ＦＲＥＥ−ＳＴＡＮＤＩＮＧ（Ａｌ，Ｉｎ，Ｇａ）Ｎ ＷＡＦＥＲＳ）」、代理人整理番号３０７９４．１３１−ＵＳ−Ｐ１。この出願は参照として本明細書中に組み込まれる。
本出願は本発明の譲受人に譲渡された以下の同時係属の出願と関係するものである。
ジェームス・Ｓ・スペック（Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ）、ベンジャミン・Ａ・ハスケル（Ｂｅｎｊａｍｉｎ Ａ．Ｈａｓｋｅｌｌ）、Ｐ．モルガン・パチソン（Ｐ．Ｍｏｒｇａｎ Ｐａｔｔｉｓｏｎ）及びトロイ・Ｊ・ベーカー（Ｔｒｏｙ Ｊ．Ｂａｋｅｒ)、による米国実用特許出願第ｘｘ／ｘｘｘ，ｘｘｘ号、本願と同日出願、発明の名称「（Ａｌ，Ｉｎ，Ｇａ）Ｎ薄層を作製するためのエッチング技術（ＥＴＣＨＩＮＧ ＴＥＣＨＮＩＱＵＥ ＦＯＲ ＴＨＥ ＦＡＢＲＩＣＡＴＩＯＮ ＯＦ ＴＨＩＮ （Ａｌ，Ｉｎ，Ｇａ）Ｎ ＬＡＹＥＲＳ）」、代理人整理番号３０７９４．１３２−ＵＳ−Ｕ１（２００５−４８２−２）。本出願は米国特許法第１１９条（ｅ）に基づいて、以下の米国特許出願の優先権を主張するものである。
ジェームス・Ｓ・スペック（Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ）、ベンジャミン・Ａ・ハスケル（Ｂｅｎｊａｍｉｎ Ａ．Ｈａｓｋｅｌｌ）、Ｐ．モルガン・パチソン（Ｐ．Ｍｏｒｇａｎ Ｐａｔｔｉｓｏｎ）及びトロイ・Ｊ・ベーカー（Ｔｒｏｙ Ｊ．Ｂａｋｅｒ)、による米国特許仮出願第６０／６７０，７９０号、２００５年４月１３日出願、発明の名称「（Ａｌ，Ｉｎ，Ｇａ）Ｎ薄層を作製するためのエッチング技術（ＥＴＣＨＩＮＧ ＴＥＣＨＮＩＱＵＥ ＦＯＲ ＴＨＥ ＦＡＢＲＩＣＡＴＩＯＮ ＯＦ ＴＨＩＮ （Ａｌ，Ｉｎ，Ｇａ）Ｎ ＬＡＹＥＲＳ）」、代理人整理番号３０７９４．１３２−ＵＳ−Ｐ１（２００５−５０９）。両出願とも参照として本明細書中に組み込まれる。
１．本発明の技術分野
本発明は自立（Ａｌ，Ｉｎ，Ｇａ）Ｎウェーハの製作のためのウェーハ分離技術に関するものである。
２．関連技術の説明
化学的、熱力学的及び工学的な多くの諸問題が存在することが研究者にとって窒化ガリウム（ＧａＮ）の大きな結晶を作製することの妨げとなっているため、ＧａＮ基板を作製するためにはヘテロエピタキシャル結晶成長技術を用いなければならない状況である。最もよく用いられるＧａＮ基板合成技術はハイドライド気相エピタキシャル成長法（ＨＶＰＥ）であり、この技術ではサファイヤ（Ａｌ２Ｏ３）、炭化珪素（ＳｉＣ）、シリコン（Ｓｉ）、スピネル（ＭｇＡｌ２Ｏ４）、アルミ酸リシウム（ＬｉＡｌＯ２）、および砒化ガリウム（ＧａＡｓ）を含む異種基板上に１時間当たり数１０μｍから数１００μｍの成長速度でＧａＮが成長できる。これらの基板のそれぞれはＧａＮ薄膜と結晶の格子定数、熱膨張係数、及びその他の熱的、電気的及び光学的パラメータにおいて不整がある。格子不整と熱膨張不整はしばしば成長中や成長温度からの降温時に線欠陥、面欠陥及びバルク欠陥を生じる原因となる。ＨＶＰＥ成長窒化物薄膜は厚さが数μｍから数１０ｍｍに亘って可能であり、持ち運び用の異種基板に支えられた薄い膜の成長が出来るだけでなく、自立できるウェーハが提供できるような厚さ３００μｍ程度の薄膜も成長可能であり、スライスして自立ウェーハを作製できるような擬似ボール結晶を成長することも出来る。厚いＧａＮ薄膜から基板を取り除いて自立のＧａＮ基板をつくり、それを次に有機金属化学気相成膜法（ＭＯＣＶＤ）や分子線エピタキシー法（ＭＢＥ）を含む他の成長技術を用いて、デバイス作製のために用いることが出来れば一般的に望ましいことである。
自立窒化物基板を作製するための最も一般的に成長される（Ａｌ，Ｉｎ，Ｇａ）Ｎ材料は現在のところＧａＮである。基板からＧａＮ薄膜を取り除くために開発された方法は数種類ある。ＧａＡｓやＳｉ基板を除去するためには化学的エッチング法が用いられる。しかしながらＧａＡｓやＳｉ上に成長したＧａＮ薄膜は、Ａｌ２Ｏ３やＳｉＣのようなより強固な基板上に成長した膜に比べて品質が劣る傾向にある。サファイヤが現在のところＧａＮ結晶成長に対して好適な基板材料であるが、その化学的安定性と強固さのために除去するのは困難である。
レーザを利用する切り離しはＡｌ２Ｏ３やＭｇＡｌ２Ｏ４のようなワイドバンドギャップの基板を除去するためによく用いられる。このプロセスでは高出力エキシマレーザのパルスが基板／窒化物薄膜複合体の裏面上をラスタ走査して基板／薄膜界面のＧａＮを蒸発させる。このプロセスはいくつかの制限がある。第１に、基板の光学的なバンドギャップが、除去される窒化物薄膜のそれよりもかなり大きいことが必要である。したがってＧａＮ薄膜はレーザ切り離し法ではＳｉＣ基板から取り除くことは出来ない。第２に、レーザパルスは薄膜／基板の界面で、基板または窒化物薄膜（または両方）を破砕し得るのに十分なほど強力な衝撃波を不必要に発生させる。第３に、レーザ切り離し法に必要なレーザは大きく、高価であり、動作させるのにかなりの入力エネルギーが必要である。ＡｌＧａＮまたはＡｌＮ薄膜を異種基板から切り離すときには、レーザ切り離しシステムの費用と複雑さは更に増大する。
基板を取り除くための他の方法は、ＡｌＮ薄膜からＳｉＣ基板を取り除くために商用されているように、イオンボンバード技術によるドライエッチングである。しかしこの方法は速度が遅く、費用がかかり、残されたＧａＮ層に損傷が生じる可能性がある。
ウェーハ分離技術の別の種類は成長の前にマスク層を成膜しておく工程に基づくものである。このマスク層は基板からＧａＮ薄膜を弱いマスク界面にて分離を行うことを促進するものである。日立電線株式会社が「ボイドアシスト分離」（ＶＡＳ）と呼ぶ技術を最近報告したが、そこではサファイヤ基板上のＭＯＣＶＤ成長ＧａＮテンプレートの上に形成した多孔質窒化チタン（ＴｉＮ）マスクを用いることによって冷却時にサファイヤ基板から厚いＨＶＰＥ成長ＧａＮ膜が分離するというものである。この技術は工程の中の薄膜分離段階では利点があるが、工程に少なくとも３つの成長システムが必要となり面倒であり、プロセス時間を延ばし、プロセス中に成長表面に不純物を含むことになるなど、変性しやすいいくつかの原因を引き起こすものである。このプロセスは窒化物薄膜の厚さが約５０μｍ以上であることを必要とし、薄いIII：Ｎ膜構造を作製するのには全く適さない。したがって、（Ａｌ，Ｉｎ，Ｇａ）Ｎの薄膜及び厚膜を基板から取り外すために用いられる比較的簡単で費用がかからないウェーハ分離技術の分野で、はっきりとしたニーズが存在する。
関連するウェーハ分離技術がシリコン半導体産業においてフランス原子力庁電子・情報技術研究所（ＣＥＡ−ＬＥＴＩ）によって開発された。このプロセスはＳＯＩＴｅｃに特許権が与えられ商標が付けられており、スマートカット（登録商標）と呼ばれている。このプロセスは特に水素や希ガスイオンなどの異種イオンを基板に注入して、表面近傍にシャープなイオン濃度分布を形成する工程を含む。基板はそこで持ち運び用のウェーハに接着または溶融される。この複合システムは３００℃から７００℃で熱処理を受けると、注入されたイオンが横方向に移動して基板の中に微小空隙を形成する。熱処理温度から降温する際に、微小空隙に関係する応力により、本来の基板層が基板表面に平行な面に沿って自然に劈開するようになる。注入された層よりも上の本来の基板の薄膜が持ち運び用ウェーハに融着されたまま残り、次のデバイス製作に用いられる。一方、本来の基板の残りは次の注入ともうひとつの持ち運び用ウェーハへの接着のプロセスに再利用される。
スマートカット（登録商標）の主たる応用はシリコン・オン・インシュレータ（ＳＯＩ）基板の製作である。まず、シリコンウェーハが酸化される。次に、通常は水素（Ｈ＋）であるイオンが、酸化膜を通して注入される。Ｈ＋イオンのドーズ量は３×１０１６ｃｍ−２から１×１０１７ｃｍ−２である。酸化膜層はそこで他の基板に接着される。最後に４００℃から６００℃の間の温度で熱処理を行うと、微小空隙の形成と基板の劈開が起こる。その結果はＳｉＯ２層と２０ｎｍから数ミクロンの露出したＳｉの薄膜の接着したウェーハとなる。
スマートカット（登録商標）の工程はＳｉＣ、ＧａＡｓ、燐化インジウム（ＩｎＰ）、ダイヤモンド、ゲルマニウム（Ｇｅ）、ＬｉＡｌＯ２、及びＡｌ２Ｏ３に適用された。それぞれのタイプのイオン注入のドーズは注入されるべき基板には無関係であると報告されている。より最近になって、ＳＯＩＴｅｃ及び競合相手である米国を拠点とするシリコン・ジェネシスは、擬似ＧａＮ基板として用いるための運搬用ウェーハに接着したＧａＮ薄膜を形成するために、スマートカット（登録商標）に似た技術を用いることについて報告した。特許文献に記述されたそのプロセスは面倒なものであり、ＧａＮ薄膜の成長、ＧａＮ薄膜へのイオン注入、ウェーハ・ボンディング、ＧａＮ薄膜をその本来の基板から分離するための熱処理、研磨、及び持ち運び用ウェーハに接着されたＧａＮ薄膜上へのＧａＮデバイス構造または基板の成長を必要とする。著者の知る限り、この工程はこの時点ではうまく商用化できなかった。この開発の失敗の理由は、標準的なｃ面ＧａＮテンプレート層を用いてこの工程を実行すると、自由表面として窒素面ｃ面を持つ、はがれた膜が生じるからである。窒素面ｃ面ＧａＮの成長は通常Ｇａ面ｃ面ＧａＮに比べて品質がはるかに劣るので、この分離方法はデバイス再成長のために用いることの出来る擬似自立ＧａＮ層の作製にとって不適切なものである。
本発明は現存のウェーハ分離技術を改良し、（Ａｌ，Ｉｎ，Ｇａ）Ｎ薄膜をその基板から取り外すための比較的単純で、信頼性があり、費用のかからない方法を提供する。イオン注入技術はシリコン微小エレクトロニクス産業において非常に発展してきたため、低コストですぐに入手できる技術である。本発明がスマートカット（登録商標）技術と実質的に異なる点は、持ち運び用ウェーハと、ウェーハ・ボンディングと、およびモノリシックな窒化物基板を形成するために分離後の成長工程とを必要としない点である。本発明は従来のレーザ・リフトオフ技術と比べて歩留まりが改善され、また基板の化学的或いは機械的な性質に関わらず、考えられるいかなる基板にも適用できる。
本発明は自立（Ａｌ，Ｉｎ，Ｇａ）Ｎ基板を作製する方法を提供する。そのようなＧａＮ基板は高出力エレクトロニクス及び光エレクトロニクスの分野で広く応用できる。しかしながら、バルクＧａＮ結晶の作製は困難であり費用がかかるために、自立ＧａＮ基板はＧａＮベースのデバイス応用にはまだ用いられていない。
本発明の更なる目的は、窒化物へテロエピタキシーにおける熱膨張係数の不整によって誘起される応力の有害な効果を最小にすることである。（Ａｌ，Ｉｎ，Ｇａ）Ｎ薄膜とその異種基板の間の熱膨張不整は薄膜成長温度から降温の過程で窒化物薄膜および／または基板の割れを引き起こす。本発明は成長面に平行な面に沿って、この複合システムの劈開を促進することによって、薄膜と基板の望ましくない割れを除去するものである。
本発明の更なる目的は、エピレディーの自立（Ａｌ，Ｉｎ，Ｇａ）Ｎ基板を形成するために必要な基板とエピタキシャル成長（Ａｌ，Ｉｎ，Ｇａ）Ｎウェーハの成長前後の処理を最小にすることである。本発明は単純で経費のかからないイオン注入とハイドライド気相成長エピタキシーを用いて、成長後の処理工程を最小にした（Ａｌ，Ｉｎ，Ｇａ）Ｎ基板作製のための簡単な手段を提供するものである。
本発明の他の目的は厚い窒化物薄膜を成長したあとに、高価である可能性のある異種基板を再利用する手段を提供するものである。この目的は高価な非極性炭化珪素基板のリサイクリングのために特に重要である。
以下、図面を参照する。対応する部分には一貫して同じ参照番号を付与する。
以下の好ましい実施の形態では、添付の図面を参照する。添付の図面は明細書の一部を形成していて、本発明を実施することができる特定の実施例を例示するために示す。本発明の技術範囲を逸脱すること無しにその他の実施形態を利用してもよく、構造上の変化を施しても良いことは明らかである。
概要
切断して基板ウェーハになるような十分な大きさを持つバルクＧａＮ結晶は、非エピタキシャル法では今まで製造できていない。このため、（Ａｌ，Ｉｎ，Ｇａ）Ｎ薄膜を製造するためにヘテロエピタキシャル結晶成長を用いることが必要になる。一度厚い（＞３００μｍ）膜が成長されると、大面積自立基板として引き続き用いる前に異種基板を除去しなければならない。本発明は異種基板から厚いエピタキシャル成長窒化物薄膜をｉｎ ｓｉｔｕ分離することが可能な新しい方法を記述するものである。基板またはテンプレートは水素、ヘリウムまたは他の希ガスイオンを或る線量で注入され、表面下に急峻なイオン濃度分布を形成する。基板／テンプレートはＨＶＰＥ成長システムに装填される。成長温度へ加熱中に、及び、厚い窒化物薄膜をウェーハ上に成長する過程で、注入されたイオンは移動して会合し、基板／テンプレートに空隙を形成する。窒化物薄膜成長に続く成長温度からの降温過程で、このように形成された空隙によって基板／テンプレートはウェーハ表面に平行な面に沿って自然に割れる。基板／テンプレートの薄い残留断片は研磨または色々なドライエッチング技術によって容易に取り除くことが出来る。この工程はＨＶＰＥ成長によって厚い自立III：Ｎ基板を製造する工程を大いに簡素化するものである。
技術に関する記述
本発明は既存のウェーハ分離技術を改良し（Ａｌ，Ｉｎ，Ｇａ）Ｎ薄膜をその基板から取り除く、比較的簡単で、信頼性が高く、かつ費用のかからない手段を提供するものである。本発明はスマートカット（登録商標）技術に基づいているものであるが、スマートカット（登録商標）工程の不可欠な部分であるところの、持ち運び用ウェーハ、ウェーハ・ボンディング、及び個別のアニール炉を必要としない。エピタキシャル成長の前に、適当な基板またはテンプレートウェーハにあるドーズ量及び分布を持つ異種イオンで注入し、表面下に損傷層を形成する。イオン種、ドーズ量及び分布は引き続く窒化物薄膜の成長過程で微小空隙化を促進するように選択される。薄膜の成長温度からの降温過程で基板と薄膜の間の熱膨張係数不整がこの複合系に大きな応力を発生する。イオン注入によって形成された微小空隙は応力集中体として働き、このため基板／テンプレートが成長表面に平行に自然に割れる。この工程は劈開された基板を生じ、その基板は再び研磨され引き続き使用される。またこの工程は基板／テンプレートの薄い膜がまだ着いている自立の（Ａｌ，Ｉｎ，Ｇａ）Ｎウェーハを生じる。残留基板膜破片はその場に残っていてもよいし、いろいろな研磨あるいはエッチング技術によって容易に取り除くこともできる。
図１は本発明の好ましい実施形態のプロセス工程を示すフローチャートである。特に、この工程はエピタキシャル成長窒化物薄膜をその異種基板からｉｎ ｓｉｔｕ分離する方法を表している。当業者は本発明がこの正確な工程に限定されるものではないことを認めるであろう。
ブロック１０は（Ａｌ，Ｉｎ，Ｇａ）Ｎ薄膜成長に適した基板を選択する工程を表している。そのような基板は（Ａｌ，Ｉｎ，Ｇａ）Ｎ、サファイヤ（Ａｌ２Ｏ３）、炭化珪素（ＳｉＣ）、シリコン（Ｓｉ）、スピネル（ＭｇＡｌ２Ｏ４）、またはアルミ酸リシウム（ＬｉＡｌＯ２）を含むが、これに限定されるものではない。
ブロック１２は基板の表面下に異種イオンの比較的急峻な濃度分布を形成するために異種イオンを注入する工程を表す。異種イオンは水素、ヘリウム、アルゴン、或いはその他の希ガスイオンを含むがこれに限定されるものではない。注入された異種イオンは移動して会合し、基板中に空隙を形成する。この空隙のために基板は、降温の過程で、基板表面に平行な分離面に沿って自然に割れる。基板が成長室または成膜室に設置される前に、基板に異種イオンが注入され、基板はその表面の下に異種イオンの濃度分布を持っていることに注意して欲しい。このように、引き続く全ての工程（ブロック１４から１６）は成長室または成膜室内でｉｎ ｓｉｔｕで行われる。
ブロック１４は基板の表面上に（Ａｌ，Ｉｎ，Ｇａ）Ｎ薄膜のような薄膜を成膜または成長する工程を表す。薄膜は少なくとも５０μｍの厚さを持つことが好ましい。成長はスパッタリング、有機金属ハイドライド気相エピタキシー法、或いはハイドライド気相エピタキシー法を含むがこれに限定されるものではなく、いろいろな技術を用いて行うことが出来る。この開示での例は、主にハイドライド気相エピタキシー法に絞る。更に、この成長工程は一般的に基板を加熱する工程も含む。処理が適切に行われれば、薄膜が成膜される基板の表面は、濃度分布に沿って劈開した表面よりも平坦であり、成長するのに優れている。
ブロック１６は熱膨張不整に関連する歪を導入するために、薄膜と基板を降温する工程を表している。そこでは、薄膜は基板から自然に分離する。具体的には、成長した薄膜が基板のバルクから自然に濃度分布に沿って分離して、自立ウェーハを形成する。薄膜は自立していて堅いので、自立ウェーハであり、注入された本来の基板の断片である膜の上面に位置している。この方法の利点は、降温過程における応力の管理を考慮に入れていることである。異種基板上へのＧａＮ成長に関する最大の問題の一つは、ＧａＮと異種基板の間の熱膨張不整による降温時に現れる応力である。本発明は異種基板のバルクを除去して、それに伴うこの応力の多くを除去するものである。
基板の残留破片は研磨或いはドライエッチングによって成長薄膜から除去される。自立ウェーハは望ましくない不純物の汚染を最小にすることが出来て、また成長前後の処理過程も最小になっている。ウェーハの曲率を管理するための平坦化が省けること、研磨の必要性が低減したこと、および割れが少なくなったことによって成長後の処理工程数は少なくなった。上記のように、濃度分布は基板表面下の設定した深さにある（深さは１μｍ未満が好ましい）。膜の厚さはこの設定した深さによって決まる。そして分離は基板の少なくとも１つの面に沿っている。この方法の利点の一つは、自立ウェーハを作製するために必要な工程数が最小であるということである。例えばこの方法は、薄膜を基板上に成膜する前の前処理層を必要としない。
この工程の最終結果は詳述した方法を用いて作られる自立III：Ｎ基板またはウェーハである。更に、電子デバイスや光電子デバイスはこの方法を用いて製作される薄膜と一緒に成長できる。
例
次の例はこの工程とその結果を更に記述するものである。
例１：
ｍ面６Ｈ−ＳｉＣ基板をあるドーズのＨｅ＋イオンで表面から９００ｎｍの深さに５×１０１６ｃｍ−２のピーク濃度となるように注入した。基板はそこでＨＶＰＥ反応炉に装填し、そこで３００μｍのｍ面Ａｌ０．５Ｇａ０．５Ｎ薄膜を１，２００℃で成長した。成長の過程でＨｅ＋は横方向に移動して会合して、ＳｉＣｍ面にほぼ平行な面の上に微小空隙を形成する。降温過程で熱膨張不整による応力が作用して、ｍ面ＳｉＣ基板は微小空隙層で自然に劈開する。残されたＳｉＣ基板は再度研磨され、次の成長に用いられる。ｍ面ＡｌＧａＮ薄膜は今や自立ウェーハとして存在し、その裏面には約９００ｎｍの厚さのＳｉＣ膜がくっついている。このＳｉＣ膜はＡｌＧａＮ成長表面上の次の成長に影響することはないのでそのまま残してもよい。
例２：
ｃ面Ａｌ２Ｏ３基板にあるドーズのＨｅ＋イオンで表面から１，０００ｎｍの深さに３×１０１６ｃｍ−２のピーク濃度となるように注入した。基板はそこでＨＶＰＥ反応炉に装填し、そこで３００μｍのＳｉドープｃ面ＧａＮ薄膜を１，０５０℃で成長した。成長の過程でＨｅ＋は横方向に移動して会合して、ｃ面Ａｌ２Ｏ３にほぼ平行な面の上に微小空隙を形成する。降温過程で熱膨張不整による応力が作用して、ｃ面Ａｌ２Ｏ３基板は微小空隙層で自然に劈開する。ｃ面ＧａＮ薄膜は今や自立ウェーハとして存在し、その裏面には約１，０００ｎｍの厚さのＡｌ２Ｏ３膜がくっついている。このＡｌ２Ｏ３膜は短時間の化学機械研磨によって除去して、これにより自立ＧａＮ基板上に引き続いて成長するデバイスの裏面の電気的コンタクトを可能とする。
例３：
ｒ面Ａｌ２Ｏ３基板に或るドーズのＡｒ＋イオンを表面から５００ｎｍの深さに１×１０１７ｃｍ−２のピーク濃度となるように注入した。基板はそこでＨＶＰＥ反応炉に装填し、そこで２００μｍのＳｉドープａ面ＧａＮ薄膜を１，０５０℃で成長した。この厚いＧａＮ膜の成長に続いて、５μｍ厚さのｐｎ接合ダイオード構造をＳｉとＭｇを添加して成長した。成長の過程でＡｒ＋は横方向に移動して会合して、ｒ面Ａｌ２Ｏ３にほぼ平行な面の上に微小空隙を形成する。降温過程で熱膨張不整による応力が作用して、ｒ面Ａｌ２Ｏ３基板は微小空隙層で自然に劈開する。ａ面ＧａＮ薄膜とダイオードは今や自立ウェーハとして存在し、その裏面には約５００ｎｍの厚さのＡｌ２Ｏ３膜がくっついている。このＡｌ２Ｏ３膜は短時間の化学機械研磨によって除去して、これによりｐｎ接合ダイオード構造のｎ型領域の裏面コンタクトを可能とする。このようの光電子デバイス構造が本発明によって容易に形成される。
可能な変更と変形
上記の好ましい実施例は本発明の一般的な説明を与えている。引用した例は例示のためだけのものであり、本発明の技術範囲を限定するものではない。記述したイオン種、ドーズ量及び深さ分布は本発明の可能な実施形態の代表例である。上に推奨した水素及び希ガスイオンに加えて、実際、実質的にどの種のイオンも本発明と融合するものである。約１×１０１４ｃｍ−２から１×１０１９ｃｍ−２に亘るイオンのドーズは本発明の実用化に有益である。基板表面下に微小空隙を形成できるのに十分なイオン濃度が実現できれば、イオン濃度分布の正確な形は微小空隙プロセスに重大な影響は与えない。
上記の好ましい実施例において、いくつかのモノリシック基板を説明してきた。他の基板、及び実際にはいくつかの多形および／または多方位をもつ基板も本発明の実施する上で用いることが出来る。「基板」という用語は多層構造、モノリシック結晶、バッファー或いはテンプレートのような基板構造を含むものである。例えば１μｍ厚のＧａＮ薄膜をｍ面４Ｈ−ＳｉＣ基板上の２００ｎｍ厚のＡｌＮバッファー層の上にＭＢＥあるいはＭＯＣＶＤを用いて成長できる。そこでＨ＋イオンをＧａＮ薄膜の深さ５００ｎｍのところに、或いはＧａＮとＡｌＮ層を通してＳｉＣ基板の中へ注入することが出来る。このようなバッファー或いはテンプレート層は窒化物薄膜成長に用いるのと（必ずしも同じである必要はないが）同じ成長技術を用いて成膜できる。例えばＺｎＯバッファーをｃ面Ａｌ２Ｏ３基板上にスパッタして、このＺｎＯバッファーを通してサファイヤ基板の中へＨ＋イオンを注入することが出来る。代替として、テンプレートは横方向成長（ＥＬＯＧ）技術を含む多くの欠陥低減技術の中の一つを用いて作製した低欠陥密度窒化物基板であっても良い。テンプレートは異種マスク、不均一分布をした欠陥などを含んでもよい。工程に複雑さを加えるが、そのような多層構造を用いることはすべて本発明の技術範囲内である。基板／テンプレートにとって関連する必要条件は、基板材料が（Ａｌ，Ｉｎ，Ｇａ）Ｎの希望する形態がその上に成長するようなものであり、また基板は窒化物薄膜成長に用いられる成長の環境と化学的、熱的、及び機械的に十分に融合することである。
上記の好ましい実施例は異種基板上に厚いＡｌｘＩｎｙＧａｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）層の成長を含むものであった。少量だけ他の元素を加えることは、工程を基本的に変えるものではない。上記の２つの例では厚い膜にＳｉまたはＭｇをドープする工程が含まれていたが、ホウ素或いは砒素を１０％まで同様にドーピングすることは窒化物薄膜の電子的な性質を劇的に変えるために用いることが出来る。窒化物層の組成は故意に、或いは意図せずに不均一である。窒化物薄膜は、すべてバルク窒化物層と同じ、或いは異なる組成を持つ、バッファー層、超格子、デバイス構造などを含む薄膜構造を含んでいる。そのような成長分布の全ては本発明の技術範囲内である。
好ましい実施例において説明された薄膜の厚さは例示のためだけに選択されたものである。特に、約５０μｍの厚さを超えるいかなる厚さのＡｌｘＩｎｙＧａｚＮ薄膜も本発明にしたがって自然に分離した自立ウェーハを生じる。薄膜の厚さの上限は成長システムの設計だけで決まり、反応装置ごとに異なるが、実際の目的からすると２０ｍｍを超えたところの厚さであると考えられる。
本発明を実施するために記述された成長プロセスはＨＶＰＥであった。しかしながら、微小空隙の形成を可能とするためのイオン注入層の熱処理の手段を提供し、かつ、窒化膜の成膜工程に引き続いて劈開表面を発生させるのに十分な応力を発生できれば、他の成膜技術も用いることが出来る。
ウェーハ分離工程は基板表面に平行な面に沿って劈開を行うことを示した。しかしながら、いくつかの基板は基板表面に平行な自然劈開面がない。しかしながら、自然分離現象はそのような基板でも不均一に或いはプリズム的な基板面で尚、起こる。この種の分離の結果は凹凸のある界面となるが、それらは尚、本発明の実施にとって相容れないものではない。
参考文献
ウェーハ分離および／または増殖選択エッチングのためにイオン注入を用いることに関して、かなりの量の文献がある。そのような参考文献のいくつかを以下に示す。
以下の参考文献はスマートカット（登録商標）に関するものであるとして引用され、参照することによってここに取り入れられる。
１．Ｂ．Ａｓｐａｒ，ｅｔ ａｌ．，Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ Ｅｎｇｉｎｅｅｒｉｎｇ，３６，２３３（１９９７）
この論文はシリコン・オン・インシュレータのウェーハを形成するスマートカット（登録商標）工程を概観したものである。
２．Ｅ．Ｈｕｇｏｎｎａｒｄ−Ｂｒｕｙｅｒｅ，ｅｔ ａｌ．，Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ Ｅｎｇｉｎｅｅｒｉｎｇ，４８，２７７（１９９９）
この論文は６Ｈ−ＳｉＣウェーハ上にスマートカット（登録商標）技術を用いることについて論じている。
３．レターターら（Ｌｅｔｅｒｔｒｅ ｅｔ ａｌ．）による、２００４年９月２１日発行の米国特許第６，７９４，２７６ Ｂ２号“Ｍｅｔｈｏｄｓ ｆｏｒ Ｆａｂｒｉｃａｔｉｎｇ ａ Ｓｕｂｓｔｒａｔｅ”
ＳＯＩＴｅｃシリコン・オン・インシュレータ・テクノロジーＳ．Ａ社のこの特許はスマートカット（登録商標）の窒化物への応用を記述している。記述されている工程は本質的に従来型のスマートカット（登録商標）であり、多重の成長、持ち運び用ウェーハ、ウェーハ・ボンディング、及び別の炉での熱処理を用いる必要がある。これは本発明とは著しく異なるものである。
４．ブルエル（Ｂｒｕｅｌ）による、１９９４年１２月２０日発行の米国特許第５，３７４，５６４号“Ｐｒｏｃｅｓｓ ｆｏｒ ｔｈｅ Ｐｒｏｄｕｃｔｉｏｎ ｏｆ Ｔｈｉｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｔｅｒｉａｌ Ｆｉｌｍｓ”
これは後にスマートカット（登録商標）という商標が付けられた技術に関するＣＥＡ／ＬＥＴＩの最初の特許である。
５． ヘンリーら（Ｈｅｎｌｅｙ ｅｔ ａｌ．）による、２００４年９月１４日発行の米国特許第６，７９０，７４７号“Ｍｅｔｈｏｄ ａｎｄ Ｄｅｖｉｃｅ Ｃｏｎｔｒｏｌｌｅｄ Ｃｌｅａｖｉｎｆ Ｐｒｏｃｅｓｓ”
これはシリコン・ジェネシス・コーポレーションがスマートカット（登録商標）の改良法に関して与えられた約３７の特許の一つである。これら特許の大部分は、窒化ガリウムへの応用を示唆するものではあるが、シリコン・オン・インシュレータ工程を記述するものである。しかしながらこの特許のどれもが本発明に記述されたようなｉｎ ｓｉｔｕ制御の剥離を含んではいない。参考のために彼らの他の特許は米国特許第６，６３２，７２４号、第６，５８２，９９９号、第６，５３４，３８１号、第６，５２８，３９１号、第６，５１４，８３８号、第６，５１１，８９９号、第６，４８６，０４１号、第６，４５８，６７２号、第６，３９１，７４０号、第６，３３５，２６４号、第６，３２１，１３４号、第６，２９４，８１４号、第６，２９１，３２６号、第６，２９１，３１４号、第６，２９１，３１３号、第６，２９０，８０４号、第６，２８７，９４１号、第６，２８４，６３１号、第６，２７４，４５９号、第６，２４８，６４９号、第６，２２１，７７４号、第６，２０７，００５号、第６，１８７，１１０号、第６，１８４，１１１号、第６，１７１，９６５号、第６，１６２，７０５号、第６，１５９，８２５号、第６，１５５，９０９号、第６，１５３，５２４号、第６，１４６，９７９号、第６，０３３，９７４号、第６，０１３，５６７号、第６，０１３，５６３号、第６，０１０，５７９号、第５，９９４，２０７号および第５，９８５，７４２号である。
６． モルナー（Ｍｏｌｎａｒ）による、２０００年７月１１日発行の米国特許第６，０８６，６７３号“Ｐｒｏｃｅｓｓ ｆｏｒ Ｐｒｏｄｕｃｉｎｇ Ｈｉｇｈ−Ｑｕａｌｉｔｙ ＩＩＩ−Ｖ Ｎｉｔｒｉｄｅ Ｓｕｂｓｔｒａｔｅｓ”
ＭＩＴのリチャード・モルナー博士はここに提案したのと同様のｉｎ ｓｉｔｕウェーハ分離技術を記述している。しかしながらモルナーの工程と本発明との間には非常に重要な相違点がある。モルナーは成長に先立って別工程で前処理層を基板に適用することを特に必要としている。本発明はそのような前処理層は一切必要としない。その結果、モルナーの方法に比べて処理の費用が低減することになる。
結論
これで本発明の好ましい実施形態の説明を終える。本発明の一つ以上の実施形態に関する上記の記述は例示と記載のために示された。開示の形態そのものによって本発明を包括または限定することを意図するものではない。多くの変更と変形が上記の教示に照らして可能である。本発明の範囲は、この詳細な説明によってではなく、本明細書に添付の請求項によって限定されるものである。
本発明の好ましい実施形態であるプロセスの工程を示すフローチャートである。

Claims (20)

  1. 異種基板からエピタキシャル成長窒化物薄膜をｉｎ ｓｉｔｕ分離する方法であって、
    （Ａｌ，Ｉｎ，Ｇａ）Ｎ薄膜成長に適した基板を選択するステップと、
    前記基板に異種イオンを注入して比較的急峻な濃度分布を形成するステップと、
    前記基板上に（Ａｌ，Ｉｎ，Ｇａ）Ｎ薄膜を成長するステップと、
    前記薄膜と基板を降温して熱膨張不整に関連した歪を導入するステップと
    を備え、前記薄膜が前記基板から自然に分離することを特徴とする方法。
  2. 前記基板が（Ａｌ，Ｉｎ，Ｇａ）Ｎ、サファイヤ（Ａｌ２Ｏ３）、炭化珪素（ＳｉＣ）、シリコン（Ｓｉ）、スピネル(ＭｇＡｌ２Ｏ４）、またはアルミ酸リシウム（ＬｉＡｌＯ２）であることを特徴とする請求項１に記載の方法。
  3. 前記異種イオンが水素、ヘリウム、アルゴン、またはその他の希ガスイオンであることを特徴とする請求項１に記載の方法。
  4. 注入された前記異種イオンが前記基板内をマイグレートし会合して空隙を形成することを特徴とする請求項１に記載の方法。
  5. 降温中に前記空隙が原因で、前記基板が該基板の表面に平行な面に沿って自然に割れることを特徴とする請求項４に記載の方法。
  6. 前記成長工程が前記基板を加熱するステップを含むことを特徴とする請求項１に記載の方法。
  7. 前記成長薄膜が少なくとも５０ミクロンの厚さを持つことを特徴とする請求項１に記載の方法。
  8. 研磨またはドライエッチングによって前記成長薄膜から前記基板の残留破片を取り除くステップをさらに含むことを特徴とする請求項１に記載の方法。
  9. 請求項１に記載の方法を用いて作製された自立III：Ｎ基板。
  10. 請求項１に記載の方法を用いて作製された、前記薄膜と一緒に成長された電子または光電子デバイス。
  11. 自立ウェーハのｉｎ ｓｉｔｕ作製のための方法であって、
    （ａ）基板表面直下に異種イオンの濃度勾配を持つ基板を提供するステップと、
    （ｂ）前記基板表面上に薄膜を成膜するステップと、
    （ｃ）前記基板と薄膜を降温して熱膨張不整に関係する歪を導入するステップ
    とを備え、前記基板の破片である膜の上にある前記薄膜が濃度分布に沿って前記基板から自然に分離することによって自立ウェーハを作製することを特徴とする方法。
  12. 前記自立ウェーハは望ましくない不純物による汚染を最小にするものであることを特徴とする請求項１１に記載の方法。
  13. 前記自立ウェーハは成長前後の処理工程を最小にすることを特徴とする請求項１１に記載の方法。
  14. 前記濃度勾配は前記基板表面直下の所定の深さにあり、前記膜は前記所定の深さにて決まる厚さを持ち、かつ前記分離は前記基板の少なくとも１つの面に沿って行われることを特徴とする請求項１１に記載の方法。
  15. 前記深さは１ミクロン未満であることを特徴とする請求項１１に記載の方法。
  16. 前記基板表面上に前記薄膜を成膜する前記ステップ(ｂ)は、前記基板の表面に前記薄膜を成長するステップを含むことを特徴とする請求項１１に記載の方法。
  17. 前記自立ウェーハが基板であることを特徴とする請求項１１に記載の方法。
  18. 研磨またはドライエッチングによって前記薄膜から前記基板の破片を除去するステップをさらに備えたことを特徴とする請求項１１に記載の方法。
  19. 前記自立ウェーハが製造工程の数を最小にすることを特徴とする請求項１１に記載の方法。
  20. 請求項１１に記載の方法を用いて製作される薄膜と同時に成長される電子または光電子デバイス。
JP2008506742A 2005-04-13 2006-04-13 自立（Ａｌ，Ｉｎ，Ｇａ）Ｎウェーハ製作のためのウェーハ分離技術 Withdrawn JP2008537341A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US67081005P 2005-04-13 2005-04-13
PCT/US2006/014083 WO2006113442A2 (en) 2005-04-13 2006-04-13 Wafer separation technique for the fabrication of free-standing (al, in, ga)n wafers

Publications (1)

Publication Number Publication Date
JP2008537341A true JP2008537341A (ja) 2008-09-11

Family

ID=37115733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008506742A Withdrawn JP2008537341A (ja) 2005-04-13 2006-04-13 自立（Ａｌ，Ｉｎ，Ｇａ）Ｎウェーハ製作のためのウェーハ分離技術

Country Status (4)

Country Link
US (1) US20060234486A1 (ja)
JP (1) JP2008537341A (ja)
TW (1) TW200703462A (ja)
WO (1) WO2006113442A2 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7842527B2 (en) 2006-12-11 2010-11-30 The Regents Of The University Of California Metalorganic chemical vapor deposition (MOCVD) growth of high performance non-polar III-nitride optical devices
US7345298B2 (en) * 2005-02-28 2008-03-18 The Regents Of The University Of California Horizontal emitting, vertical emitting, beam shaped, distributed feedback (DFB) lasers by growth over a patterned substrate
JP2009515344A (ja) * 2005-11-04 2009-04-09 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 高い光抽出効率の発光ダイオード（ｌｅｄ）
WO2007065005A2 (en) * 2005-12-02 2007-06-07 The Regents Of University Of California Improved horizontal emitting, vertical emitting, beam shaped, distributed feedback (dfb) lasers fabricated by growth over a patterned substrate with multiple overgrowth
EP2087563B1 (en) * 2006-11-15 2014-09-24 The Regents of The University of California Textured phosphor conversion layer light emitting diode
WO2008073384A1 (en) * 2006-12-11 2008-06-19 The Regents Of University Of California Non-polar and semi-polar light emitting devices
JP2010512662A (ja) 2006-12-11 2010-04-22 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 透明発光ダイオード
US20080303033A1 (en) * 2007-06-05 2008-12-11 Cree, Inc. Formation of nitride-based optoelectronic and electronic device structures on lattice-matched substrates
FR2926672B1 (fr) * 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication de couches de materiau epitaxie
US20100310775A1 (en) * 2009-06-09 2010-12-09 International Business Machines Corporation Spalling for a Semiconductor Substrate
JP5565768B2 (ja) * 2009-10-23 2014-08-06 独立行政法人日本原子力研究開発機構 基板加工方法および半導体装置の製造方法
DE102009055667A1 (de) * 2009-11-25 2011-03-31 Siltronic Ag Verfahren zur Herstellung einer Scheibe bestehend aus Galliumnitrid
FR2969664B1 (fr) * 2010-12-22 2013-06-14 Soitec Silicon On Insulator Procede de clivage d'un substrat
US20120309172A1 (en) * 2011-05-31 2012-12-06 Epowersoft, Inc. Epitaxial Lift-Off and Wafer Reuse
US9224904B1 (en) * 2011-07-24 2015-12-29 Ananda Kumar Composite substrates of silicon and ceramic
US10153396B2 (en) 2011-10-10 2018-12-11 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US9105792B2 (en) 2011-10-10 2015-08-11 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US10622515B2 (en) 2011-10-10 2020-04-14 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US9691939B2 (en) 2011-10-10 2017-06-27 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US9806228B2 (en) 2011-10-10 2017-10-31 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US9356431B2 (en) * 2013-02-13 2016-05-31 The Regents Of The University Of California High power blue-violet III-nitride semipolar laser diodes
WO2015009669A1 (en) 2013-07-16 2015-01-22 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Lift-off of epitaxial layers from silicon carbide or compound semiconductor substrates
CN105895672A (zh) * 2015-01-26 2016-08-24 东莞市中镓半导体科技有限公司 一种降低氮化镓基电子器件外延应力的离子注入改善型衬底
US9589802B1 (en) 2015-12-22 2017-03-07 Varian Semuconductor Equipment Associates, Inc. Damage free enhancement of dopant diffusion into a substrate
KR102001791B1 (ko) * 2018-12-26 2019-07-18 한양대학교 산학협력단 이온 주입을 이용한 질화갈륨 기판 제조 방법
US11592166B2 (en) 2020-05-12 2023-02-28 Feit Electric Company, Inc. Light emitting device having improved illumination and manufacturing flexibility
US11876042B2 (en) 2020-08-03 2024-01-16 Feit Electric Company, Inc. Omnidirectional flexible light emitting device
CN112397604B (zh) * 2020-11-18 2022-05-17 西安电子科技大学 基于m面4H-SiC异质外延非极性AlGaN/BN的PN结紫外探测器及制备方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US6440823B1 (en) * 1994-01-27 2002-08-27 Advanced Technology Materials, Inc. Low defect density (Ga, Al, In)N and HVPE process for making same
US6291313B1 (en) * 1997-05-12 2001-09-18 Silicon Genesis Corporation Method and device for controlled cleaving process
US5985742A (en) * 1997-05-12 1999-11-16 Silicon Genesis Corporation Controlled cleavage process and device for patterned films
US6582999B2 (en) * 1997-05-12 2003-06-24 Silicon Genesis Corporation Controlled cleavage process using pressurized fluid
US6033974A (en) * 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6321134B1 (en) * 1997-07-29 2001-11-20 Silicon Genesis Corporation Clustertool system software using plasma immersion ion implantation
US6274459B1 (en) * 1998-02-17 2001-08-14 Silicon Genesis Corporation Method for non mass selected ion implant profile control
US6086673A (en) * 1998-04-02 2000-07-11 Massachusetts Institute Of Technology Process for producing high-quality III-V nitride substrates
US6221774B1 (en) * 1998-04-10 2001-04-24 Silicon Genesis Corporation Method for surface treatment of substrates
US6248649B1 (en) * 1998-06-23 2001-06-19 Silicon Genesis Corporation Controlled cleavage process and device for patterned films using patterned implants
US6291314B1 (en) * 1998-06-23 2001-09-18 Silicon Genesis Corporation Controlled cleavage process and device for patterned films using a release layer
US6291326B1 (en) * 1998-06-23 2001-09-18 Silicon Genesis Corporation Pre-semiconductor process implant and post-process film separation
US6534381B2 (en) * 1999-01-08 2003-03-18 Silicon Genesis Corporation Method for fabricating multi-layered substrates
US6287941B1 (en) * 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
US6171965B1 (en) * 1999-04-21 2001-01-09 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
FR2816445B1 (fr) * 2000-11-06 2003-07-25 Commissariat Energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US20020096496A1 (en) * 2000-11-29 2002-07-25 Bela Molnar Patterning of GaN crystal films with ion beams and subsequent wet etching
US6498113B1 (en) * 2001-06-04 2002-12-24 Cbl Technologies, Inc. Free standing substrates by laser-induced decoherency and regrowth
US20040144301A1 (en) * 2003-01-24 2004-07-29 Neudeck Philip G. Method for growth of bulk crystals by vapor phase epitaxy
US7795146B2 (en) * 2005-04-13 2010-09-14 The Regents Of The University Of California Etching technique for the fabrication of thin (Al, In, Ga)N layers

Also Published As

Publication number Publication date
WO2006113442A3 (en) 2009-04-16
WO2006113442A8 (en) 2007-01-11
WO2006113442A2 (en) 2006-10-26
TW200703462A (en) 2007-01-16
US20060234486A1 (en) 2006-10-19

Similar Documents

Publication Publication Date Title
JP2008537341A (ja) 自立（Ａｌ，Ｉｎ，Ｇａ）Ｎウェーハ製作のためのウェーハ分離技術
KR100805469B1 (ko) 특히 광학, 전자 공학 또는 광전자 공학용의 기판 제조방법, 및 이 방법에 의한 기판
KR100825532B1 (ko) 에피택셜 성장층을 제조하는 방법
KR101007273B1 (ko) 배제 영역을 가지지 않는 에피택시를 위한 구조의 제조방법
US8093138B2 (en) Method of fabricating an epitaxially grown layer
KR100746182B1 (ko) 합성재료 웨이퍼의 제조 방법
EP1664396B1 (en) A method of fabricating an epitaxially grown layer
KR100746179B1 (ko) 에피택셜 기판의 준비 방법
KR20080078679A (ko) 기판들의 제조 방법, 특히 광학, 전자공학 또는 광전자공학분야들에 대한, 및 상기 방법에 의해 구현되는 기판
US20180005815A1 (en) Manufacture of group iiia-nitride layers on semiconductor on insulator structures
US8785293B2 (en) Adaptation of the lattice parameter of a layer of strained material
US8263984B2 (en) Process for making a GaN substrate
KR20140069633A (ko) 반도체 소자용 박막 접합 기판 제조방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090707