KR100746182B1 - 합성재료 웨이퍼의 제조 방법 - Google Patents

합성재료 웨이퍼의 제조 방법 Download PDF

Info

Publication number
KR100746182B1
KR100746182B1 KR1020050104993A KR20050104993A KR100746182B1 KR 100746182 B1 KR100746182 B1 KR 100746182B1 KR 1020050104993 A KR1020050104993 A KR 1020050104993A KR 20050104993 A KR20050104993 A KR 20050104993A KR 100746182 B1 KR100746182 B1 KR 100746182B1
Authority
KR
South Korea
Prior art keywords
donor substrate
layer
initial
substrate
gan
Prior art date
Application number
KR1020050104993A
Other languages
English (en)
Other versions
KR20060052446A (ko
Inventor
프레드릭 듀퐁
Original Assignee
에스오아이테크 실리콘 온 인슐레이터 테크놀로지스 (에스.에이.)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스오아이테크 실리콘 온 인슐레이터 테크놀로지스 (에스.에이.) filed Critical 에스오아이테크 실리콘 온 인슐레이터 테크놀로지스 (에스.에이.)
Publication of KR20060052446A publication Critical patent/KR20060052446A/ko
Application granted granted Critical
Publication of KR100746182B1 publication Critical patent/KR100746182B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/93—Ternary or quaternary semiconductor comprised of elements from three different groups, e.g. I-III-V
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V

Abstract

본 발명은 합성 재료 웨이퍼를 제조하기 위한 방법에 관련된 것으로서, 초기 도너 기판(1)을 준비하는 단계, 상기 초기 도너 기판(1)에 소정의 분할 영역(4)을 형성하는 단계, 상기 초기 도너 기판(1)을 핸들 기판(2)에 붙이는 단계, 상기 소정의 분할 영역(4)에서 상기 도너 기판(1)을 분리하고 그에 따라 상기 초기 도너 기판(1)의 층(6)을 합성 재료 웨이퍼(10)를 형성하는 상기 핸들 기판(2) 위에 전이하는 단계를 포함한다. 본 방법의 비용상 효율을 향상시키기 위해, 본 방법은 적어도 부분적으로 상기 초기 도너 기판(1)의 두께를 회복하는 상기 분리 단계 후에 상기 도너 기판의 잔여부분(9) 위에 층(12)을 증착하는 단계 및 상기 증착된 층(12)이 있는 도너 기판(1)을 초기 도너 기판(1)을 준비하는 단계의 초기 도너 기판(1)으로서 재사용하는 단계를 더 포함한다. 본 발명은 또한 상기 방법에 따라 제조된 합성 재료 웨이퍼의 적어도 일부를 포함하는 전자적, 광전자적 또는 광학적 장치들과 또한 관련이 있다.
반도체, 웨이퍼, 공정

Description

합성재료 웨이퍼의 제조 방법{A method for manufacturing compound material wafers}
도 1은 본 발명의 제 1 실시예에 따른 합성 재료 웨이퍼를 생산하기 위한 방법을 수행하는 단계를 개략적으로 나타낸다.
도 2a와 도 2b는 두 종류의 증착된 층이 있는 도너 기판을 개략적으로 나타낸다.
도 3은 본 발명의 제 2 실시예에 따른 합성 재료 웨이퍼를 제조하기 위한 방법을 실시하는 단계를 개략적으로 나타낸다.
본 발명은 청구항 1 전문에 따른 합성재료 웨이퍼(compound material wafers)의 제조 방법에 관련된 것이다.
스마트컷(SmartCut) 기술을 사용하여 재료의 층을 도너 기판(donor substrate)으로부터 핸들 기판(handle substrate)으로 전이하는 방법은 문헌 US 2003/0153163호에 공지되어 있다. 이 공지된 방법은 그로부터 층이 전이될 제 1 웨이퍼(first wafer)를 서포트 기판(support substrate)에 접합하여 도너 기판 (donor substrate)을 형성하는 단계를 포함한다. US 2003/0153163호에 따르면, 그러한 도너 웨이퍼(donor wafer)의 형성은 제 1 웨이퍼의 모든 층이 소모되지 않는다면, 동일한 초기의 제 1 웨이퍼(initial first wafer)로부터 전이 작용이 수 회 반복되도록 하기 때문에 비싼 재료의 층들을 전이하는 데에 유리하다.
그러나 이 공지된 방법은 다음의 몇 가지 문제점을 갖고 있다. 도너 기판이 두개의 접합된 웨이퍼로 구성된다는 사실 때문에, 도너 기판의 두께가 특히 최초 극소수의 전이에 있어서 표준적인 공정 - 예를 들어 에스오아이(SOI; silicon on insulator) 웨이퍼를 생산하기 위한 스마트컷(SmartCut)기술 공정 - 의 도너 웨이퍼의 두께보다 일반적으로 훨씬 두껍다. 따라서 전이 공정 동안에 도너 웨이퍼(donor wafer)를 핸들링(handling)하고 서포팅(supporting)하기 위해 사용되는 장비가 증가된 무게와 두께에 특별히 적합하게 개조되거나, 서포트 기판(support substrate)의 두께가 특히 감소될 필요가 있다. 그러나 이러한 두 가지 가능한 경우들은 모두 굉장히 값비싼 개조 단계를 요구한다. 추가적으로, 제조과정 동안에 도너 웨이퍼의 두께가 변동되고 있으며, 그 크기는 수행된 전이의 수에 영향을 받는다. 따라서 공정 및 핸들링 장비는 특히 변화하는 조건들에 대처할 수 있도록 디자인되어야 한다. 따라서 장비는 특수하게 디자인되어야 하고 그래서 더욱 가격이 비싸진다.
따라서 본 발명의 목적은 종래 기술의 문제점을 극복하기 위하여 합성재료 웨이퍼가 표준 웨이퍼 공정 장비를 사용하여 제조될 수 있도록 하는 합성재료 웨이 퍼의 제조방법을 제공하는 것이다.
본 발명의 목적은 청구항 1항에 따른 합성 재료 웨이퍼 생산 방법에 의해 달성되며, 따라서 본 발명의 방법은 다음의 단계를 포함한다 : a) 초기 도너 기판(initial donor substrate)을 준비하는 단계, b) 상기 초기 도너 기판에 소정의 분할 영역(predetermined splitting area)을 형성하는 단계, c) 상기 초기 도너 기판을 핸들 기판(handle substrate)에 붙이는 단계, d) 상기 소정의 분할 영역에서 상기 도너 기판을 분리하고 그에 따라 상기 초기 도너 기판의 층을 합성 재료 웨이퍼를 형성하는 상기 핸들 기판 위에 전이하는 단계, e) 상기 분리 단계 후에 적어도 부분적으로 상기 초기 도너 기판의 두께를 회복하기 위해 상기 도너 기판의 잔여부분(remainder of the donor substrate) 위에 층을 증착하는 단계 및 f) 상기 증착된 층이 있는 도너 기판을 a)단계의 초기 도너 기판으로서 재사용하는 단계.
본 발명에서 사용되는 도너 기판은 추가적인 서포트 기판이 접합되어 있지 않기 때문에 종래 기술 공정에서 사용되는 것보다 더 얇다. 게다가 증착된 층으로 인하여 도너 기판의 두께가 많이 변하지 않기 때문에 표준 웨이퍼-공정(standard wafer-processing) 장비가 사용될 수 있고, 그 결과 시간 소비가 없으며 장비의 값비싼 개조 또는 특별 조작이 필요 없다. 그래서 본 발명의 공정은 선행기술의 공정보다 비용이 더 적게 들게 된다.
도너 기판의 잔여부분(remainder of the donor substrate)을 재사용하기 전에 핸들 기판에 붙여질 도너 기판의 잔여부분의 표면에 추가적인 회복 단계가 수행 될 수 있다. 이 회복 단계는 예를 들어 폴리싱(polishing)에 의해 수행될 수 있다.
유리하게는, 증착하는 e)단계를 수행하기 전에 a)단계부터 d)단계까지 적어도 2회 반복되며 여기서 반복되는 a)단계의 경우 분리된 도너 기판의 잔여부분이 초기 도너 기판으로 재사용 된다. 단계가 적을수록 더 빠르고 그 결과 비용이 더 적게 드는 생산 방법이 되기 때문에 공정에서 증착에 선행하는 부분들을 반복하는 것은 공정을 최적화하는 것에 더욱 도움을 준다.
바람직하게는, a)단계부터 d)단계까지는 초기 도너 기판이 소정의 최소 두께에 도달할 때까지 반복된다. 반복 회수의 상한선은 도너 기판의 잔여부분의 두께(예를 들어 기계적 강도 등과 같은 기판의 성질들은 상기 잔여부분의 두께에 따라 감퇴(degrade)되기 시작한다)에 의해 결정되거나, 적절히 기능하기 위한 어떤 최소한의 두께를 요구하는 핸들링 장비(handling equipment)의 특성에 관련될 수도 있다. 이러한 반복으로 인해서 생산량뿐만 아니라 합성 재료 웨이퍼의 품질도 높게 유지될 수 있음과 동시에 전체 공정이 더욱 최적화될 수 있다.
하나의 바람직한 실시예에 따르면, e)단계에서 층은 호모에피택셜하게(homoepitaxially) 증착될 수 있다. 본 발명의 방법은 고가의 도너 기판에 특히 편리하며, 이러한 고가의 도너 기판은 보통 결정구조의 재료로 되어있다. 도너 기판이 재사용 될 수 있는 횟수는 초기 도너 기판의 두께를 소모하는데 필요한 횟수보다 많기 때문에, 호모에피택셜하게(homoepitaxially) 도너 기판을 그것의 최초 두께 또는 그 이상까지 재성장 시킴으로써, 공정은 실제로 도너 기판의 이용가능성(availability)과는 무관해진다. 본 명세서에서 호모에피택셜(homoepitaxial)이라 함은 증착된 층이 초기 도너 기판의 재료와 동일한 결정학상의 성질을 가진 동일한 재료로 이루어져 있음을 의미한다.
바람직하게는 e)단계에서 호모에피택셜(homoepitaxial) 층은 유기금속 화학 기상 증착법(MOCVD; metal organic chemical vapor deposition), 하이브리드 기상 성장법(HVPE; hybrid vapor phase epitaxy)또는 분자빔 에피탁시법(MBE; molecular beam epitaxy)을 사용하여 제공될 수 있으며, 그로 인해 초기 도너 기판의 전위 밀도(dislocation density)에 비해 호모에피택셜(homoepitaxial) 층에 향상된 전위 밀도, 특히 1×107개/㎠ 이하, 더 특히 1×106개/㎠ 이하의 전위 밀도를 얻을 수 있다. 전위는 성장하다가 일정 수준에서 멈추는 경향이 있으며, 그 결과 추가적으로 성장한 재료는 더 낮은 전위 밀도를 보이게 될 것이다. 따라서 도너 기판 재료의 품질이 더 좋아지며, 그 결과 전이된 층 또한 품질적인 측면에서 시중에서 구할 수 있는 표준 도너 기판에 의해 얻은 전이된 층과 비교할 때 더 좋아질 것이다.
유리하게는 e)단계는 분리가 일어난 표면부의 반대에 있는 도너 기판의 잔여부분의 표면부 위에 층을 형성하는 것을 포함할 수 있다. 극성이 있는 도너 기판이 사용될 때, 즉 기판의 두개의 주표면들이 다른 성질을 가질 때, 일반적으로 한쪽 표면에서는 에피택셜(epitaxial) 성장이 잘 조절되는 반면에, 다른 쪽 표면에서는 잘 조절되지 않는다. 합성 재료 웨이퍼의 전이된 층의 자유 표면(free surface)은 극성이 극소전자 또는 광전자 소자를 만들기 위한 나중의 공정에서 필요할 수 있는 에피택셜(epitaxial) 층의 조절된 성장을 가능하게 하는 표면과 일치해야 한다. 그 결과 핸들 기판의 표면에 부착된 전이된 층의 표면은 두 번째 극성을 갖게 될 것이다. 따라서 분리가 일어난 도너 기판의 잔여부분의 표면은 에피택셜(epitaxial) 성장이 그렇게 잘 조절되지 않게 하는 극성을 갖는다. 그래서 추가적인 층의 증착은 조절된 호모에피택셜(homoepitaxial) 성장이 일어날 수 있는 반대편에서 실행되는 것이 바람직하며, 그 결과 증착된 층의 품질이 좋아진다.
바람직하게는 e)단계를 실행하기에 앞서 분리가 일어난 표면부에는 보호층, 특히 산화층 그리고/또는 질화층을 사용한 보호층이 제공될 수 있다. 이 보호층은 유리하게는 도너 기판의 남은 부분을 금속 또는 입자와 같은 오염으로부터 특히 웨이퍼의 반대편에 층을 증착하는 동안에 보호한다. 이러한 보호 작용은 합성 재료 웨이퍼의 품질을 향상시키거나 유지하는 역할을 한다.
유리하게는 본 발명의 방법은 층이 있는 도너 기판을 초기 도너 기판으로서 재사용하기에 앞서 보호층을 제거하는 단계를 더 포함할 수 있다. 결국 제거 단계는 추가적인 폴리싱(polishing) 또는 세정(cleaning)단계를 수반할 수 있다. 따라서 도너 기판의 보호층부를 핸들 기판에 부착할 때, 재사용된 도너 기판의 표면 특성은 접합이 수행될 수 있게 하고, 접합이 수행된 표면의 품질이 높게 하는 그러한 정도의 것이다.
유리하게는, e)단계에서 층이 형성된 도너 기판의 잔여부분의 표면부는 층을 증착하기에 앞서 폴리싱 그리고/또는 세정 될 수 있다. 이러한 작업은 증착된 층의 품질을 향상시킬 것이며, 증착된 층이 호모에피택셜(homoepitaxial) 층일때 특별히 관계가 있고, 다음에는 제조 과정에서 이후 단계 동안에 전이층으로서 사용될 것이 다.
본 발명의 방법은 질화갈륨(GaN), 탄화규소(SiC), 게르마늄(Ge), 질화알루미늄(AlN) 또는 다이아몬드 중 어느 하나로 이루어진 도너 기판에 특히 유리하다. 이러한 기판들은 전자 응용에 있어서 중요한 역할을 수행하며, 합리적인 가격에 좋은 품질을 획득하는 것은 어려운 일이다. 상기 종류의 재료들로 상기 설명한 방법을 사용함으로써 벌크 재료(bulk material) 그 자체와 비교해서 더 값싼 좋은 품질을 가진 합성 재료 웨이퍼를 생산해내는 것이 가능해진다.
바람직하게는 사용되는 핸들 기판(handle substrate)은 특히 갈륨비소(GaAs), 산화아연(ZnO), 탄화규소(SiC) 또는 질화알루미늄(AlN) 중 어느 하나로서 단결정 또는 다결정 재료이다. 도너 기판 재료와 유사한 열팽창 계수를 가지고, 합성 재료 웨이퍼의 품질을 더욱 향상시키는 핸들 기판(handle substrate)을 사용하는 것이 바람직하다. 더 비용을 절감하기 위해서는 단결정 재료보다는 다결정 재료가 더 유리하게 사용될 수 있다. 더 일반적인 경우에 핸들 기판은 또한 실리콘(Si), 유리, 또는 세라믹 재료로 구성될 수 있다.
변형예에 따르면, 핸들 기판은 도너 기판에 부착될 표면에 특히 이산화규소(SiO2) 또는 질화규소(Si3N4)와 같은 절연층(insulating layer) 또는 전도층(conducting layer)이 형성될 수 있다. 이러한 추가적인 층들은 극소전자공학(microelectronics)또는 광전자공학에서의 다양한 응용에 적합한 여러 가지의 합성 재료 웨이퍼의 수를 더욱 증가시킨다.
본 발명은 상기 설명한 방법에 따라 제조된 합성 재료 웨이퍼의 적어도 일부를 포함하는 전자적, 광전자적 또는 광학적 소자들과 또한 관련이 있다.
본 발명의 구체적인 실시예는 도면에 관한 다음의 상세한 설명을 통해 더욱 명확해질 것이다.
도 1 및 2에 따라 합성 재료 웨이퍼를 제조하기 위한 본 발명의 방법의 실시예들은 스마트컷(SmartCut) 기술에 기초한 것이다. 그러나 합성 재료 웨이퍼를 제조하는데 적합하고 소정의 분할 영역(predetermined splitting area)을 포함하는 그 밖의 다른 모든 공정들 또한 응용 가능하다.
도 1(a)는 예를 들어 소정의 크기의 웨이퍼, 특히 질화갈륨(GaN), 탄화규소(SiC), 게르마늄(Ge), 질화알루미늄(AlN) 또는 다이아몬드와 같은 결정질 재료 중의 어느 하나에 해당하는 초기 도너 기판(1)을 도시하고 있다. 이러한 재료들은 극소전자 및 광전자 응용에 있어서 중요한 역할을 하지만 생산이 어렵고 따라서 상대적으로 가격이 비싸다. 그것이 바로 본 발명에 따라 초기 도너 기판(1)이 도 1(b)에 있는 더 값싼 재료의 웨이퍼인 핸들 기판(2) 위에 도너의 얇은 층을 전이하는데 사용되는 이유이다. 바람직하게는 핸들 기판(2)은 초기 도너 기판(1)의 재료와 유사한 열팽창 계수를 갖는다. 예를 들어 질화갈륨(GaN)의 경우, 갈륨비소(GaAs), 산화아연(ZnO), 탄화규소(SiC) 또는 질화알루미늄(AlN)이 적합한 재료이다. 이러한 웨이퍼들에게 있어, 재료는 단결정뿐만 아니라 다결정 타입의 웨이퍼도 사용될 수 있다.
변형예로는 도 1(d)에 도시된 접합 단계에 앞서, 특히 이산화규소(SiO2) 또는 질화규소(Si3N4)와 같은 절연층(insulating layer) 또는 전도층(conducting layer)은 도너 기판(1)과 접합이 일어날 핸들 기판(2)의 표면(7)에 포함될 수 있다.
도너 기판(1)의 층을 핸들 기판(2) 위에 전이할 수 있기 위해서는 초기 도너 기판(1)에 소정의 분할 영역(predetermined splitting area)을 만드는 것이 필요하다. 도 1(c)에서 도시된 다음의 스마트컷(SmartCut) 기술은 예를 들어 수소 이온 또는 기타 불활성 가스들 같은 원자 물질(3)들을 소정의 도즈(dose) 및 에너지로 주입시킴으로써 수행되며, 그 결과 주입된 원자 물질들(3)로 인해 소정의 분할 영역(4)이 도너 기판(1)에 생성된다. 소정의 분할 영역(4)은 실제로 도너 기판(1)의 주표면(5)과 평행하다. 주표면(5)과 소정의 분할 영역(4)의 사이에는 다음 공정 단계에서 핸들 기판(2)에 전이될 층(6)이 생성된다.
도 1(d)는 도너 기판(1)의 주표면(5)을 핸들 기판의 주표면들(7) 중 하나에 접합함으로써 초기 도너 기판(1)을 핸들 기판(2)에 부착시키는 것으로 구성되는 공정의 다음 단계를 도시한다. 도너 기판의 주표면(5)을 접합하기에 앞서, 양자가 서로 접합될 수 있도록 접촉될 핸들 기판의 주표면(7)이 준비되어 있다.
그 다음에 합성 도너 기판(8)은 퍼니스(furnace) 안에 넣어서 가열되는데, 핸들 기판(2)과 전이된 층(6)으로 구성된 합성 재료 웨이퍼(10)로부터 도너 기판(1)의 잔여부분(9)의 분리를 최종적으로 유도하는 소정의 분할 영역(4)이 약화 (fragilized)되도록 하기 위해서이다. 열 에너지를 공급하는 대신에, 예를 들어 기계 에너지 또는 열 에너지와 기계 에너지의 조합 등 어떤 형태의 추가적인 에너지를 공급함으로써 약화(fragilization)와 분리가 또한 수행될 수 있다.
두 생성물, 합성 재료 웨이퍼(10)와 초기 기판의 잔여부분(9)은 도 1(e) 및 1(f)에 도시되어 있다. 이후 공정에 앞서, 합성 재료 웨이퍼(10)는 폴리싱 그리고/혹은 세정과 같은 최종 표면 처리를 받을 수 있다. 도너 기판의 잔여부분(9)(도 1(f))은 이제 초기 도너 기판(1)으로 사용되고 도 1(a)에 도시된 단계와 함께 공정이 재시작되거나 도 1(f) 와 관련하여 이하에서 설명될 층이 증착될 수 있다. 결국 재사용에 앞서, 분리가 일어난 표면(11)은 도 1(c)및 1(d)에 도시된 주입과 접합에 앞서 폴리싱 등에 의해 회복될 수 있다. 이러한 도너 기판의 잔여부분(9)의 반복 가능한 재사용은 수 회 수행될 수 있으며, 예를 들어 층 전이와 회복이 약 5㎛의 두께의 제거를 유도하고 도너 기판(1)의 벌크로부터 약 50㎛의 두께의 제거는 응용에 적합한 전이된 층(6)의 품질을 유지하기에 벅찰 수 있는 기판의 약화를 유도할 수 있다는 것을 고려한다면 10회까지 수행될 수 있다.
도너 기판의 잔여부분(9)의 최소 두께 또는 공정의 충분한 기능을 보장하기 위해 핸들링 장비(handling equipment)에 필요한 최소한의 두께에 한번 다다르면, 도 1(g)에 도시된 단계, 즉 층(12)이 도너 기판의 잔여부분(9)에 증착되는 단계와 함께 공정이 진행된다. 증착된 층(12)의 두께(13)는 초기 도너 기판(1)의 두께를 적어도 부분적으로 회복시키도록 하며, 그 결과 회복된 도너 기판(14)이 도 1(a)에 도시된 초기 도너 기판(1)으로서 재사용 될 수 있게 된다.
도 2a에 도시된 한가지 변형예에 따르면, 증착된 층(12’)은 분리가 일어나는 표면(11)의 반대쪽에 있는 기판의 잔여부분(9)의 표면부(15)에 빠르게 증착될 수 있는 재료로 만들어져 있다. 따라서 이 변형예에 따르면 도너 기판의 잔여부분(9)이 나중의 재사용에 충분한 두께로 빠르게 회복되는 것이 주안점이다. 증착된 층(12’)의 재료는 초기 도너 기판(9)의 재료와 동일할 필요는 없다. 그러나 이 층(12’)의 재료가 도너 기판(9)의 재료와 같도록 선택된다면, 성장 속도가 최적화되기 위한 성장 조건이 선택된 것일 수 있다. 이 경우 추가적인 층(12’)의 결정상의 품질이 전이층(6)으로서의 차후 사용에는 충분하지 않을 수도 있다. 이 경우 초기 도너 기판(1)이 한번 완전히 소모되면, 새 도너 기판 웨이퍼(1)가 공정에 준비될 필요가 있다.
도 2b에 도시된 변형예에 따르면, 증착된 층(12")은 도너 기판의 잔여부분(9)과 동일한 재료로 이루어져 있고 추가적으로 호모에피택셜하게(homoepitaxially) 성장되며 그 결과 상기 층(12")의 결정상의 품질은 적어도 기판의 잔여부분(9) 중의 하나에 필적하게 된다. 층(12")은 표면(11)에 증착되거나 표면(15)에 증착될 수 있다. 이 경우, 증착된 층(12")은 또한 나중에 전이층(6)으로서 작용할 수 있기 때문에, 새 도너 기판(1)이 공정에 준비될 필요가 없다. 유기금속 화학 기상 증착법(MOCVD), 하이브리드 기상 성장법(HVPE)또는 분자빔 에피탁시법(MBE) 등의 방법을 사용하면 심지어 결정상의 품질에 있어서 도너 기판(1)보다 더 좋은 층(12")의 생성이 가능하다. 특히, 초기 도너 기판의 전위 밀도가 전형적 으로 1×107개/㎠보다 높을 때, 이 값보다 더 낮은 전위 밀도를 만들어내는 것이 가능하다.
도 2a의 경우에 회복된 도너 기판(14)과 핸들 기판(2) 사이의 부착은 표면(11)을 통해 일어날 것이다. 도 2b의 경우에는 양쪽 표면들을 통해 부착이 일어날 수 있다.
도 3은 도 1(g)에 도시된 단계가 도 3a부터 3c 까지에서 도시된 공정 단계들에 의해 대체되는 발명의 제조 방법의 두 번째 실시예를 도시한다. 도 1에서 사용된 것과 같은 참조 번호를 갖는 구성 요소 및 특징은 상응하고 따라서 상세하게 다시 설명하지는 않으며 그 설명은 참조에 의해 포함되어 있다.
도 3a에 도시된 제조 단계에 따르면 보호층(protective layer)(30)이, 오염이나 기계적 손상으로부터 표면(11)을 보호하기 위하여, 분리가 일어나는 도너 기판의 잔여부분(9)의 표면(11)에 증착된다. 적절한 보호 재료에는 이산화규소(SiO2)나 질화규소(Si3N4)가 있다.
도 3b에 도시된 단계에서, 층(12)이 도너 기판의 잔여부분(9)의 반대측 표면(15)에 증착된다. 이 단계는 제 1 실시예에 대한 도 1(g)를 참조하여 도시되고 설명된 것과 동일하다.
도 3c에 도시된 다음 단계는 보호층(30)을 제거하는 것으로 구성되어 있다. 도너 기판의 잔여부분(9)과 증착된 층(12)을 포함하는 회복된 도너 기판(14)은 초기 도너 기판(1)으로서 재사용된다. 결국 보호층(30)의 제거는 표면(11)의 추가적 인 폴리싱 그리고/또는 세정 단계에 의해 수행된다.
다른 변형예에 따르면 층(12)의 성장 후에 도 1(a)부터 1(f) 까지에서 도시된 공정 단계 동안에 회복된 도너 기판(14)의 표면을 보호하는 더 향상된 보호 필름이 추가층(16)의 표면(16)에 추가될 수 있다.
이하에서는 전이된 질화갈륨(GaN) 층을 포함하는 합성 웨이퍼의 예를 사용하여 발명의 제조 방법의 응용이 상세하게 설명될 것이다. 그럼에도 불구하고 이하에서 다시 설명되지 않을 변형예들은 또한 언제나 적용될 수 있으며 그래서 참조(reference)에 의해 포함된다.
초기 도너 기판(1)으로서 질화갈륨(GaN) 웨이퍼가 준비되고 같은 직경의 갈륨비소(GaAs) 웨이퍼가 핸들 기판(2)으로서 준비된다.
질화갈륨(GaN) 웨이퍼들은 그 육각형 구조 내에서 극성의 주 표면들을 가지며, 이는 한쪽 표면은 갈륨(Ga) 원자들이 향해 있고(이하, 갈륨 표면), 반면에 다른 쪽 표면은 질소(N) 원자들이 향해 있음(이하, 질소 표면)을 의미한다. 질화갈륨(GaN) 층의 전이에 있어서 보통 갈륨 표면을 자유 표면(free surface)으로 유지할 것이 요구되며, 그래서 질화갈륨(GaN) 웨이퍼의 질소 표면은 핸들 기판(2)과 접합될 것이다.
전이 공정을 시작하기에 앞서, 질화갈륨(GaN) 도너 기판(1)의 질소 표면은 보통 2~4㎛ 정도 두께의 결함층들(defective layers)을 제거하기 위하여 폴리싱 된다. 이러한 결함층들(defective layers)은 질화갈륨(GaN) 웨이퍼의 초기 형성을 위해 사용된 완충층(buffer layer)으로 인해 생긴다. 그러나 이는 폴리싱에 의해 제 거될 수 있다. 그러나 이러한 불편한 점을 갖지 않는 다른 질화갈륨(GaN) 기판들, 예를 들어 WO 03/017357호에 공개된 것이 존재한다.
소정의 분할 영역(4)은 약 1×1015at/㎠ 내지 1×1018at/㎠ 범위의 도즈(dose) 및 약 20keV내지 200keV 범위의 에너지의 수소(H) 이온의 이온 주입(ion implantation)(도 1(c)에 도시된 공정 단계)에 의해 생성된다. 5×1016at/㎠의 도즈(dose)와 60keV의 에너지로는 표면으로부터 약 100nm의 깊이에 소정의 분할 영역이 생긴다. 이온 주입에 앞서 질화갈륨(GaN) 층의 오염을 피하기 위해 그리고/또는 핸들 기판(2)에 접합하는 것을 도울 수 있는 층의 형성을 위해 보호층(이산화규소(SiO2)또는 질화규소(Si3N4))이 증착될 수 있다.
단계 1(d)에 따르면 질화갈륨(GaN) 기판(1)과 갈륨비소(GaAs) 핸들 기판(2)이 접합된다. 접합을 수행하기 위해서, 질소 표면을 대표하는 표면(5) 및 상호 접촉하게 되는 표면(7)은 원자 단위상으로 평평해야 한다. 질화갈륨(GaN) 기판의 질소 표면에 대한 적절한 폴리싱에 의해 원자 단위 상으로 평평해지며, 그 결과 5㎛×5㎛사이즈의 범위에서 0.3nm 이하의 RMS(root mean square)값을 갖는 표면 주름이 달성된다.
그 다음 합성 도너 핸들(8)은 분리가 일어날 때까지 소정의 분할 영역을 약화시키기 위해 퍼니스(furnace)에 넣어져서 약 200℃에서 약 500℃의 범위 내로 설정된 온도에서 약 1~6시간 이상 열처리를 받는다. 선택적으로 블레이드(blade)의 유입과 같은 기계적 에너지 또는 열에너지와 기계적 에너지의 혼합이 선택될 수 있 다.
예를 들어 2~5회 정도 초기 질화갈륨(GaN) 도너 기판으로부터 전이가 일어난 후에, 질화갈륨(GaN) 도너 기판의 잔여부분(9)이 에피택셜(epitaxial) 반응기로 보내지고 거기서 질화갈륨(GaN)의 층(12)이 유기금속 화학 기상 증착법(MOCVD), 하이브리드 기상 성장법(HVPE) 또는 분자빔 에피탁시법(MBE) 등의 방법을 사용하여 갈륨 표면(15)에 에피택셜하게(epitaxially) 증착된다. 성장 온도는 약 700℃에서 1100℃내이다. 응용예에 따라 증착된 층(12)은 부가적으로 도핑될 수 있다. 증착된 총 두께는 수 100㎛까지 될 수 있으며, 이상적으로는 초기 질화갈륨(GaN) 도너 기판(1)의 초기 두께를 회복하기 위해 선택될 수 있다. 성장 조건들에 따라, 질화갈륨(GaN) 층들은 공정이 시작될 때의 기판보다 더 좋거나 혹은 나쁜 전위 밀도를 생성한다.
물론 표면이 현재 요구되는 바에 따라 갈륨 표면 또는 질소 표면에 적당한 보호층들을 형성 또는 제거하는 것이 가능하다. 갈륨 표면 회복에 추가하여, 에피(epi) 준비 단계가 적당한 화학적·기계적 폴리싱(CMP; chemical mechanical polishing) 그리고/또는 세정 단계를 사용하여 수행될 수 있다.
질화갈륨(GaN) 층(12)이 한번 증착되면, 상기 언급된 단계들을 반복함으로써 더 많은 스마트컷(SmartCut)의 반복이 실시될 수 있다.
본 발명에서 사용되는 도너 기판은 추가적인 서포트 기판이 접합되어 있지 않기 때문에 종래 기술 공정에서 사용되는 것보다 더 얇다. 게다가 증착된 층으로 인하여 도너 기판의 두께가 많이 변하지 않기 때문에 표준 웨이퍼-공정(standard wafer-processing) 장비가 사용될 수 있고, 그 결과 시간 소비가 없으며 장비의 값비싼 개조 또는 특별 조작이 필요 없다. 그래서 본 발명의 공정은 선행기술의 공정보다 비용이 더 적게 들게 된다.

Claims (36)

  1. 합성 재료 웨이퍼의 제조 방법에 있어서;
    a) 초기 도너 기판(1)을 준비하는 단계;
    b) 상기 초기 도너 기판(1)에 소정의 분할 영역(4)을 형성하는 단계;
    c) 상기 초기 도너 기판(1)을 핸들 기판(2)에 붙이는 단계;
    d) 상기 소정의 분할 영역(4)에서 상기 도너 기판(1)을 분리하고, 그에 따라 상기 초기 도너 기판(1)의 층(6)을 합성 재료 웨이퍼(10)를 형성하는 상기 핸들 기판(2) 위에 전이하는 단계;
    e) 상기 분리 단계 후에 부분적으로 또는 전체적으로 상기 초기 도너 기판(1)의 두께를 회복하기 위해 상기 도너 기판의 잔여부분(9) 위에 층(12)을 증착하는 단계; 및
    f) 상기 증착된 층(12)이 있는 도너 기판(1)을 a)단계의 초기 도너 기판(1)으로서 재사용하는 단계를 포함하고,
    e)단계는 분리가 일어난 표면부(11)의 반대에 있는 상기 도너 기판의 잔여부분(9)의 표면부(15) 위에 상기 층(12)을 형성하는 것을 특징으로 하는 합성 재료 웨이퍼의 제조 방법.
  2. 제 1 항에 있어서, e)단계를 실시하기 전에 a)단계부터 d)단계까지 적어도 2회 반복하는 것을 포함하고, 반복되는 a)단계에서 상기 도너 기판의 분리된 잔여부분이 초기 도너 기판(1)으로서 재사용되는 것을 특징으로 하는 합성 재료 웨이퍼의 제조 방법.
  3. 제 2 항에 있어서, 상기 초기 도너 기판(1)이 소정의 두께가 될 때까지 a)단계부터 d)단계까지 반복되는 것을 특징으로 하는 합성 재료 웨이퍼의 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서, e)단계의 상기 층(12)은 호모에피택셜하게(homoepitaxially) 증착되는 것을 특징으로 하는 합성 재료 웨이퍼의 제조 방법.
  5. 제 4 항에 있어서, e)단계에서 상기 호모에피택셜(homoepitaxial) 층(12)은 유기금속 화학 기상 증착법(MOCVD), 하이브리드 기상 성장법(HVPE) 또는 분자빔 에피탁시법(MBE)을 사용하여 제공되며, 상기 초기 도너 기판(1)의 전위 밀도(dislocation density)에 비해 상기 호모에피택셜(homoepitaxial) 층(12)에 향상된 전위 밀도, 1×107개/㎠ 이하의 전위 밀도를 얻는 것을 특징으로 하는 합성 재료 웨이퍼의 제조 방법.
  6. 제 4 항에 있어서, e)단계에서 상기 호모에피택셜(homoepitaxial) 층(12)은 유기금속 화학 기상 증착법(MOCVD), 하이브리드 기상 성장법(HVPE) 또는 분자빔 에피탁시법(MBE)을 사용하여 제공되며, 상기 초기 도너 기판(1)의 전위 밀도(dislocation density)에 비해 상기 호모에피택셜(homoepitaxial) 층(12)에 향상된 전위 밀도, 1×106개/㎠ 이하의 전위 밀도를 얻는 것을 특징으로 하는 합성 재료 웨이퍼의 제조 방법.
  7. 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서, e)단계에 앞서 분리가 일어난 표면부(11)에 산화층 또는 질화층을 사용한 보호층(30)을 형성하는 단계를 포함하는 것을 특징으로 하는 합성 재료 웨이퍼의 제조 방법.
  8. 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서, e)단계에 앞서 분리가 일어난 표면부(11)에 산화층 및 질화층을 사용한 보호층(30)을 형성하는 단계를 포함하는 것을 특징으로 하는 합성 재료 웨이퍼의 제조 방법.
  9. 제 7 항에 있어서, 상기 층(12)이 있는 상기 도너 기판(1)을 초기 도너 기판으로서 재사용하기에 앞서 보호층(30)을 제거하는 단계를 더 포함하는 것을 특징으로 하는 합성 재료 웨이퍼의 제조 방법.
  10. 제 8 항에 있어서, 상기 층(12)이 있는 상기 도너 기판(1)을 초기 도너 기판으로서 재사용하기에 앞서 보호층(30)을 제거하는 단계를 더 포함하는 것을 특징으로 하는 합성 재료 웨이퍼의 제조 방법.
  11. 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서, e)단계에서 그 상부에 층이 형성되는 상기 도너 기판의 잔여부분(9)의 표면부(11,15)를 폴리싱 또는 세정하는 단계를 더 포함하는 것을 특징으로 하는 합성 재료 웨이퍼의 제조 방법.
  12. 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서, e)단계에서 그 상부에 층이 형성되는 상기 도너 기판의 잔여부분(9)의 표면부(11,15)를 폴리싱 및 세정하는 단계를 더 포함하는 것을 특징으로 하는 합성 재료 웨이퍼의 제조 방법.
  13. 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서, 상기 도너 기판(1)은 질화갈륨(GaN), 탄화규소(SiC), 게르마늄(Ge), 질화알루미늄(AlN) 또는 다이아몬드의 그룹 중 어느 하나로 이루어진 것을 특징으로 하는 합성 재료 웨이퍼의 제조 방법.
  14. 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서, 상기 핸들 기판(2)은 실리콘(Si), 갈륨비소(GaAs), 산화아연(ZnO), 탄화규소(SiC) 또는 질화알루미늄(AlN)의 그룹 중 어느 하나의 단결정 또는 다결정 재료인 것을 특징으로 하는 합성 재료 웨이퍼의 제조 방법.
  15. 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서, 상기 핸들 기판(2)은 유리 또는 세라믹 재료인 것을 특징으로 하는 합성 재료 웨이퍼의 제조 방법.
  16. 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서, c)단계에 앞서 상기 도너 기판(1)에 부착될 상기 핸들 기판(2)의 표면(7) 상에 절연층(insulating layer) 또는 전도층(conducting layer)을 형성하는 것을 더 포함하는 것을 특징으로 하는 합성 재료 웨이퍼의 제조 방법.
  17. 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서, c)단계에 앞서 상기 도너 기판(1)에 부착될 상기 핸들 기판(2)의 표면(7) 상에 이산화규소(SiO2) 또는 질화규소(Si3N4)를 형성하는 것을 더 포함하는 것을 특징으로 하는 합성 재료 웨이퍼의 제조 방법.
  18. 층의 분리가 일어나는 표면부(11) 및 층(12)이 그 위에 제공되는 반대편의 표면부(15)를 갖는 초기 도너 기판(1)의 잔여부분(9)을 포함하는 회복된(reconditioned) 도너 기판.
  19. 제 18 항에 있어서, 상기 층(12)은 호모에피택셜층인 것을 특징으로 하는 회복된 도너 기판.
  20. 제 18 항에 있어서, 상기 층(12)은 상기 초기 도너 기판(1)의 잔여부분(9)과 동일한 물질이나, 상기 층(12)의 결정상의 품질이 상기 잔여부분(9)의 결정상의 품질보다 낮은 것을 특징으로 하는 회복된 도너 기판.
  21. 제 18 항 내지 제 20 항의 어느 한 항에 있어서, 상기 층(12)은 100 ㎛ 까지의 두께를 갖는 것을 특징으로 하는 회복된 도너 기판.
  22. 제 18 항 내지 제 20 항의 어느 한 항에 있어서, 상기 층(12) 내의 전위밀도는 상기 잔여부분내의 전위밀도보다 낮은 것을 특징으로 하는 회복된 도너 기판.
  23. 제 18 항 내지 제 20 항의 어느 한 항에 있어서, 상기 층(12)은 1×107개/㎠ 이하의 전위밀도를 갖는 것을 특징으로 하는 회복된 도너 기판.
  24. 제 18 항 내지 제 20 항의 어느 한 항에 있어서, 상기 층(12)은 1×106개/㎠ 이하의 전위밀도를 갖는 것을 특징으로 하는 회복된 도너 기판.
  25. 제 18 항 내지 제 20 항의 어느 한 항에 있어서, 분리가 일어나는 상기 초기 도너 기판의 잔여부분(9)의 표면부(11) 상에 보호층(30)을 더 포함하는 것을 특징으로 하는 회복된 도너 기판.
  26. 제 18 항 내지 제 20 항의 어느 한 항에 있어서, 상기 초기 도너 기판의 잔여부분(9)은 GaN인 것을 특징으로 하는 회복된 도너 기판.
  27. 제 26 항에 있어서, 상기 층(12)은 상기 잔여부분(9)의 Ga 표면(15) 상에 제공되는 것을 특징으로 하는 회복된 도너 기판.
  28. 제 27 항에 있어서, 상기 층(12)은 도핑된 것을 특징으로 하는 회복된 도너 기판.
  29. 제 26 항에 있어서, 상기 잔여부분(9)의 N 표면(5)의 표면 거칠기는 5㎛ × 5㎛ 크기의 스캔에 대해서 0.3nm RMS 이하인 것을 특징으로 하는 회복된 도너 기판.
  30. N 표면 및 Ga 표면을 갖고, 상기 Ga 표면 상에 층(12)이 제공되는 것을 특징으로 하는 GaN 도너 기판.
  31. 제 30 항에 있어서, 상기 층(12)은 GaN인 것을 특징으로 하는 GaN 도너 기판.
  32. 제 30 항 또는 제 31 항에 있어서, 상기 층(12)은 100 ㎛까지의 두께를 갖는 것을 특징으로 하는 GaN 도너 기판.
  33. 제 30 항 또는 제 31 항에 있어서, 상기 층(12)은 1×107개/㎠ 이하의 전위밀도를 갖는 것을 특징으로 하는 GaN 도너 기판.
  34. 제 30 항 또는 제 31 항에 있어서, 상기 층(12)은 1×106개/㎠ 이하의 전위밀도를 갖는 것을 특징으로 하는 GaN 도너 기판.
  35. 제 30 항 또는 제 31 항에 있어서, 상기 층(12)은 도핑된 것을 특징으로 하는 GaN 도너 기판.
  36. 제 30 항 또는 제 31 항에 있어서, 상기 N 표면(5)의 표면 거칠기는 5㎛ × 5㎛ 크기의 스캔에 대해서 0.3nm RMS 이하인 것을 특징으로 하는 GaN 도너 기판.
KR1020050104993A 2004-11-09 2005-11-03 합성재료 웨이퍼의 제조 방법 KR100746182B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP04292655.0 2004-11-09
EP04292655A EP1667223B1 (en) 2004-11-09 2004-11-09 Method for manufacturing compound material wafers

Publications (2)

Publication Number Publication Date
KR20060052446A KR20060052446A (ko) 2006-05-19
KR100746182B1 true KR100746182B1 (ko) 2007-08-03

Family

ID=34931512

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050104993A KR100746182B1 (ko) 2004-11-09 2005-11-03 합성재료 웨이퍼의 제조 방법

Country Status (9)

Country Link
US (3) US7531428B2 (ko)
EP (2) EP1667223B1 (ko)
JP (1) JP4489671B2 (ko)
KR (1) KR100746182B1 (ko)
CN (2) CN101221895B (ko)
AT (1) ATE420461T1 (ko)
DE (1) DE602004018951D1 (ko)
SG (1) SG122972A1 (ko)
TW (2) TWI303842B (ko)

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2880184B1 (fr) * 2004-12-28 2007-03-30 Commissariat Energie Atomique Procede de detourage d'une structure obtenue par assemblage de deux plaques
US20070023761A1 (en) * 2005-07-26 2007-02-01 Robbins Virginia M Silicon carbon germanium (SiCGe) substrate for a group III nitride-based device
JP5003033B2 (ja) * 2006-06-30 2012-08-15 住友電気工業株式会社 ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法
JP4873467B2 (ja) * 2006-07-27 2012-02-08 独立行政法人産業技術総合研究所 オフ角を有する単結晶基板の製造方法
JP5016321B2 (ja) * 2007-02-22 2012-09-05 東京応化工業株式会社 サポートプレートの処理方法
EP2155769B1 (en) * 2007-05-04 2012-06-27 Katholieke Universiteit Leuven KU Leuven Research & Development Tissue degeneration protection
JP5143477B2 (ja) * 2007-05-31 2013-02-13 信越化学工業株式会社 Ｓｏｉウエーハの製造方法
US20090061593A1 (en) * 2007-08-28 2009-03-05 Kishor Purushottam Gadkaree Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment
US20120167819A1 (en) * 2007-10-06 2012-07-05 Solexel, Inc. Method for reconstructing a semiconductor template
JP5522917B2 (ja) 2007-10-10 2014-06-18 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
WO2009057669A1 (en) * 2007-11-01 2009-05-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
WO2009063288A1 (en) * 2007-11-15 2009-05-22 S.O.I.Tec Silicon On Insulator Technologies Semiconductor structure having a protective layer
CN101521155B (zh) * 2008-02-29 2012-09-12 信越化学工业株式会社 制备具有单晶薄膜的基板的方法
JP5297219B2 (ja) * 2008-02-29 2013-09-25 信越化学工業株式会社 単結晶薄膜を有する基板の製造方法
FR2928775B1 (fr) * 2008-03-11 2011-12-09 Soitec Silicon On Insulator Procede de fabrication d'un substrat de type semiconducteur sur isolant
WO2009141724A1 (en) * 2008-05-23 2009-11-26 S.O.I.Tec Silicon On Insulator Technologies Formation of substantially pit free indium gallium nitride
CN102131957A (zh) 2008-08-28 2011-07-20 硅绝缘体技术有限公司 基于紫外线吸收的监测器和对氯化物气流的控制
US8679942B2 (en) * 2008-11-26 2014-03-25 Soitec Strain engineered composite semiconductor substrates and methods of forming same
US8278167B2 (en) 2008-12-18 2012-10-02 Micron Technology, Inc. Method and structure for integrating capacitor-less memory cell with logic
JP2010165927A (ja) * 2009-01-16 2010-07-29 Sumitomo Electric Ind Ltd 発光素子用基板
US8198172B2 (en) 2009-02-25 2012-06-12 Micron Technology, Inc. Methods of forming integrated circuits using donor and acceptor substrates
US8178396B2 (en) 2009-03-11 2012-05-15 Micron Technology, Inc. Methods for forming three-dimensional memory devices, and related structures
JP2010232609A (ja) * 2009-03-30 2010-10-14 Hitachi Cable Ltd Ｉｉｉ族窒化物半導体複合基板、ｉｉｉ族窒化物半導体基板、及びｉｉｉ族窒化物半導体複合基板の製造方法
US8871109B2 (en) * 2009-04-28 2014-10-28 Gtat Corporation Method for preparing a donor surface for reuse
WO2010127320A2 (en) * 2009-04-30 2010-11-04 Arizona Board of Regents, a body corporate acting for and on behalf of Arizona State University Methods for wafer bonding, and for nucleating bonding nanophases
US8278187B2 (en) * 2009-06-24 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate by stepwise etching with at least two etching treatments
SG176602A1 (en) * 2009-06-24 2012-01-30 Semiconductor Energy Lab Method for reprocessing semiconductor substrate and method for manufacturing soi substrate
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
SG178061A1 (en) * 2009-08-25 2012-03-29 Semiconductor Energy Lab Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing soi substrate
JP2011077102A (ja) * 2009-09-29 2011-04-14 Toyoda Gosei Co Ltd ウエハ、ｉｉｉ族窒化物系化合物半導体素子、及びそれらの製造方法
WO2011043178A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
US8461566B2 (en) 2009-11-02 2013-06-11 Micron Technology, Inc. Methods, structures and devices for increasing memory density
EP2513964B1 (en) * 2009-12-15 2014-02-19 Soitec Process for recycling a substrate.
US9012253B2 (en) * 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
WO2011084381A2 (en) * 2009-12-21 2011-07-14 Applied Materials, Inc. Cleaning optimization of pecvd solar films
US8288795B2 (en) 2010-03-02 2012-10-16 Micron Technology, Inc. Thyristor based memory cells, devices and systems including the same and methods for forming the same
US8513722B2 (en) * 2010-03-02 2013-08-20 Micron Technology, Inc. Floating body cell structures, devices including same, and methods for forming same
US8507966B2 (en) 2010-03-02 2013-08-13 Micron Technology, Inc. Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same
US9646869B2 (en) 2010-03-02 2017-05-09 Micron Technology, Inc. Semiconductor devices including a diode structure over a conductive strap and methods of forming such semiconductor devices
US9608119B2 (en) 2010-03-02 2017-03-28 Micron Technology, Inc. Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures
US8609453B2 (en) * 2010-11-22 2013-12-17 International Business Machines Corporation Low cost solar cell manufacture method employing a reusable substrate
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
US9142412B2 (en) 2011-02-03 2015-09-22 Soitec Semiconductor devices including substrate layers and overlying semiconductor layers having closely matching coefficients of thermal expansion, and related methods
US9082948B2 (en) 2011-02-03 2015-07-14 Soitec Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods
FR2971365B1 (fr) * 2011-02-08 2013-02-22 Soitec Silicon On Insulator Méthode de recyclage d'un substrat source
US8598621B2 (en) 2011-02-11 2013-12-03 Micron Technology, Inc. Memory cells, memory arrays, methods of forming memory cells, and methods of forming a shared doped semiconductor region of a vertically oriented thyristor and a vertically oriented access transistor
US8952418B2 (en) 2011-03-01 2015-02-10 Micron Technology, Inc. Gated bipolar junction transistors
US8519431B2 (en) 2011-03-08 2013-08-27 Micron Technology, Inc. Thyristors
US20130137244A1 (en) * 2011-05-26 2013-05-30 Solexel, Inc. Method and apparatus for reconditioning a carrier wafer for reuse
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
US8772848B2 (en) 2011-07-26 2014-07-08 Micron Technology, Inc. Circuit structures, memory circuitry, and methods
JP5587848B2 (ja) * 2011-10-11 2014-09-10 日本電信電話株式会社 半導体積層構造の製造方法
US9589801B2 (en) 2011-10-31 2017-03-07 Arizona Board Of Regents, A Body Corporated Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Methods for wafer bonding and for nucleating bonding nanophases using wet and steam pressurization
KR20130049484A (ko) * 2011-11-04 2013-05-14 삼성코닝정밀소재 주식회사 박막 접합 기판 제조방법
WO2013093590A1 (en) 2011-12-23 2013-06-27 Soitec Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods
US8841161B2 (en) 2012-02-05 2014-09-23 GTAT.Corporation Method for forming flexible solar cells
US8916954B2 (en) 2012-02-05 2014-12-23 Gtat Corporation Multi-layer metal support
JP5285793B2 (ja) * 2012-05-10 2013-09-11 東京応化工業株式会社 サポートプレートの処理方法
JP2013247362A (ja) * 2012-05-29 2013-12-09 Samsung Corning Precision Materials Co Ltd 半導体素子用薄膜貼り合わせ基板の製造方法
JP2015528783A (ja) 2012-06-29 2015-10-01 コーニング インコーポレイテッド 半導体プロセスのためのガラス―セラミック基板
US8785294B2 (en) 2012-07-26 2014-07-22 Gtat Corporation Silicon carbide lamina
US8735219B2 (en) 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
US9418963B2 (en) 2012-09-25 2016-08-16 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona Acting For And On Behalf Of Arizona State University Methods for wafer bonding, and for nucleating bonding nanophases
EP2946410A4 (en) * 2013-01-16 2016-08-03 Qmat Inc TECHNIQUES FOR FORMING OPTOELECTRONIC DEVICES
US11721547B2 (en) * 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
JP5888286B2 (ja) 2013-06-26 2016-03-16 信越半導体株式会社 貼り合わせウェーハの製造方法
FR3007892B1 (fr) * 2013-06-27 2015-07-31 Commissariat Energie Atomique Procede de transfert d'une couche mince avec apport d'energie thermique a une zone fragilisee via une couche inductive
WO2015009669A1 (en) 2013-07-16 2015-01-22 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Lift-off of epitaxial layers from silicon carbide or compound semiconductor substrates
JP6136786B2 (ja) 2013-09-05 2017-05-31 信越半導体株式会社 貼り合わせウェーハの製造方法
TW201530757A (zh) 2013-12-30 2015-08-01 Veeco Instr Inc 用於以結晶氮化物為主之裝置中的工程基板
JP7023837B2 (ja) * 2016-03-23 2022-02-22 株式会社トクヤマ 窒化アルミニウム単結晶基板の製造方法
US10679852B2 (en) * 2016-06-13 2020-06-09 QROMIS, Inc. Multi-deposition process for high quality gallium nitride device manufacturing
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
US20180019169A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Backing substrate stabilizing donor substrate for implant or reclamation
FR3055064B1 (fr) * 2016-08-11 2018-10-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'une couche epitaxiee sur une plaque de croissance
DE102018111450A1 (de) 2018-05-14 2019-11-14 Infineon Technologies Ag Verfahren zum Verarbeiten eines Breiter-Bandabstand-Halbleiterwafers, Verfahren zum Bilden einer Mehrzahl von dünnen Breiter-Bandabstand-Halbleiterwafern und Breiter-Bandabstand-Halbleiterwafer
WO2020010056A1 (en) 2018-07-03 2020-01-09 Invensas Bonding Technologies, Inc. Techniques for joining dissimilar materials in microelectronics
US20210254241A1 (en) * 2020-02-14 2021-08-19 Kyocera Corporation Method for recycling substrate, method for manufacturing semiconductor device, and semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6500732B1 (en) 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
US20040110378A1 (en) * 2002-08-26 2004-06-10 Bruno Ghyselen Recycling of a wafer comprising a buffer layer after having separated a thin layer therefrom by mechanical means
US20040152284A1 (en) * 2002-08-26 2004-08-05 Bruno Ghyselen Recycling a wafer comprising a buffer layer, after having separated a thin layer therefrom
US20040185638A1 (en) * 2003-02-14 2004-09-23 Canon Kabushiki Kaisha Substrate manufacturing method

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US38466A (en) * 1863-05-12 Improved medicine for piles
IT1210982B (it) * 1981-02-03 1989-09-29 Giuseppe Stefano Piana Capsula a perdere, per la confezione di preparati idrosolubili in dosi, atti a consentire la preparazione di bevande calde in genere.
FI83197C (fi) * 1984-10-23 1991-06-10 Mars G B Ltd Dryckpaose.
JPH05275332A (ja) * 1992-03-26 1993-10-22 Shimadzu Corp ヘテロエピタキシャル膜の製膜方法
US20030087503A1 (en) 1994-03-10 2003-05-08 Canon Kabushiki Kaisha Process for production of semiconductor substrate
JP3352340B2 (ja) * 1995-10-06 2002-12-03 キヤノン株式会社 半導体基体とその製造方法
EP1758169A3 (en) * 1996-08-27 2007-05-23 Seiko Epson Corporation Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same
US6127199A (en) * 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
EP0874405A3 (en) * 1997-03-25 2004-09-15 Mitsubishi Cable Industries, Ltd. GaN group crystal base member having low dislocation density, use thereof and manufacturing methods thereof
JP3492142B2 (ja) * 1997-03-27 2004-02-03 キヤノン株式会社 半導体基材の製造方法
JPH1174209A (ja) * 1997-08-27 1999-03-16 Denso Corp 半導体基板の製造方法
JPH10335617A (ja) * 1997-05-30 1998-12-18 Denso Corp 半導体基板の製造方法
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
FR2774214B1 (fr) 1998-01-28 2002-02-08 Commissariat Energie Atomique PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
US6328796B1 (en) 1999-02-01 2001-12-11 The United States Of America As Represented By The Secretary Of The Navy Single-crystal material on non-single-crystalline substrate
JP4313874B2 (ja) * 1999-02-02 2009-08-12 キヤノン株式会社 基板の製造方法
JP3453544B2 (ja) * 1999-03-26 2003-10-06 キヤノン株式会社 半導体部材の作製方法
US6468923B1 (en) * 1999-03-26 2002-10-22 Canon Kabushiki Kaisha Method of producing semiconductor member
US6716722B1 (en) * 1999-07-15 2004-04-06 Shin-Etsu Handotai Co., Ltd. Method of producing a bonded wafer and the bonded wafer
US6223650B1 (en) * 1999-09-30 2001-05-01 Robert M. Stuck Apparatus for conveyorized toasting of breads and like food items
JP3943782B2 (ja) * 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
US6475882B1 (en) * 1999-12-20 2002-11-05 Nitride Semiconductors Co., Ltd. Method for producing GaN-based compound semiconductor and GaN-based compound semiconductor device
EP2270875B1 (de) 2000-04-26 2018-01-10 OSRAM Opto Semiconductors GmbH Strahlungsmittierendes Halbleiterbauelement und dessen Herstellungsverfahren
FR2817395B1 (fr) 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2817394B1 (fr) 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US6740345B2 (en) * 2000-12-22 2004-05-25 Edward Zhihua Cai Beverage making cartridge
US6497763B2 (en) 2001-01-19 2002-12-24 The United States Of America As Represented By The Secretary Of The Navy Electronic device with composite substrate
JP3826825B2 (ja) * 2001-04-12 2006-09-27 住友電気工業株式会社 窒化ガリウム結晶への酸素ドーピング方法と酸素ドープされたｎ型窒化ガリウム単結晶基板
JP2003022989A (ja) * 2001-07-09 2003-01-24 Sumitomo Mitsubishi Silicon Corp エピタキシャル半導体ウェーハ及びその製造方法
FR2828762B1 (fr) 2001-08-14 2003-12-05 Soitec Silicon On Insulator Procede d'obtention d'une couche mince d'un materiau semi-conducteur supportant au moins un composant et/ou circuit electronique
JP2003101025A (ja) * 2001-09-26 2003-04-04 Toshiba Corp 半導体装置
FR2834124B1 (fr) 2001-12-20 2005-05-20 Osram Opto Semiconductors Gmbh Procede de production de couches semi-conductrices
FR2834123B1 (fr) 2001-12-21 2005-02-04 Soitec Silicon On Insulator Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report
JP2003204048A (ja) * 2002-01-09 2003-07-18 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
DE60315670T2 (de) * 2002-07-17 2008-06-05 S.O.I.Tec Silicon On Insulator Technologies Verfahren zur herstellung von substraten, insbesondere für die optik, elektronik und optoelektronik
EP1532677B1 (en) * 2002-08-26 2011-08-03 S.O.I.Tec Silicon on Insulator Technologies Recycling a wafer comprising a buffer layer, after having taken off a thin layer therefrom
US6911379B2 (en) * 2003-03-05 2005-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming strained silicon on insulator substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6500732B1 (en) 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
US20040110378A1 (en) * 2002-08-26 2004-06-10 Bruno Ghyselen Recycling of a wafer comprising a buffer layer after having separated a thin layer therefrom by mechanical means
US20040152284A1 (en) * 2002-08-26 2004-08-05 Bruno Ghyselen Recycling a wafer comprising a buffer layer, after having separated a thin layer therefrom
US20040185638A1 (en) * 2003-02-14 2004-09-23 Canon Kabushiki Kaisha Substrate manufacturing method

Also Published As

Publication number Publication date
TWI303842B (en) 2008-12-01
EP1667223A1 (en) 2006-06-07
CN1790620A (zh) 2006-06-21
EP1667223B1 (en) 2009-01-07
TW200824037A (en) 2008-06-01
US7968909B2 (en) 2011-06-28
KR20060052446A (ko) 2006-05-19
US7851330B2 (en) 2010-12-14
TW200616014A (en) 2006-05-16
TWI367544B (en) 2012-07-01
US7531428B2 (en) 2009-05-12
CN101221895B (zh) 2014-04-23
SG122972A1 (en) 2006-06-29
EP1962340A2 (en) 2008-08-27
JP2006140445A (ja) 2006-06-01
CN100426459C (zh) 2008-10-15
ATE420461T1 (de) 2009-01-15
CN101221895A (zh) 2008-07-16
EP1962340A3 (en) 2009-12-23
DE602004018951D1 (de) 2009-02-26
JP4489671B2 (ja) 2010-06-23
US20110049528A1 (en) 2011-03-03
US20060099776A1 (en) 2006-05-11
US20090191719A1 (en) 2009-07-30

Similar Documents

Publication Publication Date Title
KR100746182B1 (ko) 합성재료 웨이퍼의 제조 방법
KR100805469B1 (ko) 특히 광학, 전자 공학 또는 광전자 공학용의 기판 제조방법, 및 이 방법에 의한 기판
JP4733633B2 (ja) エピタキシャル基板の製造方法
US10796905B2 (en) Manufacture of group IIIA-nitride layers on semiconductor on insulator structures
US8105916B2 (en) Relaxation and transfer of strained layers
JP2008537341A (ja) 自立（Ａｌ，Ｉｎ，Ｇａ）Ｎウェーハ製作のためのウェーハ分離技術
KR20080078679A (ko) 기판들의 제조 방법, 특히 광학, 전자공학 또는 광전자공학분야들에 대한, 및 상기 방법에 의해 구현되는 기판
US7261777B2 (en) Method for fabricating an epitaxial substrate
US8785293B2 (en) Adaptation of the lattice parameter of a layer of strained material
KR101236213B1 (ko) 질화갈륨 기판을 형성하기 위한 프로세스

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170710

Year of fee payment: 11