DE102018111450A1 - Verfahren zum Verarbeiten eines Breiter-Bandabstand-Halbleiterwafers, Verfahren zum Bilden einer Mehrzahl von dünnen Breiter-Bandabstand-Halbleiterwafern und Breiter-Bandabstand-Halbleiterwafer - Google Patents

Verfahren zum Verarbeiten eines Breiter-Bandabstand-Halbleiterwafers, Verfahren zum Bilden einer Mehrzahl von dünnen Breiter-Bandabstand-Halbleiterwafern und Breiter-Bandabstand-Halbleiterwafer Download PDF

Info

Publication number
DE102018111450A1
DE102018111450A1 DE102018111450.8A DE102018111450A DE102018111450A1 DE 102018111450 A1 DE102018111450 A1 DE 102018111450A1 DE 102018111450 A DE102018111450 A DE 102018111450A DE 102018111450 A1 DE102018111450 A1 DE 102018111450A1
Authority
DE
Germany
Prior art keywords
bandgap semiconductor
wafer
support layer
layer
monocrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102018111450.8A
Other languages
English (en)
Inventor
Francisco Javier Santos Rodriguez
Günter Denifl
Tobias Franz Wolfgang Hoechbauer
Martin Huber
Wolfgang Lehnert
Roland Rupp
Hans-Joachim Schulze
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102018111450.8A priority Critical patent/DE102018111450A1/de
Priority to US16/410,724 priority patent/US11107732B2/en
Priority to JP2019090706A priority patent/JP7381221B2/ja
Priority to CN201910397969.XA priority patent/CN110491778A/zh
Publication of DE102018111450A1 publication Critical patent/DE102018111450A1/de
Priority to US17/382,399 priority patent/US11887894B2/en
Granted legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor

Abstract

Ein Verfahren (100) zum Verarbeiten eines Breiter-Bandabstand-Halbleiterwafers wird vorgeschlagen. Das Verfahren (100) umfasst ein Abscheiden (110) einer nicht-monokristallinen Stützschicht (320) an einer Rückseite eines Breiter-Bandabstand-Halbleiterwafers. Das Verfahren (100) umfasst ferner ein Abscheiden (120) einer epitaxialen Schicht an einer Vorderseite des Breiter-Bandabstand-Halbleiterwafers. Der Breiter-Bandabstand-Halbleiterwafer wird entlang einer Spaltregion gespalten (130), um einen Vorrichtungswafer umfassend zumindest einen Teil der epitaxialen Schicht, und einen verbleibenden Wafer umfassend die nicht-monokristalline Stützschicht (320) zu erhalten.

Description

  • Gebiet
  • Beispiele beziehen sich auf Verfahren zum Verarbeiten eines Breiter-Bandabstand-Halbleiterwafers, auf Verfahren zum Bilden einer Mehrzahl von dünnen Breiter-Bandabstand-Halbleiterwafern und auf Breiter-Bandabstand-Halbleiterwafer.
  • Hintergrund
  • Dünne Halbleiterwafer, zum Beispiel mit einer Dicke von weniger als 250 µm, können eine Waferverbiegung (wafer bow) oder -Verwölbung aufweisen. Folglich ist es möglicherweise nicht möglich, dünne Halbleiterwafer vollautomatisch zu verarbeiten, da die Prozessausrüstung möglicherweise nicht in der Lage ist, solche dünnen Halbleiterwafer zu handhaben. Halbleiterwafer können durch Wafer-Spalten gedünnt werden, um zum Beispiel eine Wiederverwendung zu ermöglichen.
  • Zusammenfassung
  • Ein Beispiel bezieht sich auf ein Verfahren zum Verarbeiten eines Breiter-Bandabstand-Halbleiterwafers. Eine nicht-monokristalline Stützschicht wird an einer Rückseite eines Breiter-Bandabstand-Halbleiterwafers abgeschieden. Ferner wird eine epitaxiale Schicht an einer Vorderseite des Breiter-Bandabstand-Halbleiterwafers abgeschieden. Das Verfahren umfasst das Spalten des Breiter-Bandabstand-Halbleiterwafers entlang einer Spaltregion, um einen Vorrichtungswafer umfassend zumindest einen Teil der epitaxialen Schicht zu erhalten, und einen verbleibenden Wafer umfassend die nicht-monokristalline Stützschicht zu erhalten.
  • Ein Beispiel bezieht sich auf ein Verfahren zum Bilden einer Mehrzahl von dünnen Breiter-Bandabstand-Halbleiterwafern. Das Verfahren umfasst das Abscheiden einer ersten nicht-monokristallinen Stützschicht auf einem Breiter-Bandabstand-Halbleiter-Boule. Der Breiter-Bandabstand-Halbleiter-Boule wird entlang einer ersten Trennregion getrennt, um einen ersten dünnen Breiter-Bandabstand-Halbleiterwafer zu erhalten umfassend die nicht-monokristalline Stützschicht und eine dünne Breiter-Bandabstand-Halbleiterschicht, und um einen ersten verbleibenden Breiter-Bandabstand-Halbleiter-Boule zu erhalten. Eine Dicke des Breiter-Bandabstand-Halbleiter-Boule ist zum Beispiel zumindest zweimal eine Dicke der dünnen Breiter-Bandabstand-Halbleiterschicht. Eine weitere nicht-monokristalline Stützschicht wird auf dem ersten verbleibenden Breiter-Bandabstand-Halbleiter-Boule abgeschieden. Der erste verbleibende Breiter-Bandabstand-Halbleiter-Boule wird entlang einer weiteren Trennregion getrennt, um einen weiteren dünnen Breiter-Bandabstand-Halbleiterwafer zu erhalten und einen verbleibenden Breiter-Bandabstand-Halbleiter-Boule zu erhalten.
  • Ein Beispiel bezieht sich auf einen Breiter-Bandabstand-Halbleiterwafer. Der Breiter-Bandabstand-Halbleiterwafer umfasst eine monokristalline Breiter-Bandabstand-Halbleiterschicht. Eine Dicke der monokristallinen Breiter-Bandabstand-Halbleiterschicht ist zumindest 250 µm. Der Breiter-Bandabstand-Halbleiterwafer umfasst ferner eine nicht-monokristalline Stützschicht, die an einer Oberfläche des monokristallinen Halbleitersubstrats angeordnet ist. Eine Dicke der nicht-monokristallinen Stützschicht ist zumindest 150 µm. Ein Wärmeausdehnungskoeffizient der nicht-monokristallinen Stützschicht unterscheidet sich von einem Wärmeausdehnungskoeffizienten der monokristallinen Breiter-Bandabstand-Halbleiterschicht um höchstens 5 % des Wärmeausdehnungskoeffizienten der monokristallinen Breiter-Bandabstand-Halbleiterschicht.
  • Figurenliste
  • Nachfolgend werden einige Beispiele von Vorrichtungen und/oder Verfahren ausschließlich beispielhaft und Bezug nehmend auf die beiliegenden Figuren beschrieben, in denen gilt:
    • 1 zeigt ein Flussdiagramm eines Verfahrens zum Verarbeiten eines Breiter-Bandabstand-Halbleiterwafers;
    • 2 zeigt ein Flussdiagramm eines Verfahrens zum Bilden einer Mehrzahl von dünnen Breiter-Bandabstand-Halbleiterwafern;
    • 3 zeigt einen schematischen Querschnitt eines Breiter-Bandabstand-Halbleiterwafers mit einer nicht-monokristallinen Stützschicht, und
    • 4a bis 4i zeigen ein Beispiel eines Verfahrens zum Verarbeiten eines Breiter-Bandabstand-Halbleiterwafers.
  • Detaillierte Beschreibung
  • Verschiedene Beispiele werden nun ausführlicher Bezug nehmend auf die beiliegenden Zeichnungen beschrieben, in denen einige Beispiele dargestellt sind. In den Figuren können die Stärken von Linien, Schichten und/oder Bereichen zur Verdeutlichung übertrieben sein.
  • Während sich weitere Beispiele für verschiedene Modifikationen und alternative Formen eignen, sind dementsprechend einige bestimmte Beispiele derselben in den Figuren gezeigt und werden nachfolgend ausführlich beschrieben. Allerdings beschränkt diese detaillierte Beschreibung weitere Beispiele nicht auf die beschriebenen bestimmten Formen. Weitere Beispiele können alle Modifikationen, Entsprechungen und Alternativen abdecken, die in den Rahmen der Offenbarung fallen. Gleiche oder ähnliche Bezugszeichen beziehen sich in der gesamten Beschreibung der Figuren auf gleiche oder ähnliche Elemente, die bei einem Vergleich miteinander identisch oder in modifizierter Form implementiert sein können, während sie die gleiche oder eine ähnliche Funktion bereitstellen.
  • Es versteht sich, dass, wenn ein Element als mit einem anderen Element „verbunden“ oder „gekoppelt“ bezeichnet wird, die Elemente direkt, oder über ein oder mehrere dazwischenliegende Elemente verbunden oder gekoppelt sein können. Wenn zwei Elemente A und B unter Verwendung eines „oder“ kombiniert werden, ist dies so zu verstehen, dass alle möglichen Kombinationen offenbart sind, d. h. nur A, nur B sowie A und B, sofern dies nicht explizit oder implizit anderweitig angegeben ist. Eine alternative Formulierung für die gleichen Kombinationen ist „zumindest eines von A und B“ oder „A und/oder B“. Das Gleiche gilt, mutatis mutandis, für Kombinationen von mehr als 2 Elementen.
  • Die Terminologie, die hier zum Beschreiben bestimmter Beispiele verwendet wird, soll nicht begrenzend für weitere Beispiele sein. Wenn eine Singularform, z. B. „ein, eine“ und „der, die, das“ verwendet wird und die Verwendung nur eines einzelnen Elements weder explizit noch implizit als verpflichtend definiert ist, können weitere Beispiele auch Pluralelemente verwenden, um die gleiche Funktion zu implementieren. Wenn eine Funktion nachfolgend als unter Verwendung mehrerer Elemente implementiert beschrieben ist, können weitere Beispiele die gleiche Funktion unter Verwendung eines einzelnen Elements oder einer einzelnen Verarbeitungsentität implementieren. Es versteht sich weiterhin, dass die Begriffe „umfasst“, „umfassend“, „aufweist“ und/oder „aufweisend“ bei Gebrauch das Vorhandensein der angegebenen Merkmale, Ganzzahlen, Schritte, Operationen, Prozesse, Elemente und/oder Komponenten derselben präzisieren, aber nicht das Vorhandensein oder das Hinzufügen eines oder mehrerer anderer Merkmale, Ganzzahlen, Schritte, Operationen, Prozesse, Elemente, Komponenten und/oder einer Gruppe derselben ausschließen.
  • Sofern nicht anderweitig definiert, werden alle Begriffe (einschließlich technischer und wissenschaftlicher Begriffe) hier in ihrer üblichen Bedeutung des Gebiets verwendet, zu dem Beispiele gehören.
  • Nachfolgend kann ein „Halbleiter-Boule“ ein Halbleiter-Ingot und/oder ein dicker Halbleiterwafer sein. Ein Halbleiter-Boule kann zum Beispiel die Form einer länglichen Stange oder eines länglichen Stabes haben. Ein dicker Halbleiterwafer kann die Form einer Scheibe oder eines Zylinders haben. Eine Dicke eines dicken Halbleiterwafers kann zumindest 2 mm betragen. Ferner kann ein „Halbleiterwafer“ eine Scheibe aus einem Halbleitermaterial sein. Eine Dicke der Scheibe kann zumindest eine Größenordnung, zum Beispiel zumindest zwei Größenordnungen, kleiner sein als eine Erstreckung der Scheibe senkrecht zu einer Dicke. Im Falle eines dicken Halbleiterwafers kann die Dicke ungefähr eine Größenordnung kleiner sein als die Erstreckung des dicken Halbleiterwafers senkrecht zu der Dicke.
  • 1 zeigt ein Flussdiagramm eines Ausführungsbeispiels eines Verfahrens 100 zum Verarbeiten eines Breiter-Bandabstand-Halbleiterwafers. Das Verfahren 100 kann das Abscheiden 110 einer nicht-monokristallinen Stützschicht auf dem Breiter-Bandabstand-Halbleiterwafer umfassen. Die nicht-monokristalline Stützschicht wird zum Beispiel an einer Rückseite des Breiter-Bandabstand-Halbleiterwafers abgeschieden 110. Die nicht-monokristalline Stützschicht kann eine polykristalline Schicht oder eine amorphe Schicht sein. Die nicht-monokristalline Stützschicht kann zum Beispiel direkt auf einer Rückseitenoberfläche des Breiter-Bandabstand-Halbleiterwafers abgeschieden werden. Alternativ kann eine Zwischenschicht zwischen der nicht-monokristallinen Stützschicht und der Rückseitenoberfläche des Breiter-Bandabstand-Halbleiterwafers gebildet werden.
  • Das Verfahren 100 kann zum Beispiel das Abscheiden 120 einer epitaxialen Schicht an einer Vorderseite des Breiter-Bandabstand-Halbleiterwafers gegenüber der Rückseite des Breiter-Bandabstand-Halbleiterwafers umfassen. Die epitaxiale Schicht kann zum Beispiel direkt auf einer Vorderseitenoberfläche des Breiter-Bandabstand-Halbleiterwafers epitaxial gewachsen werden.
  • Das Verfahren 100 kann ferner das Spalten 130 des Breiter-Bandabstand-Halbleiterwafers entlang einer Spaltregion umfassen. Das Spalten 130 kann ausgeführt werden, um einen Vorrichtungswafer umfassend zumindest einen Teil der epitaxialen Schicht zu erhalten. Die Spaltregion kann zum Beispiel innerhalb der epitaxialen Schicht angeordnet sein, so dass nur ein Teil der epitaxialen Schicht für den Vorrichtungswafer verbleibt. Alternativ kann die Spaltregion innerhalb des Breiter-Bandabstand-Halbleiterwafers angeordnet sein, so dass der Vorrichtungswafer die gesamte epitaxiale Schicht umfassen kann. Ferner kann ein verbleibender Wafer durch Spalten 130 des Breiter-Bandabstand-Halbleiterwafers erhalten werden. Der verbleibende Wafer kann die nicht-monokristalline Stützschicht umfassen. Das Spalten 130 kann zum Beispiel nach dem Abscheiden 110 der nicht-monokristallinen Stützschicht ausgeführt werden.
  • Das Bereitstellen der nicht-monokristallinen Stützschicht kann zum Beispiel ein weiteres Spalten des verbleibenden Wafers oder des monokristallinen Breiter-Bandabstand-Halbleiterwafersubstrats des verbleibenden Wafers ermöglichen. Die nicht-monokristalline Stützschicht kann eine mechanische Stütze für den Breiter-Bandabstand-Halbleiterwafer bereitstellen und/oder die Gesamtdicke des Breiter-Bandabstand-Halbleiterwafers erhöhen, um die Handhabung des Breiter-Bandabstand-Halbleiterwafers zu ermöglichen. Die nicht-monokristalline Stützschicht kann die weitere Verwendung des Breiter-Bandabstand-Halbleiterwafersubstrats ermöglichen, z. B. kann das komplette Breiter-Bandabstand-Halbleiterwafersubstrat verwendet werden. In weiteren Spaltprozessen können zum Beispiel weitere Vorrichtungswafer gebildet werden. Die Verwendung des kompletten Breiter-Bandabstand-Halbleiterwafersubstrats kann Kosten reduzieren, da die Kosten für einen neuen Vorrichtungswafer, z. B. dünne Breiter-Bandabstand-Halbleiterwafer, höher sein können als die Kosten zum Bilden der nicht-monokristallinen Stützschicht. Die nicht-monokristalline Stützschicht kann zum Beispiel einfacher und/oder schneller und/oder kostengünstiger zu bilden sein als ein monokristalliner Breiter-Bandabstand-Halbleiterwafer.
  • Ein Wärmeausdehnungskoeffizient der nicht-monokristallinen Stützschicht kann sich zum Beispiel von einem Wärmeausdehnungskoeffizienten des Breiter-Bandabstand-Halbleiterwafers um höchstens 10 % (oder um höchstens 5 %, um höchstens 3 %, um höchstens 1 % oder um höchstens 0,1 %) des Wärmeausdehnungskoeffizienten des Breiter-Bandabstand-Halbleiterwafers unterscheiden. Durch Bereitstellen der nicht-monokristallinen Stützschicht mit einem Wärmeausdehnungskoeffizienten, der zu dem Wärmeausdehnungskoeffizienten des Breiter-Bandabstand-Halbleiterwafers ähnlich oder gleich ist, kann ein Deformieren des durch die nicht-monokristalline Stützschicht gestützten Breiter-Bandabstand-Halbleiterwafers vermieden werden. Die ähnlichen Wärmeausdehnungskoeffizienten können zum Beispiel das Verarbeiten des durch die nicht-monokristalline Stützschicht gestützten Breiter-Bandabstand-Halbleiterwafers bei unterschiedlichen Temperaturen ermöglichen.
  • Die nicht-monokristalline Stützschicht kann zum Beispiel mit einer Abscheidungsrate von zumindest 40 µm / Stunde (oder zumindest 50 µm / Stunde, zumindest 60 µm / Stunde, zumindest 80 µm / Stunde oder zumindest 100 µm / Stunde) abgeschieden werden. Zum Beispiel kann chemische Gasphasenabscheidung (CVD; chemical vapor deposition), Laser-CVD und/oder Geschlossener-Raum-Epitaxie (Close Space Epitaxy) zum Abscheiden der nicht-monokristallinen Stützschicht verwendet werden. Eine hohe Abscheidungsrate kann zum Beispiel verwendbar sein, da nur eine mechanische Stabilität der nicht-monokristallinen Stützschicht erforderlich sein kann, aber möglicherweise keine elektrischen Anforderungen an die nicht-monokristalline Stützschicht gestellt werden. Eine hohe Abscheidungsrate kann eine schnelle Verarbeitung ermöglichen und somit die Herstellungskosten reduzieren.
  • Zum Beispiel kann eine Schutzschicht an der Vorderseite des Breiter-Bandabstand-Halbleiterwafers während des Abscheidens der nicht-monokristallinen Stützschicht angeordnet sein. Die Schutzschicht (z. B. eine Kohlenstoffabdeckung) kann an der Vorderseite gebildet oder auf der Vorderseite abgeschieden werden, bevor die nicht-monokristalline Stützschicht abgeschieden wird. Die Schutzschicht kann nach dem Abscheiden der nicht-monokristallinen Stützschicht entfernt werden, z. B. um ein Abscheiden der epitaxialen Schicht an der Vorderseite zu ermöglichen. Die Schutzschicht kann das Wachstum einer Schicht an der Vorderseite des Breiter-Bandabstand-Halbleiterwafers verhindern, während beispielsweise die nicht-monokristalline Stützschicht abgeschieden wird.
  • Die nicht-monokristalline Stützschicht kann zum Beispiel eine von einer Polysiliziumcarbidschicht und einer Molybdänschicht sein, wenn der Breiter-Bandabstand-Halbleiterwafer ein Siliziumcarbidwafer ist. Die nicht-monokristalline Stützschicht kann zum Beispiel zumindest zwei Teilschichten aus unterschiedlichen Materialien umfassen. Die nicht-monokristalline Stützschicht kann zum Beispiel eine erste Teilschicht aus Polysiliziumcarbid und eine zweite Teilschicht aus Molybdän und/oder Kohlenstoff, beispielsweise Graphit, umfassen.
  • Eine Gesamtdicke des verbleibenden Wafers umfassend die nicht-monokristalline Stützschicht kann zum Beispiel zumindest 200 µm (oder zumindest 300 µm, zumindest 400 µm oder zumindest 500 µm) und/oder höchstens 1500 µm (oder höchstens 1300 µm, höchstens 1000 µm oder höchstens 700 µm) sein. Die nicht-monokristalline Stützschicht kann zum Beispiel mit einer vordefinierten Dicke abgeschieden werden, so dass nach dem Spalten des Breiter-Bandabstand-Halbleiterwafers eine ausreichende Gesamtdicke des verbleibenden Wafers erreicht werden kann. Die Gesamtdicke des verbleibenden Wafers kann zum Beispiel durch die Abscheidung der nicht-monokristallinen Stützschicht angepasst werden, um die Weiterverarbeitung des verbleibenden Wafers mit Standard-Halbleiterausrüstung zu ermöglichen.
  • Das Verfahren kann zum Beispiel das Abscheiden einer weiteren nicht-monokristallinen Stützschicht auf der nicht-monokristallinen Stützschicht des verbleibenden Wafers, z. B. direkt auf der nicht-monokristallinen Stützschicht des verbleibenden Wafers, umfassen. Nach Abscheiden der nicht-monokristallinen Stützschicht kann zum Beispiel der Breiter-Bandabstand-Halbleiterwafer (oder ein jeweiliger verbleibender Wafer) mehrere Male gespalten werden, um mehrere Vorrichtungswafer zu erhalten. Die weitere nicht-monokristalline Stützschicht kann zum Beispiel abgeschieden werden, wenn die Dicke eines jeweiligen verbleibenden Wafers geringer als die minimale Gesamtdicke des Breiter-Bandabstand-Halbleiterwafers wäre, die für die Verarbeitung des Wafers erforderlich ist, z. B. nach einem Spalten eines weiteren Vorrichtungswafers. Das Abscheiden der weiteren nicht-monokristallinen Stützschicht kann eine Weiterverarbeitung des jeweiligen verbleibenden Wafers ermöglichen, z. B. nach Spalten des weiteren Vorrichtungswafers.
  • Ein Material der weiteren nicht-monokristallinen Stützschicht kann sich zum Beispiel von einem Material der nicht-monokristallinen Stützschicht unterscheiden. Die Verwendung unterschiedlicher Materialien kann zum Beispiel das Abscheiden der jeweiligen nicht-monokristallinen Stützschicht erleichtern und/oder die Kosten des Abscheidens der nicht-monokristallinen Stützschicht reduzieren.
  • Eine Dicke des verbleibenden Wafers umfassend die nicht-monokristalline Stützschicht und die weitere nicht-monokristalline Stützschicht kann sich zum Beispiel um höchstens 400 µm (oder um höchstens 300 µm, oder um höchstens 200 µm) von einer Dicke des verbleibenden Breiter-Bandabstand-Halbleiterwafers unterscheiden, bevor der Breiter-Bandabstand-Halbleiterwafer gespalten wird, z. B. vor oder nach dem Abscheiden der epitaxialen Schicht. Beispielsweise kann die Dicke der weiteren nicht-monokristallinen Stützschicht zu einer Dicke des Vorrichtungswafers ähnlich sein, so dass eine Gesamtdicke des Breiter-Bandabstand-Halbleiterwafers oder der jeweiligen verbleibenden Wafer ungefähr konstant bleiben kann, während Vorrichtungswafer von dem Breiter-Bandabstand-Halbleiterwafer oder den jeweiligen verbleibenden Wafern gespalten werden. Die Dicke der weiteren nicht-monokristallinen Stützschicht kann zum Beispiel von einer Dicke des Vorrichtungswafers und/oder einer Dicke der epitaxialen Schicht abhängen, so dass eine Gesamtdicke des Breiter-Bandabstand-Halbleiterwafers konstant bleiben kann, während Vorrichtungswafer von dem Breiter-Bandabstand-Halbleiterwafer gespalten werden. Nach dem Abscheiden einer nicht-monokristallinen Stützschicht können zum Beispiel zwei oder mehr Vorrichtungswafer von dem Breiter-Bandabstand-Halbleiterwafer gespalten werden und die weitere nicht-monokristalline Stützschicht kann eine Dicke aufweisen, die von einer Gesamtdicke der zwei oder mehr Vorrichtungswafer abhängt.
  • Das Verfahren kann zum Beispiel das Abscheiden einer weiteren epitaxialen Schicht an einer Vorderseite des verbleibenden Wafers umfassen. Das Verfahren kann ferner das Spalten des verbleibenden Wafers entlang einer weiteren Spaltregion umfassen, um einen weiteren Vorrichtungswafer umfassend die weitere epitaxiale Schicht zu erhalten, und um einen weiteren verbleibenden Wafer umfassend die nicht-monokristalline Stützschicht zu erhalten. Das Verfahren kann das Abscheiden einer weiteren nicht-monokristallinen Stützschicht auf der nicht-monokristallinen Stützschicht des weiteren verbleibenden Wafers umfassen, z. B. nach dem weiteren Spalten des verbleibenden Wafers. Die weitere nicht-monokristalline Stützschicht kann eine Dicke von zumindest 70 % (oder zumindest 80 % oder zumindest 90 %) und/oder von höchstens 130 % (oder von höchstens 120 % oder von höchstens 110 %) der Gesamtdicke des weiteren Vorrichtungswafers aufweisen. Die Dicke des Vorrichtungswafers kann beispielsweise höchstens 300 µm (oder höchstens 200 µm, höchstens 110 µm, höchstens 50 µm oder höchstens 20 µm) sein. Die weitere nicht-monokristalline Stützschicht kann zum Beispiel abgeschieden werden, bevor der verbleibende Wafer gespalten wird, um den weiteren Vorrichtungswafer zu erhalten.
  • Gemäß einem Beispiel kann das Verfahren ferner das Bilden einer Dotierungsregion eines Breiter-Bandabstand-Halbleiterbauelements in dem Breiter-Bandabstand-Halbleiterwafer, z. B. in der epitaxialen Schicht, umfassen. Die Dotierungsregion kann nach dem Abscheiden der nicht-monokristallinen Stützschicht gebildet werden. Die Dotierungsregion kann eine Anoden- oder Kathodenregion einer Diode oder eine Source-Region, eine Body-Region, eine Drain-Region, eine Emitter-Region, eine Basis-Region oder eine Kollektor-Region eines Transistors (z. B. MOSFET oder IGBT) sein. Die Dotierungsregion kann eine n-dotierte oder p-dotierte Region sein. Die Dotierungsregion kann zum Beispiel vor dem Spalten des Breiter-Bandabstand-Halbleiterwafers gebildet werden. Zum Beispiel kann eine Mehrzahl von Dotierungsregionen einer entsprechenden Mehrzahl von Breiter-Bandabstand-Halbleiterbauelementen, die auf dem Breiter-Bandabstand-Halbleiterwafer gebildet werden sollen, gleichzeitig gebildet werden.
  • Das Verfahren kann zum Beispiel ferner das Bilden einer Metallisierungsstruktur des Breiter-Bandabstand-Halbleiterbauelements an der Vorderseite des Breiter-Bandabstand-Halbleiterwafers umfassen, z. B. nach Abscheiden der nicht-monokristallinen Stützschicht. Es können zum Beispiel jeweilige Metallisierungsstrukturen für die Mehrzahl von Breiter-Bandabstand-Halbleiterbauelementen gebildet werden. Die Metallisierungsstruktur kann zum Beispiel vor dem Spalten des Breiter-Bandabstand-Halbleiterwafers gebildet werden.
  • Halbleiterprozesse können zum Beispiel bei Temperaturen von mehr als 1000 °C vor dem Spalten ausgeführt werden. Der Vorrichtungswafer wird zum Beispiel bei Temperaturen von höchstens 1000 °C nach dem Spalten verarbeitet, um ein Ändern der an der Vorderseite gebildeten Strukturen vor dem Spalten zu vermeiden.
  • Ein oder mehrere Breiter-Bandabstand-Halbleiterbauelemente können zum Beispiel auf dem Breiter-Bandabstand-Halbleiterwafer gebildet werden. Jedes Breiter-Bandabstand-Halbleiterbauelement umfasst zum Beispiel einen Transistor. Zumindest einer von einem Gate-Graben und einer Gate-Elektrode des Transistors kann vor dem Spalten gebildet werden.
  • Der Transistor kann ein Feldeffekttransistor (z. B. ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET = Metal Oxide Semiconductor Field Effect Transistor) oder ein Bipolartransistor mit isoliertem Gate (IGBT = Insulated Gate Bipolar Transistor) sein. Das Gate des Transistors kann in einem Gate-Graben angeordnet sein, der sich in das Breiter-Bandabstand-Halbleitersubstrat erstreckt, oder kann auf einer lateralen Oberfläche des Breiter-Bandabstand-Halbleitersubstrats angeordnet sein. Der Transistor kann eine oder mehrere Transistorzellen umfassen. Das Breiter-Bandabstand-Halbleitersubstrat kann zum Beispiel eine oder mehrere Source-Regionen, eine oder mehrere Body-Regionen und eine Drift-Region des Transistors umfassen. Die eine oder mehreren Source-Regionen und die Drift-Region können jeweils von einem ersten Leitfähigkeitstyp (z. B. n-dotiert) sein. Die eine oder mehreren Body-Regionen können von einem zweiten Leitfähigkeitstyp (z. B. p-dotiert) sein.
  • Der Transistor kann eine vertikale Transistorstruktur sein, die Strom zwischen einer Vorderseitenoberfläche des Breiter-Bandabstand-Halbleitersubstrats und einer Rückseitenoberfläche des Breiter-Bandabstand-Halbleitersubstrats leitet. Zum Beispiel kann der Transistor des Breiter-Bandabstand-Halbleiterbauelements eine Mehrzahl von Source-Dotierungsregionen, die mit einer Source-Verdrahtungsstruktur verbunden sind, eine Mehrzahl von Gate-Elektroden oder ein Gate-Elektroden-Gitter, das mit einer Gate-Verdrahtungsstruktur verbunden ist, und eine Rückseiten-Drain-Metallisierung oder eine Rückseiten-Kollektor-Metallisierung umfassen.
  • Der Breiter-Bandabstand-Halbleiterwafer kann zum Beispiel entweder eines von folgenden sein: ein Breiter-Bandabstand-Halbleiterbasissubstrat, ein Breiter-Bandabstand-Halbleiterbasissubstrat mit einer Breiter-Bandabstand-Halbleiter-Epitaxialschicht, die auf dem Breiter-Bandabstand-Halbleiterbasissubstrat gewachsen ist, oder eine Breiter-Bandabstand-Halbleiter-Epitaxialschicht. Der Breiter-Bandabstand-Halbleiterwafer kann ein monokristalliner Wafer sein oder zumindest eine monokristalline Breiter-Bandabstand-Halbleiterschicht umfassen.
  • Zum Beispiel kann der Breiter-Bandabstand-Halbleiterwafer einen Bandabstand aufweisen, der größer ist als der Bandabstand von Silizium (1,1 eV). Insbesondere weist der Breiter-Bandabstand-Halbleiterwafer einen Bandabstand von größer als 2 eV, zum Beispiel von größer als 3 eV auf. Der Breiter-Bandabstand-Halbleiterwafer kann zum Beispiel ein Siliziumcarbid- (SiC-) Halbleiterwafer oder ein Galliumarsenid- (GaAs-) Halbleiterwafer oder ein Galliumnitrid- (GaN-) Halbleiterwafer sein.
  • Die Vorderseite des Breiter-Bandabstand-Halbleiterwafers kann die Seite sein, die zum Implementieren von höher entwickelten und komplexeren Strukturen (z. B. Gates von Transistoren) verwendet wird als an der Rückseite des Halbleitersubstrats. Die Prozessparameter (z. B. Temperatur) und die Handhabung können zum Bilden von Strukturen an der Rückseite eingeschränkt sein, um ein Ändern der an der Vorderseite gebildeten Strukturen zu vermeiden.
  • Ein Breiter-Bandabstand-Halbleiterbauelement, das auf dem Breiter-Bandabstand-Halbleiterwafer gebildet werden soll, kann ein Leistungshalbleiterbauelement sein. Ein Leistungshalbleiterbauelement oder eine elektrische Struktur (z. B. Transistoranordnung des Halbleiterbauelements) des Leistungshalbleiterbauelements kann zum Beispiel eine Durchbruchspannung oder Sperrspannung von mehr als 100 V (z. B. eine Durchbruchspannung von 200 V, 300 V, 400 V oder 500 V), oder mehr als 500 V (z. B. eine Durchbruchspannung von 600 V, 700 V, 800 V oder 1000 V) oder mehr als 1000 V (z. B. eine Durchbruchspannung von 1200 V, 1500 V, 1700 V, 2000 V, 3300 V oder 6500 V) aufweisen.
  • 2 zeigt ein Flussdiagramm eines Verfahrens 200 zum Bilden einer Mehrzahl von dünnen Breiter-Bandabstand-Halbleiterwafern. Das Verfahren 200 kann das Abscheiden 210 einer ersten nicht-monokristallinen Stützschicht auf einem Breiter-Bandabstand-Halbleiter-Boule umfassen. Die nicht-monokristalline Stützschicht kann zum Beispiel eine polykristalline Schicht und/oder eine amorphe Schicht sein.
  • Ferner kann das Verfahren 200 das Trennen 220 (z. B. Spalten 220 und/oder Sägen 220) des Breiter-Bandabstand-Halbleiter-Boule entlang einer ersten Trennregion (z. B. Spaltregion oder Sägeregion) umfassen, um einen ersten dünnen Breiter-Bandabstand-Halbleiterwafer zu erhalten. Alternativ oder zusätzlich zum Spalten 220 kann der erste dünne Breiter-Bandabstand-Halbleiterwafer durch Sägen 220 des Breiter-Bandabstand-Halbleiter-Boule erhalten werden, z. B. teilweise. Der dünne Breiter-Bandabstand-Halbleiterwafer kann die nicht-monokristalline Stützschicht und eine dünne Breiter-Bandabstand-Halbleiterschicht umfassen. Eine Dicke der nicht-monokristallinen Stützschicht kann beispielsweise zumindest 100 µm (oder zumindest 150 µm) sein. Die dünne Breiter-Bandabstand-Halbleiterschicht kann beispielsweise eine Dicke von zumindest 50 µm (von zumindest 100 µm oder von zumindest 250 µm) und/oder höchstens 500 µm aufweisen. Ferner kann ein erster verbleibender Breiter-Bandabstand-Halbleiter-Boule erhalten werden. Eine Dicke des Breiter-Bandabstand-Halbleiter-Boule kann zum Beispiel zumindest zweimal (oder zumindest fünfmal oder zumindest zehnmal) eine Dicke der dünnen Breiter-Bandabstand-Halbleiterschicht sein.
  • Ferner kann das Verfahren 200 das Abscheiden 230 einer weiteren (z. B. einer zweiten) nicht-monokristallinen Stützschicht auf dem ersten verbleibenden Breiter-Bandabstand-Halbleiter-Boule umfassen, z. B. umfassend die nicht-monokristalline Stützschicht. Die weitere nicht-monokristalline Stützschicht kann beispielsweise nach dem Trennen 220 (z. B. Spalten oder Sägen) des Breiter-Bandabstand-Halbleiter-Boule entlang der ersten Trennregion abgeschieden werden 230.
  • Das Verfahren 200 kann ferner das Trennen 240 (z. B. Spalten 240 und/oder Sägen 240) des ersten verbleibenden Breiter-Bandabstand-Halbleiter-Boule entlang einer zweiten Trennregion (z. B. Spaltregion oder Sägeregion) umfassen. Zum Beispiel kann ein weiterer (z. B. ein zweiter) dünner Breiter-Bandabstand-Halbleiterwafer und ein weiterer (z. B. ein zweiter) verbleibender Breiter-Bandabstand-Halbleiter-Boule erhalten werden. Der weitere dünne Breiter-Bandabstand-Halbleiterwafer kann zum Beispiel die weitere nicht-monokristalline Stützschicht und eine weitere dünne Breiter-Bandabstand-Halbleiterschicht umfassen. Diese Prozessfolge kann mehrere Male wiederholt werden.
  • Eine weitere (z. B. eine dritte) nicht-monokristalline Stützschicht kann beispielsweise auf dem zweiten verbleibenden Breiter-Bandabstand-Halbleiter-Boule abgeschieden werden. Der zweite verbleibende Breiter-Bandabstand-Halbleiter-Boule kann zum Beispiel entlang einer weiteren Trennregion (z. B. Spaltregion oder Sägeregion) getrennt (z. B. gespalten oder gesägt) werden, um einen weiteren (z. B. einen dritten) dünnen Breiter-Bandabstand-Halbleiterwafer, und einen weiteren verbleibenden Breiter-Bandabstand-Halbleiter-Boule zu erhalten. Der weitere dünne Breiter-Bandabstand-Halbleiterwafer kann die weitere nicht-monokristalline Stützschicht und eine dünne Breiter-Bandabstand-Halbleiterschicht umfassen. Folglich können weitere nicht-monokristalline Stützschichten auf jeweiligen weiteren verbleibenden Breiter-Bandabstand-Halbleiter-Boules abgeschieden werden, um eine Mehrzahl von dünnen Breiter-Bandabstand-Halbleiterwafern zu bilden. Der Prozess kann z. B. mehrere Male wiederholt werden, z. B. bis eine Dicke eines verbleibenden Breiter-Bandabstand-Halbleiter-Boule zu klein ist, um den verbleibenden Breiter-Bandabstand-Halbleiter-Boule zu spalten, zum Beispiel wenn er dünner ist als der dünne Breiter-Bandabstand-Halbleiterwafer.
  • Das Verfahren 200 kann verwendet werden, um dünne Breiter-Bandabstand-Halbleiterwafer von einem Breiter-Bandabstand-Halbleiter-Boule bereitzustellen oder zu spalten oder zu sägen. Dadurch kann die Menge an Breiter-Bandabstand-Halbleitermaterial, die für einen dünnen Breiter-Bandabstand-Halbleiterwafer benötigt wird, reduziert werden. Es kann möglich sein, dass die mechanische Stabilität (z. B. für die Weiterverarbeitung) durch die nicht-monokristalline Stützschicht bereitgestellt wird. Der Breiter-Bandabstand-Halbleiter-Boule kann beispielsweise eine Dicke von zumindest 2 mm (oder von zumindest 3 mm oder von zumindest 5 mm) aufweisen. Der Breiter-Bandabstand-Halbleiter-Boule kann ein Breiter-Bandabstand-Halbleiter-Ingot und/oder ein dicker Breiter-Bandabstand-Halbleiterwafer sein. Der Breiter-Bandabstand-Halbleiter-Boule kann zum Beispiel die Form einer länglichen Stange oder eines länglichen Stabes haben. Das Verfahren 200 kann es ermöglichen, dünne Breiter-Bandabstand-Halbleiterwafer bereitzustellen, während zum Beispiel eine benötigte Menge an Breiter-Bandabstand-Halbleiterwafermaterial verringert wird.
  • Weitere Einzelheiten und Aspekte werden in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Die in 2 gezeigten Ausführungsbeispiele können ein oder mehrere optionale zusätzliche Merkmale umfassen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren der vor- oder nachstehend beschriebenen Ausführungsbeispiele erwähnt werden (zum Beispiel 1 und 3-4i).
  • 3 zeigt eine Darstellung eines Breiter-Bandabstand-Halbleiterwafers 300. Der Breiter-Bandabstand-Halbleiterwafer 300 kann eine monokristalline Breiter-Bandabstand-Halbleiterschicht 310 umfassen. Eine Dicke der monokristallinen Breiter-Bandabstand-Halbleiterschicht kann zumindest 50 µm (oder zumindest 150 µm, zumindest 250 µm, zumindest 500 µm, zumindest 700 µm oder zumindest 1000 µm) und/oder höchstens 2000 µm (oder höchstens 1300 µm, höchstens 1000 µm oder höchstens 800 µm) sein.
  • Der Breiter-Bandabstand-Halbleiterwafer 300 kann ferner eine nicht-monokristalline Stützschicht umfassen. Die nicht-monokristalline Stützschicht kann an einer Oberfläche der monokristallinen Halbleiterschicht angeordnet sein. Eine Dicke der nicht-monokristallinen Stützschicht kann zumindest 100 µm (oder zumindest 150 µm, zumindest 250 µm oder zumindest 500 µm) und/oder höchstens 1000 µm (oder höchstens 500 µm, höchstens 350 µm oder höchstens 200 µm) sein.
  • Die nicht-monokristalline Stützschicht erhöht zum Beispiel eine Gesamtdicke des Breiter-Bandabstand-Halbleiterwafers 300 und kann dünne monokristalline Breiter-Bandabstand-Halbleiterschichten mechanisch stützen, z. B. mit einer Dicke der monokristallinen Breiter-Bandabstand-Halbleiterschicht kleiner als 250 µm. Zum Beispiel ist die Gesamtdicke des Breiter-Bandabstand-Halbleiterwafers 300 zumindest 200 µm (oder zumindest 250 µm) und/oder höchstens 1500 µm (oder höchstens 1300 µm). Die Gesamtdicke des Breiter-Bandabstand-Halbleiterwafers 300 kann ein Verarbeiten des Breiter-Bandabstand-Halbleiterwafers 300 unter Verwendung von Standard-Halbleiterausrüstung ermöglichen.
  • Das Bereitstellen der nicht-monokristallinen Stützschicht kann ein Verarbeiten und/oder Verwenden der kompletten monokristallinen Breiter-Bandabstand-Halbleiterschicht ermöglichen. Die monokristalline Breiter-Bandabstand-Halbleiterschicht kann ein teures Material umfassen, während das Material der nicht-monokristallinen Stützschicht kostengünstiger sein kann. Der Breiter-Bandabstand-Halbleiterwafer 300 kann zum Beispiel ein Siliziumcarbidwafer und die monokristalline Breiter-Bandabstand-Halbleiterschicht eine Siliziumcarbidschicht sein. Die nicht-monokristalline Stützschicht kann zum Beispiel eine Polysiliziumcarbidschicht sein. Durch Bereitstellen der nicht-monokristallinen Stützschicht kann die monokristalline Breiter-Bandabstand-Halbleiterschicht vollständig verwendet oder verarbeitet werden, z. B. durch Spalten von dünnen Breiter-Bandabstand-Halbleiterwafern von der monokristallinen Breiter-Bandabstand-Halbleiterschicht. Dazu können zusätzliche Polysiliziumcarbidschichten auf der stützenden Schicht abgeschieden werden, sobald die kritische Dicke für die Weiterverarbeitung des Wafers erreicht ist. Ein nicht-verwendbarer verbleibender Teil der monokristallinen Breiter-Bandabstand-Halbleiterschicht kann reduziert werden (z. B. auf eine Dicke von weniger als 60 µm oder von weniger als 30 µm), so dass durch eine effizientere Nutzung der monokristallinen Breiter-Bandabstand-Halbleiterschicht beispielsweise die Gesamtherstellungskosten von dünnen Breiter-Bandabstand-Halbleiterwafern reduziert werden können.
  • Ein Wärmeausdehnungskoeffizient von zumindest einem Teil der nicht-monokristallinen Stützschicht kann sich zum Beispiel von einem Wärmeausdehnungskoeffizienten der monokristallinen Breiter-Bandabstand-Halbleiterschicht um höchstens 10 % (oder um höchstens 5 %, um höchstens 3 %, um höchstens 1 % oder um höchstens 0,1 %) des Wärmeausdehnungskoeffizienten der monokristallinen Breiter-Bandabstand-Halbleiterschicht unterscheiden. Der Teil der nicht-monokristallinen Stützschicht kann beispielsweise eine Teilschicht der nicht-monokristallinen Stützschicht sein. Der ähnliche Wärmeausdehnungskoeffizient der zwei Schichten kann dazu führen, dass eine Waferverbiegung des Breiter-Bandabstand-Halbleiterwafers 300 verhindert wird, z. B. beim Verarbeiten des Breiter-Bandabstand-Halbleiterwafers 300 bei unterschiedlichen Temperaturen.
  • Eine erste Teilschicht der nicht-monokristallinen Stützschicht kann zum Beispiel ein erstes Material und eine zweite Teilschicht der nicht-monokristallinen Stützschicht kann ein zweites Material umfassen, wobei sich das erste Material von dem zweiten Material unterscheiden kann. Das erste und das zweite Material können zum Beispiel unterschiedliche Wärmeausdehnungskoeffizienten aufweisen. Der Wärmeausdehnungskoeffizient der Teilschicht neben der monokristallinen Breiter-Bandabstand-Halbleiterschicht kann sich zum Beispiel von dem Wärmeausdehnungskoeffizienten der monokristallinen Breiter-Bandabstand-Halbleiterschicht um höchstens 10 % des Wärmeausdehnungskoeffizienten der monokristallinen Breiter-Bandabstand-Halbleiterschicht unterscheiden, und ein Wärmeausdehnungskoeffizient einer anderen Teilschicht kann sich zum Beispiel von dem Wärmeausdehnungskoeffizienten der monokristallinen Breiter-Bandabstand-Halbleiterschicht um mehr als 10 % unterscheiden.
  • Weitere Einzelheiten und Aspekte werden in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Die in 3 gezeigten Ausführungsbeispiele können ein oder mehrere optionale zusätzliche Merkmale umfassen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt werden (z. B. 1-2 und 4a-4i).
  • 4a bis 4i zeigen ein Beispiel eines Verfahrens zum Verarbeiten eines Breiter-Bandabstand-Halbleiterwafers 400. Der Breiter-Bandabstand-Halbleiterwafer 400 kann als Startwafer bereitgestellt werden. Eine epitaxiale Schicht 410 kann auf dem Startwafer abgeschieden werden. Zum Beispiel können Vorderseitenstrukturen oder Metallisierungsstrukturen 420, 422 auf der epitaxialen Schicht 410 gebildet werden. Nach Bilden der Vorderseitenstrukturen, z. B. um Halbleiterbauelemente bereitzustellen, kann der Breiter-Bandabstand-Halbleiterwafer 400 zum Beispiel gespalten werden. Wie beispielsweise in 4d gezeigt wird, kann ein verbleibender Bulk-Wafer 430 nach dem Spalten erhalten werden, wobei der verbleibende Bulk-Wafer 430 zumindest einen ersten Teil des Startwafers umfasst. Zum Beispiel kann nach dem Spalten ein Vorrichtungswafer 440 erhalten werden. Der Vorrichtungswafer 440 kann die epitaxiale Schicht 410 und die Metallisierungsstrukturen 420, 422 umfassen. Der Vorrichtungswafer 440 kann zum Beispiel ferner einen zweiten Teil des Startwafers umfassen. Der zweite Teil des Startwafers kann beispielsweise dünner sein als die epitaxiale Schicht 410.
  • Der Bulk-Wafer 430 kann umgedreht werden, so dass eine Vorderseite 450 des Bulk-Wafers 430 nach unten zeigt. Der Bulk-Wafer 430 kann durch eine Stützschicht 460 verdickt werden, die durch Abscheidung an einer Rückseite des Bulk-Wafers 430 gegenüber der Vorderseite 450 gebildet wird. Der Bulk-Wafer 430 und die Stützschicht 460 können einen neuen Startwafer 470 bilden. Der neue Startwafer 470 kann zum Beispiel umgedreht werden, so dass die Vorderseite 450 nach oben zeigt, z. B. um eine Weiterverarbeitung der Vorderseite zu ermöglichen. Ein Prozess zur Reduzierung der Oberflächenrauigkeit kann auf der ersten Seite 450 ausgeführt werden, wie z. B. CMP, Ätzen, Polieren. Eine weitere epitaxiale Schicht kann an der Vorderseite 450 gebildet werden, z. B. nach einer Nachbearbeitung des neuen Startwafers 470, und es kann eine Iteration des Verfahrens ausgeführt werden, wobei der neue Startwafer 470 den Startwafer 400 ersetzen kann.
  • Weitere Einzelheiten und Aspekte werden in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Die in 4a bis 4i gezeigten Ausführungsbeispiele können ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorstehend oder nachstehend beschriebenen Ausführungsbeispielen erwähnt werden (z. B. 1-3).
  • So kann beispielsweise bei einigen Konzepten hinsichtlich Spalten und Wiederverwenden eine Einschränkung in Bezug auf Wiederverwendungszyklen auftreten, und es ist möglicherweise nicht möglich, ein Substrat des dünnen Halbleiterwafers vollständig zu verarbeiten. Ein verbleibender Waferteil kann zum Beispiel nach dem Spalten des Halbleiterwafers eine Dicke von geringer als 250 µm aufweisen. Aufgrund der geringen Dicke ist es möglicherweise nicht möglich, den verbleibenden Teil weiter zu verwenden. Um eine erforderliche Dicke des verbleibenden Teils, z. B. größer als 250 µm, zu gewährleisten, kann vor dem Spalten eine dicke epitaxiale Schicht auf dem Halbleiterwafer gewachsen werden, wobei die epitaxiale Schicht zu erhöhten Kosten führt. Es kann ein Bedarf an verbesserten Konzepten zum Verarbeiten von Halbleiterwafern bestehen.
  • Gemäß anderen Konzepten ist es möglicherweise nicht möglich, einen Wafer unterhalb einer Dicke von 250 µm vollständig zu verarbeiten. Für Konzepte, die auf das Spalten und/oder Wiederverwenden des Wafers abzielen, kann sich daher eine Einschränkung in Bezug auf Wiederverwendungszyklen ergeben. So hat beispielsweise ein Startsubstrat (z. B. der Startwafer) eine Startdicke von 350 µm, und eine Spaltdicke von 110 µm kann verwendet werden. Gemäß einigen Konzepten kann ein Maximum von 2x Spalten (z. B. inkl. >30 µm Epi (Epi: epitaxiale) Abscheidung) des Startsubstrats erreicht werden, auch wenn ein Rest des Bulks noch verwendet werden könnte.
  • Durch die Verwendung der bereitgestellten Konzepte kann zum Beispiel auch der verbleibende Teil des Bulks vollständig verwendet werden. Ein vorgeschlagenes Verfahren kann z. B. die Verwendung einer temperaturbeständigen und/oder kostengünstigen Abscheidung auf der Waferrückseite bereitstellen. Diese Abscheidung kann z. B. nur zum Verdicken der Scheibe, z. B. des Wafers oder des Substrats, dienen und möglicherweise keine elektrische Relevanz haben, da diese Schicht z. B. in dem resultierenden Vorrichtungswafer nicht wiederzufinden ist (die z. B. abgespalten wird). Dennoch beeinflusst diese zusätzliche Schicht die Herstellbarkeit der Wafer während der Verarbeitung möglicherweise nicht negativ, sowohl in Bezug auf Waferverbiegung/Verwölbung und Rauigkeit.
  • Die Abscheidung von Polysiliziumcarbid (Poly-SiC) auf der Waferrückseite kann beispielsweise aus der Gasphase erfolgen, z. B. können ähnliche Gassysteme wie bei der SiC-Epitaxie verwendet werden (z. B. Kohlenwasserstoffe, Silane und/oder Silanderivate und/oder Gase, die Kohlenstoff und Silizium (Si) im richtigen Verhältnis enthalten). Auch die Verwendung von chlor-(Cl-) haltigen Gasen kann sinnvoll sein (z. B. Trichlorsilan), um z. B. hohe Oberflächendiffusionsraten und damit hohe Wachstumsraten zu erwerben. Weitere Alternativen können z. B. die Verwendung von Laser-chemischer Gasphasenabscheidung (CVD) oder Geschlossener-Raum-Epitaxie (Close Space Epitaxy) sein.
  • Die monokristalline Wafervorderseite kann zum Beispiel durch eine entfernbare Abdeckschicht (z. B. Kohlenstoffabdeckung) geschützt werden, um dort ein unerwünschtes Wachstum zu unterdrücken. Eine mögliche Implementierung wäre z. B. durch Anpassung der verwendeten Verarbeitungsausrüstung, die Gesamtdicke des Startwafers so zu wählen, dass er deutlich dicker als 350 Mikrometer ist, und möglicherweise die Waferverbiegung zu minimieren und die Waferhandhabung zu erleichtern. Dazu kann zu Beginn der Verarbeitung des anfänglichen Wafers derselbe mit einer Polysiliziumcarbidschicht einer entsprechenden Dicke bereitgestellt werden, die während der späteren Wiederverwendungsprozesse erhöht werden kann, so dass der Wafer zum Beispiel mehrere Male wiederverwendet werden kann. Dieser Prozess kann wiederholt werden, bis die ursprüngliche monokristalline SiC-Schicht aufgebraucht ist. Ein Verdicken muss möglicherweise nicht nach jedem Spaltprozess durchgeführt werden, z. B. im Fall von Polysiliziumcarbid, sondern z. B. nur, wenn es die verwendete Verarbeitungsausrüstung erfordert.
  • Ein Beispiel bezieht sich auf ein Verfahren zum Verdicken eines SiC-Wafers. Ein Aspekt kann sich auf die Waferrückseiten-Abscheidung einer mit SiC-Prozessen kompatiblen Schicht beziehen, um folglich zu verhindern, dass die kritische Waferdicke bei SiC-Wafer-Wiederverwendungskonzepten z. B. mittels Abspaltung von Schichten unterschritten wird. Diese abgespaltene Schicht erfüllt möglicherweise nicht nur thermische, sondern auch mechanische Anforderungen. Ein Beispiel für eine solche Schicht kann eine Poly-SiC-Schicht sein.
  • Die Verwendung der vorgeschlagenen Konzepte kann es ermöglichen, die Herstellungskosten für SiC-Technologien zu reduzieren, da ein Substrat mehrere Male wiederverwendet werden kann. Vorgeschlagene Konzepte können auch für noch dünnere gespaltene Schichten integriert und/oder auf unterschiedliche Waferdurchmesser skalierbar sein.
  • Die Abscheidung dicker Epitaxialschichten auf der Wafervorderseite kann eine Verdickung der Scheiben/Schichten ermöglichen. Im Vergleich zu anderen Konzepten können die vorgeschlagenen Konzepte leicht implementiert und/oder einfach in den Herstellungsprozess eingebunden werden und/oder die Implementierung von derzeit erforderlichen Testkonzepten ermöglichen.
  • Die Aspekte und Merkmale, die zusammen mit einem oder mehreren der vorher detaillierten Beispiele und Figuren erwähnt und beschrieben sind, können auch mit einem oder mehreren der anderen Beispiele kombiniert werden, um ein gleiches Merkmal des anderen Beispiels zu ersetzen oder um das Merkmal zusätzlich in das andere Beispiel einzuführen.
  • Durch die Beschreibung und Zeichnungen werden nur die Grundsätze der Offenbarung dargestellt. Weiterhin sollen alle hier aufgeführten Beispiele grundsätzlich ausdrücklich nur darstellenden Zwecken dienen, um den Leser beim Verständnis der Grundsätze der Offenbarung und der durch den (die) Erfinder beigetragenen Konzepte zur Weiterentwicklung der Technik zu unterstützen. Alle hiesigen Aussagen über Grundsätze, Aspekte und Beispiele der Offenbarung sowie konkrete Beispiele derselben sollen deren Entsprechungen umfassen.
  • Es versteht sich, dass die Offenbarung mehrerer, in der Beschreibung oder den Ansprüchen offenbarter Schritte, Prozesse, Operationen oder Funktionen nicht als in der bestimmten Reihenfolge befindlich ausgelegt werden soll, sofern dies nicht explizit oder implizit anderweitig, z. B. aus technischen Gründen, angegeben ist. Daher werden diese durch die Offenbarung von mehreren Schritten oder Funktionen nicht auf eine bestimmte Reihenfolge begrenzt, es sei denn, dass diese Schritte oder Funktionen aus technischen Gründen nicht austauschbar sind. Ferner kann bei einigen Beispielen ein einzelner Schritt, Funktion, Prozess oder Operation mehrere Teilschritte, -funktionen, -prozesse oder -operationen einschließen und/oder in dieselben aufgebrochen werden. Solche Teilschritte können eingeschlossen sein und Teil der Offenbarung dieses Einzelschritts sein, sofern sie nicht explizit ausgeschlossen sind.
  • Weiterhin sind die folgenden Ansprüche hiermit in die detaillierte Beschreibung aufgenommen, wo jeder Anspruch als getrenntes Beispiel für sich stehen kann. Während jeder Anspruch als getrenntes Beispiel für sich stehen kann, ist zu beachten, dass - obwohl ein abhängiger Anspruch sich in den Ansprüchen auf eine bestimmte Kombination mit einem oder mehreren anderen Ansprüchen beziehen kann - andere Beispiele auch eine Kombination des abhängigen Anspruchs mit dem Gegenstand jedes anderen abhängigen oder unabhängigen Anspruchs umfassen können. Solche Kombinationen werden hier explizit vorgeschlagen, sofern nicht angegeben ist, dass eine bestimmte Kombination nicht beabsichtigt ist. Ferner sollen auch Merkmale eines Anspruchs für jeden anderen unabhängigen Anspruch eingeschlossen sein, selbst wenn dieser Anspruch nicht direkt abhängig von dem unabhängigen Anspruch gemacht ist.

Claims (22)

  1. Ein Verfahren (100) zum Verarbeiten eines Breiter-Bandabstand-Halbleiterwafers, das Verfahren (100) umfassend: Abscheiden (110) einer nicht-monokristallinen Stützschicht (320) an einer Rückseite eines Breiter-Bandabstand-Halbleiterwafers; Abscheiden (120) einer epitaxialen Schicht an einer Vorderseite des Breiter-Bandabstand-Halbleiterwafers; und Spalten (130) des Breiter-Bandabstand-Halbleiterwafers entlang einer Spaltregion, um einen Vorrichtungswafer umfassend zumindest einen Teil der epitaxialen Schicht, und einen verbleibenden Wafer umfassend die nicht-monokristalline Stützschicht (320) zu erhalten.
  2. Das Verfahren (100) gemäß Anspruch 1, wobei sich ein Wärmeausdehnungskoeffizient der nicht-monokristallinen Stützschicht (320) von einem Wärmeausdehnungskoeffizienten des Breiter-Bandabstand-Halbleiterwafers um höchstens 10 % des Wärmeausdehnungskoeffizienten des Breiter-Bandabstand-Halbleiterwafers unterscheidet.
  3. Das Verfahren (100) gemäß Anspruch 1 oder 2, wobei die nicht-monokristalline Stützschicht (320) mit einer Abscheidungsrate von zumindest 50 µm / Stunde abgeschieden wird (110).
  4. Das Verfahren (100) gemäß einem der vorangehenden Ansprüche, wobei die nicht-monokristalline Stützschicht (320) eine Polysiliziumcarbidschicht oder eine Molybdänschicht ist.
  5. Das Verfahren (100) gemäß einem der vorangehenden Ansprüche, wobei eine Gesamtdicke des verbleibenden Wafers umfassend die nicht-monokristalline Stützschicht (320) zumindest 200 µm und höchstens 1500 µm ist.
  6. Das Verfahren (100) gemäß einem der vorangehenden Ansprüche, wobei eine Schutzschicht an der Vorderseite des Breiter-Bandabstand-Halbleiterwafers während des Abscheidens (110) der nicht-monokristallinen Stützschicht (320) angeordnet ist.
  7. Das Verfahren (100) gemäß einem der vorangehenden Ansprüche, ferner umfassend Abscheiden einer weiteren nicht-monokristallinen Stützschicht auf der nicht-monokristallinen Stützschicht (320) des verbleibenden Wafers.
  8. Das Verfahren (100) gemäß Anspruch 7, wobei sich ein Material der weiteren nicht-monokristallinen Stützschicht von einem Material der nicht-monokristallinen Stützschicht (320) unterscheidet.
  9. Das Verfahren (100) gemäß Anspruch 7 oder 8, wobei sich eine Dicke des verbleibenden Wafers umfassend die nicht-monokristalline Stützschicht (320) und die weitere nicht-monokristalline Stützschicht um höchstens 300 µm von einer Dicke des Breiter-Bandabstand-Halbleiterwafers vor dem Spalten (130) des Breiter-Bandabstand-Halbleiterwafers unterscheidet.
  10. Das Verfahren (100) gemäß einem der Ansprüche 7 bis 9, wobei die weitere nicht-monokristalline Stützschicht eine Dicke von zumindest 90 % und von höchstens 110 % der Gesamtdicke des weiteren Vorrichtungswafers aufweist.
  11. Das Verfahren (100) gemäß einem der vorangehenden Ansprüche, ferner umfassend Abscheiden einer weiteren epitaxialen Schicht an einer Vorderseite des verbleibenden Wafers; und Spalten des verbleibenden Wafers entlang einer weiteren Spaltregion, um einen weiteren Vorrichtungswafer umfassend die weitere epitaxiale Schicht und einen weiteren verbleibenden Wafer umfassend die nicht-monokristalline Stützschicht (320) zu erhalten.
  12. Das Verfahren (100) gemäß einem der vorangehenden Ansprüche, ferner umfassend Bilden einer Dotierungsregion eines Breiter-Bandabstand-Halbleiterbauelements in dem Breiter-Bandabstand-Halbleiterwafer nach Abscheiden (110) der nicht-monokristallinen Stützschicht (320).
  13. Das Verfahren (100) gemäß einem der vorangehenden Ansprüche, ferner umfassend Bilden einer Metallisierungsstruktur des Breiter-Bandabstand-Halbleiterbauelements an der Vorderseite des Breiter-Bandabstand-Halbleiterwafers nach Abscheiden (110) der nicht-monokristallinen Stützschicht.
  14. Das Verfahren (100) gemäß einem der vorangehenden Ansprüche, wobei zumindest einer von einem Gate-Graben und einer Gate-Elektrode eines Transistors an der Vorderseite des Breiter-Bandabstand-Halbleiterwafers vor dem Spalten (130) gebildet wird.
  15. Das Verfahren (100) gemäß einem der vorangehenden Ansprüche, wobei der Vorrichtungswafer bei Temperaturen von höchstens 1000 °C nach dem Spalten (130) verarbeitet wird.
  16. Das Verfahren (100) gemäß einem der vorangehenden Ansprüche, wobei der Breiter-Bandabstand-Halbleiterwafer ein Siliziumcarbidwafer ist.
  17. Ein Verfahren (200) zum Bilden einer Mehrzahl von dünnen Breiter-Bandabstand-Halbleiterwafern, das Verfahren (200) umfassend: Abscheiden (210) einer ersten nicht-monokristallinen Stützschicht auf einem Breiter-Bandabstand-Halbleiter-Boule; Trennen (220) des Breiter-Bandabstand-Halbleiter-Boule entlang einer ersten Trennregion, um einen ersten dünnen Breiter-Bandabstand-Halbleiterwafer, und einen ersten verbleibenden Breiter-Bandabstand-Halbleiter-Boule zu erhalten, wobei der erste dünne Breiter-Bandabstand-Halbleiterwafer die erste nicht-monokristalline Stützschicht und eine dünne Breiter-Bandabstand-Halbleiterschicht umfasst, wobei eine Dicke des Breiter-Bandabstand-Halbleiter-Boule zumindest zweimal eine Dicke der dünnen Breiter-Bandabstand-Halbleiterschicht ist; Abscheiden (230) einer zweiten nicht-monokristallinen Stützschicht auf dem ersten verbleibenden Breiter-Bandabstand-Halbleiter-Boule; und Trennen (240) des ersten verbleibenden Breiter-Bandabstand-Halbleiter-Boule entlang einer zweiten Trennregion, um einen zweiten dünnen Breiter-Bandabstand-Halbleiterwafer und einen zweiten verbleibenden Breiter-Bandabstand-Halbleiter-Boule zu erhalten, wobei der zweite dünne Breiter-Bandabstand-Halbleiterwafer die zweite nicht-monokristalline Stützschicht und eine dünne Breiter-Bandabstand-Halbleiterschicht umfasst.
  18. Das Verfahren (200) gemäß Anspruch 17 ferner umfassend: Abscheiden einer dritten nicht-monokristallinen Stützschicht auf dem zweiten verbleibenden Breiter-Bandabstand-Halbleiter-Boule; und Trennen des zweiten verbleibenden Breiter-Bandabstand-Halbleiter-Boule entlang einer dritten Trennregion, um einen dritten dünnen Breiter-Bandabstand-Halbleiterwafer und einen dritten verbleibenden Breiter-Bandabstand-Halbleiter-Boule zu erhalten, wobei der dritte dünne Breiter-Bandabstand-Halbleiterwafer die dritte nicht-monokristalline Stützschicht und eine dünne Breiter-Bandabstand-Halbleiterschicht umfasst.
  19. Das Verfahren (200) gemäß Anspruch 17 oder 18, wobei das Trennen zumindest eines von Spalten und Sägen umfasst.
  20. Ein Breiter-Bandabstand-Halbleiterwafer (300) umfassend eine monokristalline Breiter-Bandabstand-Halbleiterschicht (310), wobei eine Dicke der monokristallinen Breiter-Bandabstand-Halbleiterschicht (310) zumindest 250 µm ist, und eine nicht-monokristalline Stützschicht (320), die an einer Oberfläche der monokristallinen Halbleiterschicht (310) angeordnet ist, wobei eine Dicke der nicht-monokristallinen Stützschicht (320) zumindest 150 µm ist, wobei sich ein Wärmeausdehnungskoeffizient von zumindest einem Teil der nicht-monokristallinen Stützschicht (320) von einem Wärmeausdehnungskoeffizienten der monokristallinen Breiter-Bandabstand-Halbleiterschicht (310) um höchstens 10 % des Wärmeausdehnungskoeffizienten der monokristallinen Breiter-Bandabstand-Halbleiterschicht (310) unterscheidet.
  21. Der Breiter-Bandabstand-Halbleiterwafer (300) gemäß Anspruch 20, wobei eine erste Teilschicht der nicht-monokristallinen Stützschicht (320) ein erstes Material umfasst und eine zweite Teilschicht der nicht-monokristallinen Stützschicht (320) ein zweites Material umfasst, wobei sich das erste Material von dem zweiten Material unterscheidet.
  22. Der Breiter-Bandabstand-Halbleiterwafer (300) gemäß einem der Ansprüche 20 oder 21, wobei der Breiter-Bandabstand-Halbleiterwafer (300) ein Siliziumcarbidwafer ist.
DE102018111450.8A 2018-05-14 2018-05-14 Verfahren zum Verarbeiten eines Breiter-Bandabstand-Halbleiterwafers, Verfahren zum Bilden einer Mehrzahl von dünnen Breiter-Bandabstand-Halbleiterwafern und Breiter-Bandabstand-Halbleiterwafer Granted DE102018111450A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102018111450.8A DE102018111450A1 (de) 2018-05-14 2018-05-14 Verfahren zum Verarbeiten eines Breiter-Bandabstand-Halbleiterwafers, Verfahren zum Bilden einer Mehrzahl von dünnen Breiter-Bandabstand-Halbleiterwafern und Breiter-Bandabstand-Halbleiterwafer
US16/410,724 US11107732B2 (en) 2018-05-14 2019-05-13 Methods for processing a wide band gap semiconductor wafer, methods for forming a plurality of thin wide band gap semiconductor wafers, and wide band gap semiconductor wafers
JP2019090706A JP7381221B2 (ja) 2018-05-14 2019-05-13 ワイドバンドギャップ半導体ウェハを処理する方法、複数の薄膜ワイドバンドギャップ半導体ウェハを形成する方法およびワイドバンドギャップ半導体ウェハ
CN201910397969.XA CN110491778A (zh) 2018-05-14 2019-05-14 用于处理宽带隙半导体晶片的方法以及宽带隙半导体晶片
US17/382,399 US11887894B2 (en) 2018-05-14 2021-07-22 Methods for processing a wide band gap semiconductor wafer using a support layer and methods for forming a plurality of thin wide band gap semiconductor wafers using support layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018111450.8A DE102018111450A1 (de) 2018-05-14 2018-05-14 Verfahren zum Verarbeiten eines Breiter-Bandabstand-Halbleiterwafers, Verfahren zum Bilden einer Mehrzahl von dünnen Breiter-Bandabstand-Halbleiterwafern und Breiter-Bandabstand-Halbleiterwafer

Publications (1)

Publication Number Publication Date
DE102018111450A1 true DE102018111450A1 (de) 2019-11-14

Family

ID=68336626

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018111450.8A Granted DE102018111450A1 (de) 2018-05-14 2018-05-14 Verfahren zum Verarbeiten eines Breiter-Bandabstand-Halbleiterwafers, Verfahren zum Bilden einer Mehrzahl von dünnen Breiter-Bandabstand-Halbleiterwafern und Breiter-Bandabstand-Halbleiterwafer

Country Status (4)

Country Link
US (2) US11107732B2 (de)
JP (1) JP7381221B2 (de)
CN (1) CN110491778A (de)
DE (1) DE102018111450A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018111450A1 (de) * 2018-05-14 2019-11-14 Infineon Technologies Ag Verfahren zum Verarbeiten eines Breiter-Bandabstand-Halbleiterwafers, Verfahren zum Bilden einer Mehrzahl von dünnen Breiter-Bandabstand-Halbleiterwafern und Breiter-Bandabstand-Halbleiterwafer
US11355630B2 (en) * 2020-09-11 2022-06-07 Wolfspeed, Inc. Trench bottom shielding methods and approaches for trenched semiconductor device structures

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020096106A1 (en) * 2001-01-19 2002-07-25 Kub Francis J. Electronic device with composite substrate
US20030153163A1 (en) * 2001-12-21 2003-08-14 Fabrice Letertre Support-integrated donor wafers for repeated thin donor layer separation
US20060099776A1 (en) * 2004-11-09 2006-05-11 Frederic Dupont Methods for fabricating compound material wafers
WO2010072675A2 (en) * 2008-12-23 2010-07-01 Pfeffer, Christian Method for producing thin, free-standing layers of solid state materials with structured surfaces
US20170278930A1 (en) * 2016-03-24 2017-09-28 Infineon Technologies Ag Semiconductor Device Having a Graphene Layer, and Method of Manufacturing Thereof
DE102016014821A1 (de) * 2016-12-12 2018-06-14 Siltectra Gmbh Verfahren zum Dünnen von mit Bauteilen versehenen Festkörperschichten

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100047959A1 (en) * 2006-08-07 2010-02-25 Emcore Solar Power, Inc. Epitaxial Lift Off on Film Mounted Inverted Metamorphic Multijunction Solar Cells
JP5497409B2 (ja) * 2009-11-09 2014-05-21 株式会社デンソー 半導体装置の製造方法
JP5840366B2 (ja) * 2011-01-06 2016-01-06 株式会社デンソー 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
JP5996254B2 (ja) * 2012-04-26 2016-09-21 株式会社ディスコ リフトオフ方法
WO2014179368A1 (en) * 2013-04-29 2014-11-06 Solexel, Inc. Damage free laser patterning of transparent layers for forming doped regions on a solar cell substrate
US9831363B2 (en) * 2014-06-19 2017-11-28 John Farah Laser epitaxial lift-off of high efficiency solar cell
JP6136732B2 (ja) * 2013-08-06 2017-05-31 住友電気工業株式会社 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
CN103956417A (zh) * 2014-05-08 2014-07-30 中国科学院半导体研究所 制备非极性面或半极性面单晶半导体自支撑衬底的方法
JP2016058512A (ja) * 2014-09-09 2016-04-21 住友電気工業株式会社 エピ層付ＧａＮ膜複合基板およびその製造方法
DE102014114683B4 (de) * 2014-10-09 2016-08-04 Infineon Technologies Ag Verfahren zur herstellung eines halbleiter-wafers mit einer niedrigen konzentration von interstitiellem sauerstoff
JP6822146B2 (ja) * 2015-01-16 2021-01-27 住友電気工業株式会社 半導体基板の製造方法及び複合半導体基板の製造方法
DE102016116499B4 (de) 2016-09-02 2022-06-15 Infineon Technologies Ag Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente
US10439062B2 (en) * 2016-09-09 2019-10-08 Infineon Technologies Ag Metallization layers for semiconductor devices and methods of forming thereof
JP6773506B2 (ja) 2016-09-29 2020-10-21 株式会社ディスコ ウエーハ生成方法
DE102018111450A1 (de) * 2018-05-14 2019-11-14 Infineon Technologies Ag Verfahren zum Verarbeiten eines Breiter-Bandabstand-Halbleiterwafers, Verfahren zum Bilden einer Mehrzahl von dünnen Breiter-Bandabstand-Halbleiterwafern und Breiter-Bandabstand-Halbleiterwafer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020096106A1 (en) * 2001-01-19 2002-07-25 Kub Francis J. Electronic device with composite substrate
US20030153163A1 (en) * 2001-12-21 2003-08-14 Fabrice Letertre Support-integrated donor wafers for repeated thin donor layer separation
US20060099776A1 (en) * 2004-11-09 2006-05-11 Frederic Dupont Methods for fabricating compound material wafers
WO2010072675A2 (en) * 2008-12-23 2010-07-01 Pfeffer, Christian Method for producing thin, free-standing layers of solid state materials with structured surfaces
US20170278930A1 (en) * 2016-03-24 2017-09-28 Infineon Technologies Ag Semiconductor Device Having a Graphene Layer, and Method of Manufacturing Thereof
DE102016014821A1 (de) * 2016-12-12 2018-06-14 Siltectra Gmbh Verfahren zum Dünnen von mit Bauteilen versehenen Festkörperschichten

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
M. Swoboda et al.: Laser Assisted SiC Wafering Using COLD SPLIT. In: Materials Science Forum, 897, 2017, 403 - 406. *

Also Published As

Publication number Publication date
US11887894B2 (en) 2024-01-30
US11107732B2 (en) 2021-08-31
JP2019201205A (ja) 2019-11-21
JP7381221B2 (ja) 2023-11-15
CN110491778A (zh) 2019-11-22
US20210351077A1 (en) 2021-11-11
US20190348328A1 (en) 2019-11-14

Similar Documents

Publication Publication Date Title
DE102016105610B4 (de) Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu dessen Herstellung
DE102017127169B4 (de) Verfahren zur herstellung eines halbleiterbauelements
DE102010039147B4 (de) Halbleiterstruktur und ein Verfahren zum Bilden derselben
DE112010000953B4 (de) Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
DE60033829T2 (de) SiC-HALBLEITERSCHEIBE, SiC-HALBLEITERBAUELEMENT SOWIE HERSTELLUNGSVERFAHREN FÜR EINE SiC-HALBLEITERSCHEIBE
DE102014101937B4 (de) Verfahren zum Herstellen einer Superübergang-Halbleitervorrichtung und Halbleitervorrichtung
US7745851B2 (en) Polytype hetero-interface high electron mobility device and method of making
DE102007047231B4 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102014108309B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit ausgerichteten Kontaktstöpseln und Halbleitervorrichtung
DE112017007060T5 (de) Leistungshalbleitereinheit
DE102015111453B4 (de) Ein Halbleiterbauelement und ein Verfahren zum Bilden eines Halbleiterbauelements
DE112014002647B4 (de) Siliziumkarbid-Substrat und Verfahren zur Herstellung desselben, Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung und Verwendung des Siliziumkarbid-Substrats für die Siliziumkarbid-Halbleitervorrichtung
EP2609632B9 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
DE10392313T5 (de) Auf Galliumnitrid basierende Vorrichtungen und Herstellungsverfahren
DE102008037357A1 (de) Halbleitersubstrat aus Siliziumkarbid und Halbleiterelement mit einem solchen Substrat
DE112016005028T5 (de) Epitaxialsubstrat für halbleiterelemente, halbleiterelement und produktionsverfahren für epitaxialsubstrate für halbleiterelemente
DE112017007040T5 (de) Halbleitereinheit
DE102019106124A1 (de) Bilden von Halbleitervorrichtungen in Siliciumcarbid
DE102019108754A1 (de) Halbleitervorrichtung mit einem porösen bereich, waferverbundstruktur und verfahren zum herstellen einerhalbleitervorrichtung
DE102013010187A1 (de) Schottky-Barriere-Vorrichtung mit lokal planarisierter Oberfläche und zugehöriges Halbleitererzeugnis
DE102015103323A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen durch Bonden einer Halbleiterscheibe auf ein Basissubstrat, zusammengesetzter Wafer und Halbleitervorrichtung
DE102019004466A1 (de) PROZESS ZUM BILDEN EINER ELEKTRONISCHEN VORRICHTUNG EINSCHLIEßLICH EINES ZUGANGSBEREICHS
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE112011103675T5 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür
DE112017000947T5 (de) Verbindungshalbleitervorrichtung und herstellungsverfahren für dieverbindungshalbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division