DE102014108309B4 - Verfahren zum Herstellen einer Halbleitervorrichtung mit ausgerichteten Kontaktstöpseln und Halbleitervorrichtung - Google Patents

Verfahren zum Herstellen einer Halbleitervorrichtung mit ausgerichteten Kontaktstöpseln und Halbleitervorrichtung Download PDF

Info

Publication number
DE102014108309B4
DE102014108309B4 DE102014108309.1A DE102014108309A DE102014108309B4 DE 102014108309 B4 DE102014108309 B4 DE 102014108309B4 DE 102014108309 A DE102014108309 A DE 102014108309A DE 102014108309 B4 DE102014108309 B4 DE 102014108309B4
Authority
DE
Germany
Prior art keywords
semiconductor
structures
main surface
contact
plugs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014108309.1A
Other languages
English (en)
Other versions
DE102014108309A1 (de
Inventor
Martin Pölzl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102014108309A1 publication Critical patent/DE102014108309A1/de
Application granted granted Critical
Publication of DE102014108309B4 publication Critical patent/DE102014108309B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66719—With a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Verfahren zum Herstellen einer Halbleitervorrichtung (500), umfassend:selektives Aufwachsen von Halbleiteroxidpfeilern (202) auf Halbleitermesas (192), die zwischen Vorläuferstrukturen (190) gebildet sind, die sich von einer Hauptoberfläche (101) in ein Halbleitersubstrat (100a) erstrecken,Füllen von Räumen zwischen den Halbleiteroxidpfeilern (202) mit wenigstens einem Hilfsmaterial, um Ausrichtungsstöpsel (250) in einer vertikalen Projektion der Vorläuferstrukturen (190) zu bilden,selektives Entfernen der Halbleiteroxidpfeiler (202) gegenüber den Ausrichtungsstöpseln (250),Vorsehen von Kontaktabstandshaltern (305) längs Seitenwänden der Ausrichtungsstöpsel (250), undVorsehen von Kontaktstöpseln (315), die direkt an die Halbleitermesas (192) zwischen einzelnen gegenüberliegenden Kontaktabstandshaltern (305) angrenzen.

Description

  • HINTERGRUND
  • Halbleitervorrichtungen, die auf IGFET (Feldeffekttransistor mit isoliertem Gate) -Zellen beruhen, können Sub- bzw. Unteroberflächenstrukturen umfassen, die Gateelektroden aufweisen. Um Kontakte zu Fremdstoffzonen vorzusehen, die in Halbleitermesas zwischen den Unteroberflächenstrukturen gebildet sind, wird eine fotolithografische Maske, die die Platzierung und Abmessung bzw. Größe von Kontaktöffnungen für die Kontakte definiert, mit einer fotolithographischen Maske ausgerichtet bzw. justiert, die die Platzierung und Abmessung bzw. Größe der Unteroberflächenstrukturen definiert. Ausrichtungs- bzw. Justierungstoleranzen zwischen den zwei fotolithographischen Masken definieren einen Mindestabstand zwischen benachbarten Unteroberflächenstrukturen. Versuche, die die Maskenlithographie für die Kontaktöffnungen durch ein selbstausgerichtetes Kontaktregime ersetzen, erlauben ein weiteres Reduzieren der Abstände zwischen benachbarten Unteroberflächenstrukturen, um Trägerbeschränkungseffekte auszunutzen. Die Druckschrift US 2009 / 0 111 227 A1 zeigt dielektrisches Material in der vertikalen Projektion eines Füllgrabens mit Gates. Dielektrische Spacer erstrecken sich entlang äußerer Seitenwände des dielektrischen Materials. Das dielektrische Material ist ein abgeschiedenes und dann planarisiertes Oxid. Die dielektrischen Spacer sind aus einem anderen Material als es das dielektrische Material ist. Es ist wünschenswert, Halbleitervorrichtungen mit kleinen Abständen zwischen benachbarten Unteroberflächenstrukturen in einer zuverlässigen Weise vorzusehen.
  • Es ist Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen einer Halbleitervorrichtung sowie eine Halbleitervorrichtung anzugeben, welche jeweils den obigen Forderungen genügen.
  • Diese Aufgabe wird erfindungsgemäß durch ein Verfahren mit den Merkmalen des Patentanspruchs 1 bzw. durch eine Halbleitervorrichtung mit den Merkmalen des Patentanspruchs 11 gelöst.
  • Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
  • ZUSAMMENFASSUNG
  • Ein Ausführungsbeispiel ist auf ein Verfahren zum Herstellen einer Halbleitervorrichtung bezogen. Halbleiteroxidpfeiler bzw. -säulen sind selektiv auf Halbleitermesas zwischen Vorläuferstrukturen aufgewachsen, die sich von einer Hauptoberfläche in ein Halbleitersubstrat erstrecken. Räume zwischen den Halbleiteroxidpfeilern sind mit wenigstens einem Hilfsmaterial gefüllt, um Ausrichtungsstöpsel in einer vertikalen Projektion der Vorläuferstrukturen zu bilden. Die Halbleiteroxidpfeiler werden selektiv gegenüber den Ausrichtungsstöpseln entfernt. Kontaktabstandshalter bzw. -spacer sind längs Seitenwänden der Ausrichtungsstöpsel vorgesehen. Zwischen entgegengesetzten einzelnen Kontaktabstandshaltern sind Kontaktstöpsel vorgesehen, die direkt an die Halbleitermesas angrenzen.
  • Gemäß einem anderen Ausführungsbeispiel umfasst eine Halbleitervorrichtung Unteroberflächenstrukturen, die sich von einer Hauptoberfläche in einen Halbleiterteil erstrecken. Jede Unteroberflächenstruktur umfasst eine Gateelektrode, die dielektrisch von dem Halbleiterteil isoliert ist. In einer vertikalen Projektion der Unteroberflächenstrukturen umfasst die Halbleitervorrichtung Ausrichtungsstöpsel. Kontaktabstandshalter erstrecken sich längs Seitenwänden der Ausrichtungsstöpsel, die zu der Hauptoberfläche geneigt sind. Zwischen entgegengesetzten einzelnen Kontaktabstandshaltern grenzen Kontaktstöpsel direkt an Halbleitermesas zwischen den Unteroberflächenstrukturen an.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • Figurenliste
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung zu liefern, und sie sind in der Offenbarung beinhaltet und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zur Erläuterung von Prinzipien der Erfindung. Andere Ausführungsbeispiele und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden.
    • 1A ist eine schematische Schnittdarstellung eines Teiles eines Halbleitersubstrats gemäß einem Ausführungsbeispiel eines Verfahrens zum Herstellen einer Halbleitervorrichtung nach Aufwachsen von Halbleiteroxidpfeilern auf Halbleitermesas.
    • 1B ist eine Schnittdarstellung des Halbleitersubstratteiles von 1A nach Vorsehen von Ausrichtungsstöpseln zwischen den Halbleiteroxidpfeilern.
    • 1C ist eine schematische Schnittdarstellung des Halbleitersubstratteils von 1B nach Vorsehen von Kontaktabstandshaltern längs Seitenwänden der Ausrichtungsstöpsel.
    • 2 ist eine schematische Schnittdarstellung eines Teiles einer Halbleitervorrichtung, die von dem in den 1A bis 1C veranschaulichten Verfahren erhalten ist.
    • 3A ist eine schematische Schnittdarstellung eines Teiles eines Halbleitersubstrats während eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel, das Wachstumsratenveränderungen ausnutzt, die durch Fremdstoffe nach Auftragen und Planarisieren eines Hilfsmaterials induziert sind.
    • 3B ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 3A nach Entfernen des Hilfsmaterials.
    • 3C ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 3B nach Aufwachsen von Halbleiteroxidpfeilern.
    • 3D ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 3C nach Auftragen und Aussparen eines Gateelektrodenmaterials.
    • 3E ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 3D nach Vorsehen von Ausrichtungsstöpseln.
    • 3F ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 3E nach Bilden von Kontaktabstandshaltern.
    • 3G ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 3F nach Vorsehen von Kontaktstöpseln.
    • 4A ist eine schematische Schnittdarstellung eines Teiles einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel, das selbstausrichtete Kontaktstöpsel für Fremdstoffzonen vorsieht, die in Halbleitermesas gebildet sind.
    • 4B ist eine schematische Schnittdarstellung eines Teiles einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel, das Kontaktstöpsel zu vergrabenen Gateelektroden vorsieht.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele dargestellt sind, in denen die Erfindung ausgeführt werden kann. Es ist zu verstehen, dass andere Ausführungsbeispiele verwendet und strukturell oder logische Änderungen gemacht werden können, ohne von dem Bereich der Erfindung abzuweichen. Beispielsweise können Merkmale, die für ein Ausführungsbeispiel dargestellt oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsbeispielen verwendet werden, um zu noch einem weiteren Ausführungsbeispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung solche Modifikationen und Veränderungen einschließt. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Bereich der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Zur Klarheit sind die gleichen Elemente mit entsprechenden Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Die Ausdrücke „haben“, „enthalten“, „umfassen“, „aufweisen“ und ähnliche Begriffe sind offene Ausdrücke, und diese Ausdrücke geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch zusätzliche Elemente oder Merkmale nicht aus. Die unbestimmten und bestimmten Artikel sollen den Plural sowie den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Ausdruck „elektrisch verbunden“ beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Ausdruck „elektrisch gekoppelt“ schließt ein, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signalübertragung geeignet sind, zwischen den elektrisch gekoppelten Elementen vorgesehen sein können, beispielsweise Elemente, die steuerbar sind, um zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorzusehen.
  • Die Figuren zeigen relative Dotierungskonzentrationen durch Angabe von „-“ oder „+“ nächst zu dem Dotierungstyp „n“ oder „p“. beispielsweise bedeutet „n-“ eine Dotierungskonzentration, die niedriger ist als die Dotierungskonzentration eines „n“-Dotierungsbereichs, während ein „n+“-Dotierungsbereich eine höhere Dotierungskonzentration als ein „n“-Dotierungsbereich hat. Dotierungsbereiche der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene „n“-Dotierungsbereiche die gleiche oder verschiedene absolute Dotierungskonzentrationen haben.
  • 1A zeigt ein Halbleitersubstrat 500a, das aus einer Halbleiterschicht 100a eines einkristallinen Halbleitermaterials besteht oder diese Schicht enthält. Das Halbleitersubstrat 500a kann ein Halbleiterwafer oder ein Halbleiter-auf-Isolator-Wafer sein, aus welchem jeweils eine Vielzahl von identischen Halbleiterchips bzw. -dies erhalten wird. Das einkristalline Halbleitermaterial kann Silizium Si, Siliziumcarbid SiC, Germanium Ge, ein Silizium-Germanium-Kristall SiGe, Galliumnitrid GaN oder Galliumarsenid GaAs als Beispiele sein.
  • Von einer Hauptoberfläche 101 erstrecken sich eine oder mehrere Vorläuferstrukturen 190a in die Halbleiterschicht 100a. Die Vorläuferstrukturen 190a können leere Trenches bzw. Gräben, Trenches, die mit einer Seitenwandstruktur ausgekleidet sind, teilweise gefüllte Trenches oder vollständig gefüllte Trenches sein. Beispielsweise können die Vorläuferstrukturen 190a dielektrische Strukturen und/oder leitende Strukturen umfassen, die elektrisch von der Halbleiterschicht 100a isoliert sein können. Zwischen den Vorläuferstrukturen 190a bilden Endflächen 105 von Vorläufermesas 192 Abschnitte der Hauptoberfläche 101.
  • Halbleiteroxidpfeiler bzw. -säulen 202 sind selektiv auf den Endflächen 105 der Halbleitermesas 192 aufgewachsen, wobei die Wachstumsrate auf den Endflächen 105 wenigstens um das 2-fache, beispielsweise wenigstens um das 5-fache die Wachstumsrate in dem Bereich der Vorläuferstrukturen 190a überschreitet. Gemäß einem Ausführungsbeispiel ist die Wachstumsrate auf den Endflächen 105 wenigstens das 10-fache der Wachstumsrate auf freiliegenden Seitenwandoberflächen 104 der Halbleitermesas 192.
  • Die Selektivität des Wachstumsprozesses kann erhalten werden durch Freilegen der Seitenwandoberflächen 104 der Halbleitermesas 192 und Verwenden eines epitaktischen Wachstumsprozesses, der verschiedene Wachstumsraten auf verschiedenen kristallographischen Orientierungen bzw. Ausrichtungen ausnutzt.
  • Gemäß einem anderen Ausführungsbeispiel werden die Hauptoberfläche 101 oder die freiliegenden Seitenwandoberflächen 104 in einer Weise behandelt, die die Oxidwachstumsrate auf der jeweiligen Oberfläche ändert. Beispielsweise kann eine Stoppmaske vorgesehen werden, die die Endflächen 105 freilegt und die wenigstens die Seitenwandoberflächen 104 oder die vollständige Trenchoberfläche der Vorläuferstrukturen 190a bedeckt. Beispielsweise wird eine Stoppschicht, die dünner als die Hälfte der Breite der Vorläuferstrukturen 190a ist, aufgetragen oder aufgewachsen, um die Trenches und die Endflächen 105 beide auszukleiden. Ein Opfermaterial wird aufgetragen, das die Trenches füllt. Das Opfermaterial wird ausgespart, um die Teile der Stoppschicht auf den Endflächen 105 freizulegen, während noch die Trenches gefüllt sind. Freiliegende Teile der Stoppschicht werden entfernt, indem die Reste des Opfermaterials in den Trenches als eine Ätzmaske verwendet werden. Dann können die Reste des Opfermaterials entfernt werden. Andere Ausführungsbeispiele können ein Abstandshalterätzen der Stoppschicht vorsehen. Das Material der Stoppschicht wird gewählt, um lokal das Wachstum des Halbleiteroxids, beispielsweise Siliziumnitrid, zu reduzieren oder zu unterdrücken.
  • Ein anderes Ausführungsbeispiel kann ein zusätzliches oder ergänzendes Material vorsehen, das wenigstens obere Abschnitte der Vorläuferstrukturen 190a füllt, wobei das zusätzliche Material inert in einer Umgebung sein kann, die ein Halbleiteroxidwachstum auf den Halbleitermesas 192 wirkt, oder wobei ein Reaktionsprodukt des zusätzlichen Materials, das bei den Bedingungen für ein nachfolgendes Oxidwachstum auf den Halbleitermesas 192 resultiert, selektiv gegenüber dem aufgewachsenen Halbleiteroxid und dem Halbleitermaterial der Halbleiterschicht 100a entfernbar ist.
  • Gemäß einem weiteren Ausführungsbeispiel werden die Vorläuferstrukturen 190a mit einem Opfermaterial gefüllt, wobei eine Oberfläche mit der Hauptoberfläche 101 und den Endflächen 105 fluchtet. Verunreinigungen bzw. Fremdstoffe werden in die Hauptoberfläche 101 eingebracht, um Implantationszonen zu bilden, die direkt an die Endflächen 105 der Halbleitermesas 192 angrenzen. Nach Bildung der Implantationszonen sind wenigstens Teile der Seitenwandoberflächen 104, die zu der Hauptoberfläche 101 ausgerichtet sind, freigelegt. Ein Oxidationsprozess wird gesteuert, wobei ausgenutzt wird, dass die Wachstumsrate von Halbleiteroxid von der Fremdstoffkonzentration in dem darunterliegenden Halbleitersubstrat abhängt.
  • 1A zeigt die Halbleiteroxidpfeiler 202, die auf den Endflächen 105 der Halbleitermesas 192 zwischen den Vorläuferstrukturen 190a aufgewachsen sind. Weitere Materialien können aufgetragen bzw. abgeschieden werden, um endgültige bzw. finale Unteroberflächenstrukturen 190 auf der Grundlage der Vorläuferstrukturen 190a von 1A zu erhalten. Die Unteroberflächenstrukturen 190 können eine oder mehrere dielektrische Strukturen und/oder eine oder mehrere leitende Strukturen, die von dem Halbleiterteil 100 dielektrisch isoliert sind, umfassen. Beispielsweise umfassen die Unteroberflächenstrukturen 190 eine einzige leitende Struktur, z.B. eine Gateelektrode einer IGFET-Zelle einer Leistungsschaltvorrichtung, z.B. einen IGFET oder IGBT (Bipolartransistor mit isoliertem Gate) oder eine Zelle eines JFET (Junktion-Feldeffekttransistor) als Beispiel. Gemäß anderen Ausführungsbeispielen umfassen die Unteroberflächenstrukturen 190 eine zweite leitende Struktur, die dielektrisch von der anderen isoliert ist, beispielsweise eine Feldelektrode. Ein erster Rand der Unterflächenstrukturen 90 kann mit den Endflächen 105 der Halbleitermesas 192 fluchten.
  • Räume zwischen den Halbleiteroxidpfeilern 202 über den Unteroberflächenstrukturen 190 können mit einem oder mehreren Hilfsmaterialien gefüllt werden, beispielsweise durch Abscheiden oder Auftragen der Hilfsmaterialien und Entfernen von Teilen der Hilfsmaterialien über den Halbleiteroxidpfeilen 202.
  • 1B zeigt die Unteroberflächenstrukturen 190 einschließlich einer Gateelektrode 150, die aus einem leitenden Material, z.B. stark dotiertem polykristallinem Silizium (Polysilizium) hergestellt ist, und einer dielektrischen Schicht 205, die dielektrisch die Gateelektrode 150 von der Halbleiterschicht 100a isoliert. In der vertikalen Projektion der Unteroberflächenstrukturen 190 sind Ausrichtungsstöpsel 250, wobei eine vertikale Richtung eine Richtung senkrecht bzw. orthogonal zu der Hauptoberfläche 101 ist, und Richtungen parallel zu der Hauptoberfläche 101 sind laterale Richtungen. Die Ausrichtungsstöpsel 250 können aus einem einzigen Material bestehen. Gemäß anderen Ausführungsbeispielen umfassen die Ausrichtungsstöpsel 250 Schichten von mehr als einem Material.
  • Die Hilfsmaterialien können beliebige Materialien sein, gegenüber welchen das Halbleiteroxid mit hoher Selektivität entfernt werden kann. Beispielsweise ist das wenigstens eine Hilfsmaterial Siliziumnitrid, Kohlenstoff, amorphes Silizium oder dotiertes oder undotiertes polykristallines Silizium. Die Ausrichtungsstöpsel 250 können eine homogene Struktur haben, die von einem einzigen Hilfsmaterial vorgesehen ist, oder sie können eine Struktur von zwei oder mehr verschiedenen Hilfsmaterialien umfassen, beispielsweise eine geschichtete Struktur einschließlich Schichten bzw. Lagen von aufgetragenen bzw. abgeschiedenen Halbleiteroxiden, Halbleiteroxynitriden, Halbleiternitriden, undotiertem Siliziumglas oder dotierten Siliziumgläsern.
  • Die Halbleiteroxidpfeiler 202 werden entfernt, beispielsweise durch Verwenden eines Nassätzprozesses bei 800 Grad Celsius, der selektiv gegenüber den Hilfsmaterialien und dem Halbleitermaterial der Halbleiterschicht 100a ist. Eine konforme Abstandshalterschicht kann mit einer Dicke, die kleiner als die Hälfte der Breite der Halbleitermesas 192 ist, aufgetragen werden. Die konforme Abstandshalterschicht kann ein aufgetragenes bzw. abgeschiedenes Halbleiteroxid, ein Halbleiteroxynitrid, ein Halbleiternitrid, undotiertes Siliziumglas oder ein dotiertes Siliziumglas als Beispiel umfassen. Die konforme Abstandshalterschicht wird hoch anisotrop geätzt, beispielsweise unter Verwendung eines RIE (reaktives Ionenstrahlätzen), um horizontale Abschnitte selektiv gegenüber vertikalen Abschnitten zu entfernen.
  • Die sich ergebenden Kontaktabstandshalter 305, die sich längs der Seitenwände der Ausrichtungsstöpsel 250 erstrecken, sind in 1C gezeigt. Die Seitenwände der Ausrichtungsstöpsel 250 sind zu der Hauptoberfläche 101 geneigt. Gemäß einem Ausführungsbeispiel sind die Seitenwände vertikal oder angenähert vertikal bezüglich der Hauptoberfläche 101, um die Bildung der Kontaktabstandshalter 305 zu unterstützen bzw. zu tragen. Das Material der Kontaktabstandshalter 305 ist ätzbar mit hoher Selektivität gegenüber dem Hilfsmaterial der Ausrichtungsstöpsel 250 und dem Halbleitermaterial der Halbleiterschicht 100a. Die Ausrichtungsstöpsel 250 und die Kontaktabstandshalter 305 können eine kombinierte Ätzmaske zum Einführen von Kontaktgräben in freiliegende Abschnitte der Hauptoberfläche 101 in der Mitte der Endflächen 105 der Halbleitermesas 190 vorsehen. Ein hochleitendes Material kann in den Kontaktgräben und den Öffnungen zwischen den Kontaktabstandshaltern 305 aufgetragen bzw. abgeschieden werden.
  • 2 veranschaulicht eine Halbleitervorrichtung 500, die von einem von einer Vielzahl von identischen Halbleiterchips bzw. -dies erhalten ist, die als ein Teil des Halbleitersubstrats 500a der 1A bis 1C verarbeitet bzw. prozessiert sind. Die Halbleitervorrichtung 500 kann eine Leistungsschaltvorrichtung, z.B. ein Leistungs-IGFET oder ein IGBT, sein. Gemäß dem dargestellten Ausführungsbeispiel umfasst die Halbleitervorrichtung 500 Unteroberflächenstrukturen 190, die sich von einer Hauptoberfläche 101 in einen Halbleiterteil 100 erstrecken und dielektrische Schichten 205 umfassen, die leitende Gateelektroden 150 von einem Halbleiterteil 100 dielektrisch isolieren. Die Hauptoberfläche 101 ist die Originaloberfläche des Halbleiterteiles nach einem letzten Epitaxieprozess für die Bildung des Halbleiterteiles 100 und vor einem ersten Aussparungsprozess wenigstens in Abschnitten, wodurch eine Dicke des Halbleiterteiles von der Seite der Hauptoberfläche 101 reduziert wird. In der abgeschlossenen bzw. finalen Halbleitervorrichtung 500 ist ein Abstand zwischen der Hauptoberfläche 101 und einer planaren Rückseitenoberfläche 102 der gleiche in einem Zellgebiet, das IGFET-Zellen umfasst, und in einem Randgebiet ohne IGFET-Zellen und einschließlich Abschlussstrukturen.
  • Die Halbleitermesas 192 können Sourcezonen 110 eines ersten Leitfähigkeitstyps umfassen, die direkt an die Hauptoberfläche 101 in den Halbleitermesas 192 angrenzen. Die Halbleitermesas 192 umfassen weiterhin Bodyzonen 115 eines zweiten Leitfähigkeitstyps, der komplementär zu dem ersten Leitfähigkeitstyp ist. Die Bodyzonen 115 trennen die Sourcezonen 110 von einer Driftzone 120 des ersten Leitfähigkeitstyps. Die dielektrischen Schichten 205 können die Gateelektroden 150 mit den Bodyzonen 115 dielektrisch koppeln. Gemäß dem dargestellten Ausführungsbeispiel ist der erste Leitfähigkeitstyp der n-Typ, und der zweite Leitfähigkeitstyp ist der p-Typ. Andere Ausführungsbeispiele können einen p-Typ als den ersten Leitfähigkeitstyp und einen n-Typ als den zweiten Leitfähigkeitstyp vorsehen.
  • In der vertikalen Projektion der Unteroberflächenstrukturen 190 über der Hauptoberfläche 101 sind Ausrichtungsstöpsel 250. Seitenwände der Ausrichtungsstöpsel 250 sind zu der Hauptoberfläche 101 geneigt, beispielsweise senkrecht zu der Hauptoberfläche 101. Kontaktabstandshalter 305 erstrecken sich längs der Seitenwände der Ausrichtungsstöpsel 250. Eine erste Elektrodenstruktur 310, die auf der Seite der Hauptoberfläche 101 vorgesehen ist, ist elektrisch mit den Sourcezonen 110 und den Bodyzonen 115 durch Kontaktstöpsel 315 zwischen benachbarten Kontaktabstandshaltern 305 verbunden.
  • Die Driftzone 120 bildet eine planare Zwischenfläche mit einer stark dotierten Drainschicht 130 des gleichen Leitfähigkeitstyps. Gemäß einem Ausführungsbeispiel, das sich auf IGFETs bezieht, grenzt die stark dotierte Drainschicht 130 direkt an eine zweite Elektrodenstruktur 320 an der rückseitigen Oberfläche 102 entgegengesetzt zu der Hauptoberfläche 101 an. Gemäß dem dargestellten Ausführungsbeispiel, das sich auf IGBTs bezieht, trennt eine Kollektorschicht 140 des zweiten Leitfähigkeitstyps die Drainschicht 130 und die zweite Elektrode 320.
  • Die Kontaktstöpsel 315 sind ohne eine zusätzliche lithographische Maske derart gebildet, dass keine Ausrichtungs- bzw. Justierungsfehler in Betracht gezogen werden müssen, wenn der Mindestabstand zwischen einzelnen benachbarten Unteroberflächenstrukturen 190 definiert wird. Die Performance bzw. das Betriebsverhalten der Halbleitervorrichtung 500 kann durch Anwenden von Trägerbeschränkungstechniken gesteigert werden, um nach einem weiteren Reduzieren des Abstandes zwischen benachharten einzelnen Unteroberflächenstrukturen 190 auf weniger als 300 nm, beispielsweise auf etwa 200 nm und weniger, bemüht zu sein.
  • Anders als in herkömmlichen Versuchen, die selbst ausgerichtete Kontakte zu Halbleitermesas vorsehen, indem Positionsinformation verwendet wird, die unterhalb einer Hauptoberfläche verfügbar ist, beispielsweise durch Aussparen des Halbleiterteiles zwischen den Unteroberflächenstrukturen, projizieren die vorliegenden Ausführungsbeispiele die Positions- bzw. Lageinformation in einen Bereich oberhalb bzw. über der Hauptoberfläche 101. Als eine Folge können die Sourcezonen 110 längs der ursprünglichen bzw. originalen Hauptoberfläche 101 gebildet werden. Da der obere Rand der Sourcezonen 110 nicht durch Ätzprozesse definiert ist, die Dimensions- bzw. Abmessungsfluktuationen einführen können, leiden die vorliegenden Ausführungsbeispiele weniger unter Prozessinhomogenitäten als IGFET-Zellen, deren Halbleiteroberrand durch eine Aussparungsätzung definiert ist. Als eine Folge können geringere Vorrichtungsparameterabweichungen unter Halbleitervorrichtungen 500, die von dem gleichen Wafer oder von verschiedenen Wafern erhalten sind, beobachtet werden.
  • Die 3A bis 3G veranschaulichen ein Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren verschiedene Wachstumsraten für Halbleiteroxide aufgrund verschiedener Fremdstoffkonzentrationen ausnutzt. 3A zeigt einen Teil eines Halbleitersubstrats 500a, der beispielsweise ein einkristalliner Siliziumwafer oder ein Silizium-auf-Isolator-Wafer sein kann. Das Halbleitersubstrat 500a umfasst eine Vielzahl von identischen Halbleiterchips bzw. -dies. Jeder Chip bzw. jede Die umfasst einen Halbleiterteil 100a, der ein Abschnitt einer Halbleiterschicht ist, die eine oder mehrere Epitaxieschichten und ein Basissubstrat umfassen kann. Der Halbleiterteil 100a kann Fremdstoffe eines ersten Leitfähigkeitstyps enthalten. Gatetrenches bzw. -gräben sind in dem Halbleiterteil 100a von einer Hauptoberfläche 101 eingebracht. Die Gatetrenches können regelmäßig beabstandete Streifen sein. Gemäß anderen Ausführungsbeispielen können die lateralen Querschnitte der Gatetrenches kreisförmig, oval, elliptisch oder rechteckförmig, beispielsweise quadratisch, mit oder ohne gerundete Ecken sein. Ein erstes Felddielektrikum 206 kann thermisch aufgewachsen oder aufgetragen und von außerhalb der Gatetrenches und von einem ersten Abschnitt der Gatetrenches, der direkt an die Hauptoberfläche 101 angrenzt, abgetragen bzw. entfernt sein, so dass das erste Felddielektrikum 206 einen zweiten Abschnitt der Gatetrenches in einem Abstand zu der Hauptoberfläche 101 auskleidet. Ein Feldelektrodenmaterial kann aufgetragen bzw. abgeschieden und von den ersten Abschnitten der Gatetrenches entfernt sein, um Feldelektroden 160 in den zweiten Abschnitten der Gatetrenches 190 zu bilden.
  • Ein zweites Felddielektrikum 207 kann thermisch aufgewachsen oder auf den Feldelektroden 160 und auf den Seitenwänden in den ersten Abschnitten der Gatetrenches aufgetragen sein. Eine Schutzschicht 106 kann auf Halbleitermesas 192 zwischen den Gatetrenches gebildet sein. Beispielsweise ist die Schutzschicht 106 eine Halbleiteroxidschicht, die auf dem Halbleiterteil 100a aufgewachsen ist, und sie kann eine Dicke von etwa 2 bis 10 nm, beispielsweise etwa 5 nm, haben. Ein Opfermaterial 150a ist aufgetragen bzw. abgeschieden, um die ersten Abschnitte der Gatetrenches über den zweiten Felddielektrika 207 zu füllen. Teile des Opfermaterials 150a außerhalb der Gatetrenches und über der Hauptoberfläche 101 werden entfernt.
  • Gemäß einem Ausführungsbeispiel kann das Entfernen des Opfermaterials 150a ein CMP-(chemisch-mechanischer Polier-)Prozess sein, der den Halbleiterteil 100s und die freiliegende Oberfläche des Opfermaterials 150a beide so planarisiert, dass der obere Rand des Opfermaterials 150a mit der Hauptoberfläche 101 fluchtet. Fremdstoffe des zweiten Leitfähigkeitstyps werden in die Halbleitermesas 192 zwischen den Gatetrenches durch die Hauptoberfläche 101 beispielsweise durch eine Implantation, die maskiert oder unmaskiert sein kann, eingeführt. Die Fremdstoffe des zweiten Leitfähigkeitstyps können getempert werden, um eine Bodyzone 115 in ersten Abschnitten der Halbleitermesas 192 angrenzend an die Hauptoberfläche 101 zu bilden. Ein vergrabener Rand der Bodyzonen 115 kann angenähert mit einem vergrabenen Rand des Opfermaterials 150a ausgerichtet bzw. justiert sein. Fremdstoffe des ersten Leitfähigkeitstyps werden durch die Hauptoberfläche 101 implantiert. Die Fremdstoffe des ersten Leitfähigkeitstyps gegendotieren Teile der Bodyzonen 115 nahe zu der ersten Hauptoberfläche 101, wobei Implantationszonen 110a des ersten Leitfähigkeitstyps zwischen der Hauptoberfläche 101 und den Bodyzonen 115 gebildet werden.
  • Gemäß einem Ausführungsbeispiel ist der erste Leitfähigkeitstyp der n-Typ, und Arsen- bzw. As-Atome werden mit einer Dosis von wenigstens 1015 cm-2 implantiert.
  • 3A zeigt die Gatetrenches, die Vorläuferstrukturen 190a zwischen den Halbleitermesas 192 bilden. Ein erstes Felddielektrikum 206 isoliert dielektrisch Feldelektroden 160 in den zweiten Abschnitten der Vorläuferstrukturen 190a, beabstandet von der Hauptoberfläche 101, von dem umgebenden Halbleiterteil 100a. Ein Opfermaterial 150a füllt erste Abschnitte der Vorläuferstrukturen 190a zwischen der Hauptoberfläche 101 und einem zweiten Felddielektrikum 207 auf den Feldelektroden 160. Das Opfermaterial 150a kann irgendein Material sein, das selektiv gegenüber dem zweiten Felddielektrikum 206 und dem Halbleitermaterial des Halbleiterteiles 100a entfernbar ist, beispielsweise amorphes Silizium, polykristallines Silizium oder Kohlenstoff. Eine vertikale dielektrische Schicht 205a trennt das Opfermaterial 150a von dem Halbleiterteil 100a. In den Halbleitermesas 192 zwischen den Vorläuferstrukturen 190a grenzen Implantationszonen 110a des ersten Leitfähigkeitstyps direkt an die Hauptoberfläche 101. Die Bodyzonen 115 des zweiten Leitfähigkeitstyps trennen die Implantationszonen 110a von einer Driftschicht 120. Eine Schutzschicht 106 bedeckt wenigstens die Halbleitermesas 192 und kann das Opfermaterial 150a in den Vorläuferstrukturen 192 bedecken.
  • Aufgrund der nach CMP fluchtenden Oberfläche treten keine Schattierungseffekte während einer Einführung der Fremdstoffe auf, so dass die Implantationszonen 110a und die Bodyzone 115 in lateralen Richtungen uniform bzw. gleichmäßig sind. Die Implantationszonen 110a dienen beide als Vorläuferzonen für die Sourcezonen 110 und definieren eine Basis eines starken Oxidwachstums in der vertikalen Richtung. Das Opfermaterial 150a wird entfernt, indem beispielsweise ein Nassätzprozess verwendet wird, wodurch das vertikale Dielektrikum 205a teilweise oder vollständig entfernt werden kann. Gemäß anderen Ausführungsbeispielen wird die vertikale dielektrische Schicht 205a nicht entfernt.
  • 3B zeigt die Vorläuferstrukturen 190a nach Entfernung des Opfermaterials 150a und der vertikalen dielektrischen Schicht 205a. Die ersten Abschnitte der Vorläuferstrukturen 190a zwischen der Hauptoberfläche 101 und dem zweiten Felddielektrikum 207 sind leer. Die Schutzschicht 106 kann auch entweder in einem separaten Prozess oder im Laufe von einem der Prozesse zum Entfernen des Opfermaterials 150a und der vertikalen dielektrischen Schicht 205a entfernt werden.
  • Ein Oxidationsprozess wird unter Prozessbedingungen gesteuert, die verschiedene Wachstumsraten auf Basen oder Unterlagen mit verschiedenen Fremdstoffkonzentrationen ausnutzen, beispielsweise ein Niedertemperatur-Nassoxidationsprozess bei etwa 800 Grad Celsius, wobei eine Oxidationsrate in der vertikalen Richtung auf der Basis der stark dotierten Fremdstoffzone 110a etwa das 10- bis 30-fache, beispielsweise etwa das 20-fache der Oxidationsrate längs freiliegenden Abschnitten der Seitenwandoberflächen 104 der Halbleitermesas 192 beträgt.
  • 3C zeigt Halbleiteroxidpfeiler bzw. -säulen 202, die in der vertikalen Richtung auf den Halbleitermesas 192 aufgewachsen sind, und vertikale Halbleiteroxidauskleidungen bzw. - liner 202b, die längs der freiliegenden Teile der freiliegenden Seitenwandoberflächen 104 der Halbleitermesas 192 in den ersten Abschnitten der Vorläuferstrukturen 190 aufgewachsen sind. Die Höhe der Halbleiteroxidpfeiler 202 über der Hauptoberfläche 101 kann zwischen 100 und 300 nm, beispielsweise etwa 200 nm, betragen. Die Dicke der vertikalen Halbleiteroxidauskleidungen 202b kann zwischen 5 und 20 nm, beispielsweise etwa 10 nm betragen. Gemäß einem Ausführungsbeispiel wird die vertikale Halbleiteroxidauskleidung 202b entfernt. Gemäß anderen Ausführungsbeispielen bildet die vertikale Halbleiteroxidauskleidung 202b einen Teil vom oder das gesamte Gatedielektrikum in einer finalen bzw. fertiggestellten Halbleitervorrichtung. Gemäß einem Ausführungsbeispiel wird die Halbleiteroxidauskleidung 202b in einem HF-b-Reinigungsprozess entfernt, und ein Gatedielektrikum 205 wird durch thermisches Wachstum oder durch Abscheidung bzw. Auftragung eines dielektrischen Materials, beispielsweise Siliziumoxid, gebildet, indem TEOS (Tetraethylorthosilan) als Vorläufermaterial, Aluminiumoxid Al2O3 oder andere übliche Materialien zum Bilden der Gatedielektrika vorgesehen wird. Ein oder mehrere leitende Materialien werden aufgetragen und ausgespart, um finale Unteroberflächenstrukturen 190 von den gefüllten Vorläuferstrukturen 190a zu erhalten.
  • 3D zeigt das Gatedielektrikum 205, das längs der vertikalen Seitenwände der Halbleitermesas 192 gebildet ist, und Gateelektroden 150, die in den ersten Abschnitten der Unteroberflächenstrukturen 190 gebildet sind. Ein vergrabener Rand der Gateelektroden 150 ist im Wesentlichen auf einen vergrabenen Rand der Bodyzonen 115 eingestellt und kann bis zu einem gewissen Grad mit der Driftzone 120 überlappen.
  • Ein oberer Rand der Gateelektroden 205 kann auf den vergrabenen Rand der Sourcezonen, die aus den Fremdstoffzonen 110a hervorkommen, eingestellt sein und kann mit den Sourcezonen bis zu einem gewissen Grad überlappen. Eine Deck- oder Kappenschicht kann über den Gateelektroden 150 gebildet werden. Die Deckschicht kann eine aufgewachsene oder aufgetragene bzw. abgeschiedene Halbleiteroxidschicht sein. Gemäß einem anderen Ausführungsbeispiel fluchten die Gateelektroden 150 oder fluchten angenähert mit der Hauptoberfläche 101 oder sind auf einen Abstand zu der Hauptoberfläche 101 von höchstens 150 nm ausgespart. Ein Vermeiden von jeglicher Aussparung oder ein Vorsehen von lediglich einer sehr flachen Aussparung der Gateelektroden 150 reduziert prozessbedingte Fluktuationen der Vorrichtungsparameter hinsichtlich der Gatekapazitäten, z.B. der Gate-Drain-Ladung Qgd und der Gateladung Qg.
  • Die Räume zwischen den Halbleiteroxidpfeilern 202 werden mit wenigstens einem Hilfsmaterial erfüllt, um Ausrichtungsstöpsel 250 zu bilden. Gemäß dem dargestellten Ausführungsbeispiel wird ein erstes Hilfsmaterial in einer konformen Weise aufgetragen, wobei die Dicke des ersten Hilfsmaterials weniger als die Hälfte der Breite der Räume zwischen den Halbleiteroxidpfeilern 202 ist. Die Halbleiteroxidpfeiler 202 sind selektiv gegenüber dem ersten Hilfsmaterial entfernbar. Eine Abstandshalterätzung wird vorgenommen, um horizontale Teile des aufgetragenen ersten Hilfsmaterials über den Halbleiteroxidpfeilern 202, den Halbleitermesas 192 und der Gateelektrode 150 zu entfernen. Die verbleibenden Teile des ersten Hilfsmaterials bilden Gatekontaktabstandshalter 252 längs Seitenwänden der Halbleiteroxidpfeiler 202. Ein zweites Hilfsmaterial, das selektiv gegenüber dem ersten Hilfsmaterial entfernbar sein kann, kann aufgetragen werden, kann weiterhin den verbleibenden Raum zwischen den Gatekontaktabstandshaltern 252 füllen und kann Platzhalterstrukturen 254 über den Gateelektroden 150 bilden. Das erste Hilfsmaterial kann ein Oxynitrid- oder ein Nitridfilm mit einer gleichmäßigen Dicke in einem Bereich von 35 nm bis 65 nm, beispielsweise etwa 50 nm, sein.
  • 3E zeigt die Gatekontaktabstandshalter 252, die sich längs vertikaler Seitenwände der Halbleiteroxidpfeiler 202 erstrecken, und die Platzhalterstrukturen 254 beide über den Gateelektroden 150. Die Gatekontaktabstandshalter 252 können eine Dicke von 35 nm bis 65 nm, beispielsweise etwa 50 nm, haben. Die Platzhalterstrukturen 254 können aus amorphem Silizium, polykristallinem Silizium oder Kohlenstoff als Beispiel vorgesehen sein. Die Platzhalterstrukturen 254 und die Gatekontaktabstandshalter 252 bilden zusammen Ausrichtungsstöpsel 250.
  • Die Halbleiteroxidpfeiler 202 werden entfernt. Die Entfernung der Halbleiteroxidpfeiler 202 kann mit der Entfernung der Platzhalterstrukturen 254 kombiniert werden, wobei die Entfernung der Platzhalterstrukturen 254 eine in-situ-Kohlenstoffveraschung umfassen kann. Gemäß anderen Ausführungsbeispielen werden die Platzhalterstrukturen 254 beibehalten.
  • Eine konforme Abstandshalterschicht, die eine einzige Schicht aus dem gleichen Material oder zwei oder mehr Schichten aus verschiedenen Materialien umfassen kann, wird aufgetragen, bzw. abgeschieden, wobei die Abstandshalterschicht vollständig den Raum zwischen den entgegengesetzten Gatekontaktabstandshaltern 252 über den Gateelektroden 150 füllen kann, jedoch die Räume über den Halbleitermesas 192 nicht füllt. Gemäß einem Ausführungsbeispiel umfasst die Abstandshalterschicht eine erste dielektrische Schicht 231, beispielsweise eine Siliziumoxidschicht, die aus einem Prozess resultiert, der TEOS als ein Vorläufermaterial verwendet, und eine zweite dielektrische Schicht 232, die ein Silikatglas, beispielsweise BSG (Borsilikatglas), PSG (Phosphorsilikatglas), BPSG (Borphosphorsilikatglas) oder undotiertes Silikatglas sein kann. Gemäß einem Ausführungsbeispiel kann die erste dielektrische Schicht 231 eine TEOS-Schicht mit einer gleichmäßigen Dicke im Bereich von 15 nm bis 25 nm, beispielsweise etwa 20 nm sein, und die zweite dielektrische Schicht 232 kann eine BPSG-Schicht mit einer gleichmäßigen Dicke in einem Bereich von 40 nm bis 60 nm, beispielsweise etwa 50 nm, sein. Ein RTP (schneller thermischer Prozess) kann die Implantationszonen 110a ausheilen, um Sourcezonen 110 zu erzeugen, ohne einen Rückfluss der Abstandshalterschicht zu erlauben.
  • Eine Abstandshalterätzung wird durchgeführt, um horizontale Teile der Abstandshalterschicht über den Ausrichtungsstöpseln 250 und den Halbleitermesas 192 zu entfernen, damit Kontaktabstandshalter 305 längs Seitenwänden der Ausrichtungsstöpsel 250, beispielsweise längs der Gatekontaktabstandshalter 252, gebildet werden.
  • 3F zeigt die Kontaktabstandshalter 305, die die Hauptoberfläche 101 in Kontaktgebieten freilegen, die zu den Rändern der Unteroberflächenstrukturen 190 selbstausgerichtet bzw. selbstjustiert sind. Die Kontaktabstandshalter 305 können als eine Ätzmaske zum Ätzen von Kontaktgräben in die Halbleitermesas 192 verwendet werden. Durch den Boden der Kontaktgräben können Fremdstoffe des zweiten Leitfähigkeitstyps implantiert werden, um Kontaktzonen 117 zu bilden. Ein weiteres Tempern kann die freiliegenden oberen Ränder der Kontaktabstandshalter 305 glätten und runden. Metall kann aufgetragen werden, um Kontaktstöpsel 315 und eine erste Elektrodenstruktur 310 zu bilden, die elektrisch mit den Sourcezonen 110 und den Bodyzonen 115 durch die Kontaktstöpsel 315 und die Kontaktzonen 117 verbunden ist, wie dies in 3G gezeigt ist.
  • 4A zeigt eine Halbleitervorrichtung 500 mit einem Halbleiterteil 100, der eine Hauptoberfläche 101 und eine rückseitige Oberfläche 102 parallel zu der Hauptoberfläche 101 hat. Der Halbleiterteil 100 ist aus einem einkristallinen Halbleitermaterial vorgesehen, beispielsweise Silizium Si, Siliziumcarbid SiC, Germanium Ge, einem Silizium-Germanium-Kristall SiGe, Galliumnitrid GaN oder Galliumarsenid GaAs. Ein Abstand zwischen den ersten und zweiten Oberflächen 101, 102 hängt typischerweise von der Durchbruchspannung ab, für die die Halbleitervorrichtung 500 ausgelegt ist, und beträgt wenigstens 40 µm, beispielsweise wenigstens 175 µm. Der Halbleiterteil 100 kann eine rechteckförmige Gestalt mit einer Randlänge in dem Bereich von einigen mm oder eine kreisförmige Gestalt mit einem Durchmesser von einigen mm aufweisen. Die Normale zu den Haupt- und rückseitigen Oberflächen 101, 102 definiert eine vertikale Richtung, und Richtungen senkrecht zu der Normalrichtung sind laterale Richtungen.
  • Der Halbleiterteil 100 kann eine Fremdstoffschicht 130 eines ersten Leitfähigkeitstyps umfassen. Die Fremdstoffschicht 130 kann sich längs einer vollständigen Querschnittsebene des Halbleiterteils 100 parallel zu der rückseitigen Oberfläche 102 erstrecken. In dem Fall, dass die Halbleitervorrichtung 500 ein IGFET (Feldeffekttransistor mit isoliertem Gate) ist, grenzt die Fremdstoffschicht 130 direkt an die rückseitige Oberfläche 102 an, und die mittlere Nettofremdstoffkonzentration in der Fremdstoffschicht 130 ist vergleichsweise hoch, beispielsweise wenigstens 5 × 1018 cm-3. In dem Fall, dass die Halbleitervorrichtung 500 ein IGBT (Bipolartransistor mit isoliertem Gate) ist, ist eine Kollektorschicht des zweiten Leitfähigkeitstyps, der entgegengesetzt zu dem ersten Leitfähigkeitstyp ist, zwischen der Fremdstoffschicht 130 und der rückseitigen Oberfläche 102 angeordnet, wobei die mittlere Nettofremdstoffkonzentration in der Fremdstoffschicht 130 zwischen 5 × 1012 und 5 × 1016 cm-3 als Beispiel liegen kann.
  • Der Halbleiterteil 100 umfasst weiterhin eine Driftschicht 120 des ersten Leitfähigkeitstyps zwischen der Hauptoberfläche 101 und der Fremdstoffschicht 130, wobei eine mittlere Nettofremdstoffkonzentration in der Driftschicht 120 höchstens ein Zehntel der mittleren Nettofremdstoffkonzentration in der Fremdstoffschicht 130 beträgt.
  • Unteroberflächenstrukturen 190 erstrecken sich von der Hauptoberfläche 101 in die Driftschicht 120. Die Breite der Unteroberflächenstrukturen 190 kann zwischen 100 nm und 300 nm sein und beispielsweise etwa 200 nm betragen. Die Unteroberflächenstrukturen 190 umfassen Feldelektroden 160 und Gateelektroden 150 aus jeweils einem leitenden Material, beispielsweise polykristallinem Silizium. Ein erstes Felddielektrikum 206 kann dielektrisch die Feldelektroden 160 von dem umgebenden Halbleitermaterial des Halbleiterteiles 100 isolieren, und ein zweites Felddielektrikum 207 kann dielektrisch die Feld- und Gateelektroden 170, 150 voneinander trennen. Gatedielektrika 205 koppeln dielektrisch die Gateelektroden 150 mit Bodyzonen 115 des zweiten Leitfähigkeitstyps, die in Halbleitermesas zwischen den Unteroberflächenstrukturen 190 gebildet sind. Die Bodyzonen 115 bilden erste pn-Übergänge mit Sourcezonen 110, die direkt an die Hauptoberfläche 101 angrenzen, und zweite pn-Übergänge mit der Driftschicht 120. Eine Breite der Halbleitermesas kann zwischen 150 nm und 250 nm sein und beispielsweise etwa 180 nm betragen. Eine Teilung, d.h. ein Mitte-zu-Mitte-Abstand der Halbleitermesas kann zwischen 350 nm und 450 nm sein und beispielsweise bei 400 nm liegen. Über den Unteroberflächenstrukturen 190 können dielektrische Ausrichtungsstöpsel 250 aus einem oder mehreren dielektrischen Materialien gebildet werden. Gemäß dem dargestellten Ausführungsbeispiel umfassen die Ausrichtungsstöpsel 250 Gatekontaktabstandshalter 252, wobei die äußeren Ränder der Gatekontaktabstandshalter 252 im Wesentlichen mit äußeren Rändern der Unteroberflächenstrukturen 190 oder der Gateelektroden 150 ausgerichtet sind. Eine Breite der Gatekontaktabstandshalter 252 kann zwischen 30 nm und 80 nm sein und beispielsweise etwa 50 nm betragen. Längs Seitenwänden der Gatekontaktabstandshalter 252, ausgerichtet zu den Halbleitermesas, sind Kontaktabstandshalter 305 über Sourcezonen 110 gebildet, die den gleichen Leitfähigkeitstyp wie die Driftschicht 120 haben. Die Ausrichtungsstöpsel 250 über den Gateelektroden 150 können eine dielektrische Füllung 256 umfassen, die den gleichen Aufbau wie die Kontaktabstandshalter 305 hat.
  • An der Seite der Hauptoberfläche 101 ist eine erste Elektrodenstruktur 310, die in dem Fall, dass die Halbleitervorrichtung 500 ein IGBT ist, mit einem Sourceanschluss elektrisch gekoppelt oder verbunden sein kann, oder in dem Fall, dass die Halbleitervorrichtung 500 ein IGBT ist, mit einem Emitteranschluss elektrisch gekoppelt oder verbunden sein kann, oberhalb einer dielektrischen Struktur vorgesehen, die die Ausrichtungsstöpsel 250 und die Kontaktabstandshalter 305 umfasst. Kontaktstöpsel 315 erstrecken sich zwischen entgegengesetzten Kontaktabstandshaltern 305 von der ersten Elektrodenstruktur 310 zu dem Halbleiterteil 100. Die Kontaktstöpsel 315 können eine Breite von 50 nm bis 70 nm, beispielsweise etwa 60 nm haben, und sie können sich in den Halbleiterteil 100 erstrecken und elektrisch die Sourcezonen 110 und durch stark dotierte Kontaktzonen 117 die Bodyzonen 115 kontaktieren.
  • Eine zweite Feldelektrodenstruktur 320 grenzt direkt an die rückseitige Oberfläche 102 des Halbleiterteiles 100 an. Gemäß Ausführungsbeispielen, die auf Superübergang-IGBTs bezogen sind, grenzt die zweite Elektrodenstruktur 320 direkt an die Fremdstoffschicht 130 an. Gemäß Ausführungsbeispielen, die auf IGBTs bezogen sind, ist eine Kollektorschicht des zweiten Leitfähigkeitstyps zwischen der Fremdstoffschicht 130 und der zweiten Elektrodenstruktur 320 gebildet.
  • Jede bzw. jeder der ersten und zweiten Elektrodenstrukturen 310, 320 und der Kontaktstöpsel 315 kann als Hauptbestandteil (e) bestehen aus oder enthalten: Aluminium Al, Kupfer Cu oder Legierungen von Aluminium oder Kupfer, beispielsweise Al-Si, AlCu oder AlSiCu. Gemäß anderen Ausführungsbeispielen können eine oder beide der ersten und zweiten Elektrodenstrukturen 310, 320 oder der Kontaktstöpsel 315 eine oder mehrere Schichten enthalten, die Nickel Ni, Titan Ti, Silber Ag, Gold Au, Platin Pt, Wolfram W und/oder Palladium Pd als Hauptbestandteil(e) haben. Beispielsweise umfasst wenigstens eine der ersten und zweiten Elektrodenstrukturen 310, 320 zwei oder mehr Unterschichten, wobei wenigstens eine der Unterschichten ein oder mehrere Materialien aus Ni, Ti, Ta, Ag, Au, Pt, W und Pd als Hauptbestandteil(e) oder Silizide und/oder Legierungen hiervon enthält.
  • 4B zeigt Gatekontakte 317, die sich zwischen benachbarten einzelnen Gatekontaktabstandshaltern 252 durch die dielektrische Struktur zu den Gateelektroden 150 erstrecken. Die Gatekontaktabstandshalter 252 gewährleisten einen Mindestabstand zwischen den Gatekontakten 317 einerseits und dem Gatedielektrikum 205 und den Halbleitermesas 192 andererseits, so dass Ausrichtungs- bzw. Justierungsanforderungen für eine lithographische Maske, die Öffnungen in den Ausrichtungsstöpseln 250 für die Bildung der Gatekontakte 317 vorsieht, gelockert sind. Gemäß anderen Ausführungsbeispielen kann die Bildung der Gatekontakte 317 einer Entfernung der Platzhalterstrukturen 254 folgen (vgl. 3E).

Claims (13)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung (500), umfassend: selektives Aufwachsen von Halbleiteroxidpfeilern (202) auf Halbleitermesas (192), die zwischen Vorläuferstrukturen (190) gebildet sind, die sich von einer Hauptoberfläche (101) in ein Halbleitersubstrat (100a) erstrecken, Füllen von Räumen zwischen den Halbleiteroxidpfeilern (202) mit wenigstens einem Hilfsmaterial, um Ausrichtungsstöpsel (250) in einer vertikalen Projektion der Vorläuferstrukturen (190) zu bilden, selektives Entfernen der Halbleiteroxidpfeiler (202) gegenüber den Ausrichtungsstöpseln (250), Vorsehen von Kontaktabstandshaltern (305) längs Seitenwänden der Ausrichtungsstöpsel (250), und Vorsehen von Kontaktstöpseln (315), die direkt an die Halbleitermesas (192) zwischen einzelnen gegenüberliegenden Kontaktabstandshaltern (305) angrenzen.
  2. Verfahren nach Anspruch 1, bei dem das selektive Aufwachsen der Halbleiterpfeiler (202) umfasst: Freilegen von Seitenwänden der Halbleitermesas (192) in oberen Abschnitten der Vorläuferstrukturen (190), die an die Hauptoberfläche (101) angrenzen, und Behandeln von wenigstens einer Fläche aus der Hauptoberfläche (101) und den freiliegenden Seitenwänden, um während eines Wachstums der Halbleiteroxidpfeiler (202) verschiedene Oxidwachstumsraten auf der Hauptoberfläche (202) und den freiliegenden Seitenwänden zu erhalten.
  3. Verfahren nach Anspruch 1, bei dem das selektive Aufwachsen der Halbleiterpfeiler (202) umfasst: Vorsehen an wenigstens oberen Teilen der Vorläuferstrukturen (190) von einem Opfermaterial (150), Einführen von ersten Fremdstoffen durch die Hauptoberfläche (101), um Implantationszonen (110a) in den Halbleitermesas (192) zu bilden, und Entfernen des Opfermaterials (150).
  4. Verfahren nach Anspruch 3, weiterhin umfassend: Aufwachsen der Halbleiteroxidpfeiler (202) mit einer höheren Wachstumsrate auf Teilen des Halbleitersubstrats mit einer ersten Fremdstoffkonzentration als auf Teilen mit einer zweiten, niedrigeren Fremdstoffkonzentration.
  5. Verfahren nach Anspruch 3 oder 4, weiterhin umfassend: Bilden einer die oberen Teile auskleidenden Stoppschicht (202b) vor Vorsehen des Opfermaterials (150).
  6. Verfahren nach einem der Ansprüche 3 bis 5, weiterhin umfassend: Planarisieren der Hauptoberfläche (101) nach Vorsehen des Opfermaterials (150) und vor Einführen der Fremdstoffe zum Bilden der Implantationszonen (110a).
  7. Verfahren nach einem der Ansprüche 3 bis 6, weiterhin umfassend: Einführen von zweiten Fremdstoffen mit einem zum ersten Leitfähigkeitstyp der ersten Fremdstoffe entgegengesetzten zweiten Leitfähigkeitstyp in die Halbleitermesas (192) vor Entfernen des Opfermaterials (150).
  8. Verfahren nach einem der Ansprüche 3 bis 7, bei dem das Halbleiteroxid durch einen Nassoxidationsprozess aufgewachsen ist.
  9. Verfahren nach einem der Ansprüche 3 bis 8, bei dem das Bilden der Ausrichtungsstöpsel (250) umfasst: Bilden von Gatekontaktabstandshaltern (252) eines ersten Hilfsmaterials längs Seitenwänden der Halbleiteroxidpfeiler (202), und Bilden von Platzhalterstrukturen (254) eines zweiten, verschiedenen Hilfsmaterials zwischen den Gatekontaktabstandshaltern (252).
  10. Verfahren nach Anspruch 9, weiterhin umfassend: Entfernen der Platzhalterstrukturen (254), um Kontaktöffnungen zu bilden, und Bilden von Gatekontakten in den Kontaktöffnungen.
  11. Halbleitervorrichtung umfassend: Unteroberflächenstrukturen (190), die sich von einer Hauptoberfläche (101) in einen Halbleiterteil (100a) erstrecken, wobei jede Unteroberflächenstruktur (190) eine Gateelektrode (150) aufweist, die von dem Halbleiterteil (100a) dielektrisch isoliert ist, Ausrichtungsstöpsel (250) in einer vertikalen Projektion der Unteroberflächenstrukturen (190), Kontaktabstandshalter (305), die sich längs Seitenwänden der Ausrichtungsstöpsel (250) geneigt zu der Hauptoberfläche (101) erstrecken, Kontaktstöpsel (315), die direkt an Halbleitermesas (192) zwischen den Unteroberflächenstrukturen (190) angrenzen, wobei die Kontaktstöpsel (315) zwischen einzelnen gegenüberliegenden Kontaktabstandshaltern (305) vorgesehen sind, wobei die Ausrichtungsstöpsel (250) Gatekontaktabstandshalter (252), Gatekontakte (317) und eine dielektrische Füllung (256) aufweisen, wobei die Gatekontaktabstandshalter (252) ein erstes Hilfsmaterial aufweisen und längs Seitenwänden der Kontaktabstandshalter (305) entgegengesetzt zu den Kontaktstöpseln (315) ausgebildet sind, die dielektrische Füllung (256) und die Kontaktabstandshalter (305) den gleichen Aufbau aufweisen, und die Gatekontakte (317) zwischen den Gatekontaktabstandshaltern (252) ausgebildet und jeweils einer jeweiligen Unteroberflächenstruktur (190) zugeordnet sind.
  12. Halbleitervorrichtung nach Anspruch 11, weiterhin umfassend: Sourcezonen (110) eines ersten Leitfähigkeitstyps in den Halbleitermesas (192) direkt angrenzend an die Hauptoberfläche (101) .
  13. Halbleitervorrichtung nach Anspruch 11 oder 12, weiterhin umfassend: Bodyzonen (115) eines komplementären, zweiten Leitfähigkeitstyps in den Halbleitermesas (192), wobei die Bodyzonen (115) erste pn-Übergänge mit den Sourcezonen (110) und zweite pn-Übergänge mit einer Driftschicht (120) des ersten Leitfähigkeitstyps bilden.
DE102014108309.1A 2013-06-18 2014-06-12 Verfahren zum Herstellen einer Halbleitervorrichtung mit ausgerichteten Kontaktstöpseln und Halbleitervorrichtung Active DE102014108309B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/920,179 US9029220B2 (en) 2013-06-18 2013-06-18 Method of manufacturing a semiconductor device with self-aligned contact plugs and semiconductor device
US13/920,179 2013-06-18

Publications (2)

Publication Number Publication Date
DE102014108309A1 DE102014108309A1 (de) 2014-12-18
DE102014108309B4 true DE102014108309B4 (de) 2020-06-18

Family

ID=52009919

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014108309.1A Active DE102014108309B4 (de) 2013-06-18 2014-06-12 Verfahren zum Herstellen einer Halbleitervorrichtung mit ausgerichteten Kontaktstöpseln und Halbleitervorrichtung

Country Status (3)

Country Link
US (2) US9029220B2 (de)
CN (1) CN104241198B (de)
DE (1) DE102014108309B4 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5961563B2 (ja) * 2013-01-25 2016-08-02 株式会社豊田中央研究所 半導体装置の製造方法
US9559198B2 (en) 2013-08-27 2017-01-31 Nxp Usa, Inc. Semiconductor device and method of manufacture therefor
DE102014116706B4 (de) * 2014-11-14 2018-04-19 Infineon Technologies Austria Ag Verfahren zur Herstellung einer Halbleitervorrichtung
US9837526B2 (en) 2014-12-08 2017-12-05 Nxp Usa, Inc. Semiconductor device wtih an interconnecting semiconductor electrode between first and second semiconductor electrodes and method of manufacture therefor
US9472662B2 (en) * 2015-02-23 2016-10-18 Freescale Semiconductor, Inc. Bidirectional power transistor with shallow body trench
US9443845B1 (en) 2015-02-23 2016-09-13 Freescale Semiconductor, Inc. Transistor body control circuit and an integrated circuit
CN106206714B (zh) * 2015-04-30 2020-06-30 联华电子股份有限公司 半导体器件
DE102015110437B4 (de) 2015-06-29 2020-10-08 Infineon Technologies Ag Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist und Verfahren zur Herstellung
US10348295B2 (en) 2015-11-19 2019-07-09 Nxp Usa, Inc. Packaged unidirectional power transistor and control circuit therefore
US10854759B2 (en) * 2016-04-01 2020-12-01 Diodes Incorporated Trenched MOS gate controlled rectifier
US10510598B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned spacers and method forming same
US10727326B2 (en) * 2017-08-21 2020-07-28 Semiconductor Components Industries, Llc Trench-gate insulated-gate bipolar transistors (IGBTs)
US11145727B2 (en) * 2019-10-29 2021-10-12 Nanya Technology Corporation Semiconductor structure and method of forming the same
CN111933700B (zh) * 2020-09-29 2021-06-11 中芯集成电路制造(绍兴)有限公司 功率半导体器件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6717200B1 (en) * 1998-09-30 2004-04-06 Siemens Aktiengesellschaft Vertical field effect transistor with internal annular gate and method of production
US20090111227A1 (en) 2005-04-06 2009-04-30 Christopher Boguslaw Kocon Method for Forming Trench Gate Field Effect Transistor with Recessed Mesas Using Spacers

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
DE102004057237B4 (de) 2004-11-26 2007-02-08 Infineon Technologies Ag Verfahren zum Herstellen von Kontaktlöchern in einem Halbleiterkörper sowie Transistor mit vertikalem Aufbau
JP2010245334A (ja) * 2009-04-07 2010-10-28 Renesas Electronics Corp 半導体装置の製造方法
US8247296B2 (en) * 2009-12-09 2012-08-21 Semiconductor Components Industries, Llc Method of forming an insulated gate field effect transistor device having a shield electrode structure
US8580667B2 (en) * 2010-12-14 2013-11-12 Alpha And Omega Semiconductor Incorporated Self aligned trench MOSFET with integrated diode
JP2012204377A (ja) * 2011-03-23 2012-10-22 Toshiba Corp 電力用半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6717200B1 (en) * 1998-09-30 2004-04-06 Siemens Aktiengesellschaft Vertical field effect transistor with internal annular gate and method of production
US20090111227A1 (en) 2005-04-06 2009-04-30 Christopher Boguslaw Kocon Method for Forming Trench Gate Field Effect Transistor with Recessed Mesas Using Spacers

Also Published As

Publication number Publication date
US9355957B2 (en) 2016-05-31
DE102014108309A1 (de) 2014-12-18
US20150221590A1 (en) 2015-08-06
US9029220B2 (en) 2015-05-12
CN104241198A (zh) 2014-12-24
CN104241198B (zh) 2017-10-27
US20140367773A1 (en) 2014-12-18

Similar Documents

Publication Publication Date Title
DE102014108309B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit ausgerichteten Kontaktstöpseln und Halbleitervorrichtung
DE102013106055B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Kontakteinsatz und einem metallischen Rekombinationselement sowie Halbleitervorrichtung
DE102012217491B4 (de) Transistor, verfahren zur herstellung eines transistors und verfahren zurverringerung der parasitären kapazität in einem multi-gate-feldeffekttransistor
DE102014110650B4 (de) Halbleitervorrichtung mit zelltrenchstrukturen und kontakten und verfahren zum herstellen einer halbleitervorrichtung
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102014107325B4 (de) Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE102014101937B4 (de) Verfahren zum Herstellen einer Superübergang-Halbleitervorrichtung und Halbleitervorrichtung
DE102012025831B3 (de) Interpolydielektrikum in einer Abschirm-Gate-MOSFET-Vorrichtung und Verfahren zur Herstellung letzterer
DE102006012416B4 (de) Halbleiterbauelement (FET) mit einem runden Nano-Leitungstransistorkanal
DE102013105567B4 (de) Halbleiterdiode und halbleitervorrichtung mit trenchstrukturen und verfahren zur herstellung
DE102014113946B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102014113741B4 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung mit lateralen fet-zellen und feldplatten
DE102013022619B3 (de) Verfahren zum Herstellen eines Halbleiterkörpers
DE102015116576B4 (de) Superjunction-Halbleitervorrichtung mit entgegengesetzt dotierten Halbleiterbereichen, die in Gräben ausgebildet sind, und Verfahren zur Herstellung
DE102012109921B4 (de) Vertikaler Leistungs-MOSFET und Verfahren zu dessen Herstellung
DE102016118956B4 (de) Verfahren und vorrichtung zur zweistufigen dummy-gate-bildung
DE102017117795A1 (de) Fets und verfahren zu deren herstellung
DE102005020410A1 (de) Transistorstruktur und zugehöriges Herstellungsverfahren
DE102013108473A1 (de) Halbleitervorrichtung mit einem graben in einem halbleitersubstrat und verfahren zur herstellung einer halbleitervorrichtung
DE3603470A1 (de) Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat
DE102014106094A1 (de) Halbleitervorrichtung mit einer Superjunctionstruktur mit einem, zwei oder mehreren Paaren von Kompensationsschichten
DE102014115321B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mittels einer Ausrichtungsschicht
DE102014108790B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Vorrichtungstrennungsstrukturen und Halbleitervorrichtung
DE102017102127A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung einer Epitaxie und Halbleitervorrichtungen mit einer lateralen Struktur
DE102017120535A1 (de) Halbleitervorrichtung und Halbleitersubstrat, das eine poröse Schicht enthält, und Herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative