DE102016118956B4 - Verfahren und vorrichtung zur zweistufigen dummy-gate-bildung - Google Patents

Verfahren und vorrichtung zur zweistufigen dummy-gate-bildung Download PDF

Info

Publication number
DE102016118956B4
DE102016118956B4 DE102016118956.1A DE102016118956A DE102016118956B4 DE 102016118956 B4 DE102016118956 B4 DE 102016118956B4 DE 102016118956 A DE102016118956 A DE 102016118956A DE 102016118956 B4 DE102016118956 B4 DE 102016118956B4
Authority
DE
Germany
Prior art keywords
dummy gate
gate electrode
electrode layer
forming
inner edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016118956.1A
Other languages
English (en)
Other versions
DE102016118956A1 (de
Inventor
Kuo-Cheng Ching
Kuan-Ting Pan
Chih-Hao Wang
Ying-Keung Leung
Carlos H. Diaz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/202,124 external-priority patent/US9741821B1/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102016118956A1 publication Critical patent/DE102016118956A1/de
Application granted granted Critical
Publication of DE102016118956B4 publication Critical patent/DE102016118956B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren, das Folgendes umfasst: Bilden (406) von Isolationsgebieten (32), die sich in ein Halbleitersubstrat (20) erstrecken;Vertiefen (408) der Isolationsgebiete (32), wobei ein Abschnitt des Halbleitersubstrats (20) zwischen den Isolationsgebieten (32) höher hervorsteht als die Isolationsgebiete (32), um eine Halbleiterfinne (34) zu bilden;Bilden einer unteren Dummy-Gate-Elektrodenschicht (38A);Planarisieren der unteren Dummy-Gate-Elektrodenschicht (38A);Zurückätzen der planarisierten unteren Dummy-Gate-Elektrodenschicht (38A), bis eine obere Fläche der unteren Dummy-Gate-Elektrodenschicht (38A) niedriger ist als eine obere Fläche der Halbleiterfinne (34);Bilden einer oberen Dummy-Gate-Elektrodenschicht (38B) über der planarisierten unteren Dummy-Gate-Elektrodenschicht (38A);Bilden (410, 412) einer Dummy-Gate-Elektrode (46), die einen mittleren Abschnitt der Halbleiterfinne (34) bedeckt, wobei ein Endabschnitt der Halbleiterfinne (34) nicht durch die Dummy-Gate-Elektrode (46) bedeckt ist, wobei die Dummy-Gate-Elektrode (46) Folgendes umfasst:einen unteren Dummy-Gate-Elektrodenabschnitt (46A); undeinen oberen Dummy-Gate-Elektrodenabschnitt (46B), der Polysilizium über dem unteren Dummy-Gate-Elektrodenabschnitt (46A) umfasst, wobei der untere Dummy-Gate-Elektrodenabschnitt (46A) und der obere Dummy-Gate-Elektrodenabschnitt (46B) aus unterschiedlichen Materialien gebildet sind;wobei die Bildung (410, 412) der Dummy-Gate-Elektrode (46) ferner Folgendes umfasst:Strukturieren der oberen Dummy-Gate-Elektrodenschicht (38B) und der unteren Dummy-Gate-Elektrodenschicht (38A) unter Verwendung einer gleichen Ätzmaske zum Bilden des oberen Dummy-Gate-Elektrodenabschnitts (46B) beziehungsweise des unteren Dummy-Gate-Elektrodenabschnitts (46A);Bilden (416) von Source/Drain-Gebieten (52) auf entgegengesetzten Seiten der Dummy-Gate-Elektrode (46); undErsetzen (420,422) der Dummy-Gate-Elektrode (46) mit einer Replacement-Gate-Elektrode (64).

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Technologische Fortschritte bei den IC-Materialien (IC = Integrated Circuit, integrierte Schaltung) und bei deren Gestaltung haben Generationen von integrierten Schaltungen hervorgebracht, bei denen jede Generation kleinere und komplexere Schaltungen aufweist als die vorhergehenden Generationen. Im Laufe der IC-Entwicklung hat die Funktionsdichte (zum Beispiel die Anzahl von pro Chipfläche miteinander verbundenen Bauelementen) allgemein zugenommen, während die Geometriegrößen abgenommen haben. Dieser Prozess der maßstäblichen Verkleinerung stellt allgemein Vorteile durch die Erhöhung der Produktionseffizienz und die Senkung der damit verbundenen Kosten bereit.
  • Ein solcher Prozess der maßstäblichen Verkleinerung hat auch die Komplexität der Verarbeitung und Herstellung von ICs erhöht und, um diese Vorteile auszuführen, sind ähnliche Entwicklungen in der IC-Verarbeitung und -Herstellung erforderlich. Zum Beispiel wurden Fin-Feldeffekttransistoren (FinFETs) eingeführt, um Planartransistoren zu ersetzen. Die Strukturen von FinFETs und Verfahren zur Herstellung von FinFETs werden gegenwärtig entwickelt.
  • Stand der Technik zum Gegenstand der Erfindung ist beispielsweise zu finden in US 2014 / 0 084 383 A1 und US 8 258 587 B2 .
  • Die Erfindung sieht ein Verfahren gemäß Anspruch 1, ein Verfahren gemäß Anspruch 6 und eine Vorrichtung gemäß Anspruch 12 vor. Ausgestaltungen sind in den abhängigen Ansprüchen angegeben.
  • Figurenliste
  • Gesichtspunkte der vorliegenden Offenbarung sind bei der Lektüre der folgenden detaillierten Beschreibung im Zusammenhang mit den begleitenden Figuren am besten verständlich. Es sei erwähnt, dass verschiedene Merkmale gemäß der Standardpraxis in der Branche nicht maßstabsgetreu sind. Tatsächlich kann es sein, dass die Abmessungen der verschiedenen Merkmale der Verständlichkeit der Erörterung halber beliebig vergrößert oder verkleinert wurden.
    • 1 bis 15 sind perspektivische und Querschnittsansichten von Zwischenstufen bei der Bildung eines Fin-Feldeffekttransistors (FinFET) gemäß einigen Ausführungsformen.
    • 16A bis 23B veranschaulichen Querschnittsansichten der Replacement-Gates von FinFETs gemäß einigen Ausführungsformen.
    • 24 bis 28 sind perspektivische und Querschnittsansichten von Zwischenstufen bei der Bildung eines FinFET gemäß einigen Ausführungsformen.
    • 29A bis 31B veranschaulichen Querschnittsansichten der Replacement-Gates von FinFETs gemäß einigen Ausführungsformen.
    • 32 veranschaulicht einen Verfahrensablauf zum Bilden von FinFETs gemäß einigen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zur Ausführung verschiedener Merkmale der Erfindung bereit. Spezifische Beispiele von Bauteilen und Anordnungen sind in der Folge beschrieben, um die vorliegende Offenbarung zu vereinfachen. Dabei handelt es sich selbstverständlich lediglich um Beispiele. Zum Beispiel kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Merkmal in direktem Kontakt gebildet sind, und kann auch Ausführungsformen umfassen, in denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal gebildet sein können, derart, dass es sein kann, dass das erste und das zweite Merkmal nicht in direktem Kontakt stehen. Zusätzlich kann die vorliegende Offenbarung Bezugsziffern und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient den Zwecken der Einfachheit und Deutlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Ausgestaltungen vor.
  • Ferner können Begriffe, die ein räumliches Verhältnis beschreiben, wie beispielsweise „darunterliegend“, „unter“, „untere/r/s“, „darüberliegend“, „obere/r/s“ und dergleichen, hier der Einfachheit der Beschreibung halber verwendet werden, um das Verhältnis eines Elements oder Merkmals zu (einem) andere/n Element/en oder Merkmal/en zu beschreiben, wie in den Figuren veranschaulicht. Es wird beabsichtigt, dass Begriffe, die ein räumliches Verhältnis beschreiben, verschiedene Ausrichtungen des Bauelements bei der Verwendung oder beim Betrieb zusätzlich zu der in den Figuren bildlich dargestellten Ausrichtung umfassen. Die Vorrichtung kann anders (um 90 Grad gedreht oder in anderen Ausrichtungen) ausgerichtet sein und die Bezeichnungen für räumliche Verhältnisse, die hier verwendet werden, können ebenfalls dementsprechend ausgelegt werden.
  • Gemäß verschiedenen Ausführungsbeispielen werden Fin-Feldeffekttransistoren (FinFETs) und die Verfahren zu dessen Bildung bereitgestellt. Die Zwischenstufen der Bildung der FinFETs sind veranschaulicht. Die Varianten der Ausführungsformen werden erörtert. Über die verschiedenen Ansichten und veranschaulichenden Ausführungsformen hinweg werden gleiche Bezugszeichen verwendet, um gleiche Elemente zu bezeichnen.
  • 1 bis 15 veranschaulichen die perspektivischen und Querschnittsansichten von Zwischenstufen bei der Bildung eines FinFET gemäß einigen Ausführungsformen. Die in 1 bis 15 gezeigten Schritte sind auch schematisch in dem Verfahrensablauf 400 veranschaulicht, der in 32 gezeigt ist. In der nachfolgenden Erörterung werden die Verfahrensschritte, die in 1 bis 15 gezeigt sind, unter Bezugnahme auf die Verfahrensschritte in 32 erörtert.
  • 1 veranschaulicht eine perspektivische Ansicht des Substrats 20, das Teil eines Wafers sein kann. Das Substrat 20 kann ein Halbleitersubstrat, wie beispielsweise ein Siliziumsubstrat, ein Siliziumkohlenstoffsubstrat, ein Silizium-on-Insulator-Substrat oder ein Substrat sein, das aus anderen Halbleitermaterialien gebildet ist. Das Substrat 20 kann leicht mit einer Störstelle vom p-Typ oder vom n-Typ dotiert sein. Eine Anti-Punch-Through-Implantation (APT) (durch Pfeile veranschaulicht) wird auf einem oberen Abschnitt des Substrats 20 durchgeführt, um das APT-Gebiet 21 zu bilden. Der entsprechende Schritt ist als Schritt 402 in dem in 32 gezeigten Verfahrensablauf gezeigt. Der Leitfähigkeitstyp der Dotierstoffe, die während der APT-Implantation implantiert werden, ist demjenigen des Source/Drain-Gebiets (nicht gezeigt) des entsprechenden zu bildenden FinFET entgegengesetzt. Die APT-Schicht 21 erstreckt sich unter den aufeinanderfolgend gebildeten Source/Drain-Gebieten in dem resultierenden FinFET, der in aufeinanderfolgenden Schritten gebildet wird, und wird verwendet, um die Ableitung von den Source/Drain-Gebieten zum Substrat 20 zu verringern. Die Dotierstoffkonzentration in der APT-Schicht 21 kann gemäß einigen Ausführungsbeispielen im Bereich zwischen etwa 1E18 /cm3 und etwa 1E19 /cm3 liegen. Der Deutlichkeit halber kann es sein, dass das APT-Gebiet 21 in den nachfolgenden Zeichnungen nicht veranschaulicht ist.
  • Unter Bezugnahme auf 2 wird eine Epitaxie-Halbleiterschicht 22 durch Epitaxie auf dem Substrat 20 gezüchtet. Der entsprechende Schritt ist als Schritt 404 in dem in 32 gezeigten Verfahrensablauf gezeigt. Über die gesamte Beschreibung hinweg werden die Epitaxie-Halbleiterschicht 22 und das Substrat 20 als Kombination auch als ein Halbleitersubstrat bezeichnet. Die Epitaxie-Halbleiterschicht 22 kann Siliziumgermanium (SiGe), Siliziumkohlenstoff oder Silizium (germanium- und kohlenstofffrei) umfassen. Wenn sie aus SiGe gebildet ist, kann der Prozentsatz an Germanium (Atomprozent) der Epitaxie-Halbleiterschicht 22 im Bereich zwischen etwa 25 Prozent und etwa 35 Prozent liegen, wobei auch höhere oder niedrigere Prozentsätze an Germanium verwendet werden können. Es versteht sich indes, dass die über die Beschreibung hinweg angeführten Werte Beispiele sind und auf unterschiedliche Werte geändert werden können.
  • Das Pad-Oxid 24 und die harte Maske 26 sind über der Epitaxie-Halbleiterschicht 22 gebildet. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung ist das Pad-Oxid 24 aus Siliziumoxid gebildet, das durch Oxidieren einer Flächenschicht der Halbleiterschicht 22 gebildet werden kann. Die harte Maske 26 kann aus Siliziumnitrid, Siliziumoxinitrid, Siliziumkarbid, Siliziumcarbonitrid oder dergleichen gebildet sein.
  • Als Nächstes werden, wie in 3 gezeigt, die harte Maske 26, das Pad-Oxid 24, die Halbleiterschicht 22 und das Substrat 20 strukturiert, um Gräben 28 zu bilden. Dementsprechend werden Halbleiterstreifen 30 gebildet. Die Gräben 28 erstrecken sich in die Halbleiterschicht 22 und das Substrat 20 und weisen Längsrichtungen auf, die parallel zueinander sind.
  • Als Nächstes werden, wie in 4 gezeigt, Isolationsgebiete 32, die alternativ auch als Shallow Trench Isolation (STI) Gebiete bezeichnet werden, in den Gräben 28 gebildet (3). Der entsprechende Schritt ist als Schritt 406 in dem in 32 gezeigten Verfahrensablauf gezeigt. Das Bilden kann das Füllen der Gräben 28 mit (einer) dielektrischen Schicht/en, zum Beispiel unter Verwendung von Flowable Chemical Vapor Deposition (FCVD), und das Durchführen eines chemisch mechanischen Polierens (CMP) umfassen, um die obere Fläche des dielektrischen Materials mit der oberen Fläche der harten Maske 26 oder den oberen Flächen der Isolationsgebiete 32 zu nivellieren. Nach dem CMP werden die harte Maske 26 und das Pad-Oxid 24 (3) entfernt.
  • Als Nächstes werden unter Bezugnahme auf 5 die STI-Gebiete 32 vertieft, derart, dass die oberen Flächen der resultierenden STI-Gebiete 32 tiefer sind als die obere Fläche der Halbleiterstreifen 30. Der entsprechende Schritt ist als Schritt 408 in dem in 32 gezeigten Verfahrensablauf gezeigt. Über die gesamte Beschreibung hinweg werden die oberen Abschnitte der Halbleiterstreifen 30, deren obere Abschnitte höher sind als die oberen Flächen der STI-Gebiete 32, als Halbleiterfinnen 34 bezeichnet, während die unteren Abschnitte der Halbleiterstreifen 30, die tiefer sind als die oberen Flächen der STI-Gebiete 32, weiterhin als Halbleiterstreifen 30 bezeichnet werden.
  • 6 veranschaulicht die Bildung von Dummy-Oxid (Dummy-Gate-Dielektrikum) 36, das gemäß einigen Ausführungsformen Siliziumoxid umfassen kann. Das Dummy-Oxid 36 kann durch Abscheiden oder Oxidieren der Flächenschichten von Halbleiterfinnen 34 gebildet werden. Dementsprechend kann das Dummy-Oxid 36 sich auf den oberen Flächen von STI-Gebieten 32 erstrecken oder nicht.
  • 7 veranschaulicht die zweistufige Bildung der Dummy-Gate-Elektrodenschicht 38, die Dummy-Gate-Elektrodenschichten 38A und 38B umfasst, die gemeinsam als Gate-Elektrodenschicht 38 bezeichnet werden. Der entsprechende Schritt ist als Schritt 410 in dem in 32 gezeigten Verfahrensablauf gezeigt. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird im ersten Schritt die Dummy-Gate-Elektrodenschicht 38A gebildet. Die Dummy-Gate-Elektrodenschicht 38A wird aus einem Material und unter Verwendung eines Verfahrens gebildet, die eine bessere Füllfähigkeit aufweisen als Polysilizium. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung ist die Dummy-Gate-Elektrodenschicht 38A aus Siliziumnitrid gebildet, das unter Verwendung von Atomlagenabscheidung (Atomic Layer Deposition - ALD) gebildet werden kann. Gemäß alternativen Ausführungsformen wird die Dummy-Gate-Elektrodenschicht 38A durch Aufschleudern von Kohlenstoff gebildet, das Kohlenstoff umfasst. Gemäß weiteren alternativen Ausführungsformen wird die Dummy-Gate-Elektrodenschicht 38A aus aufgeschleudertem Glas gebildet, das ein Oxid umfasst. Die resultierende Dummy-Gate-Elektrodenschicht 38A ist somit frei von Nähten und Leerstellen.
  • Die Dummy-Gate-Elektrodenschicht 38A wird mit einer untersten Ebene gebildet, die höher ist als die oberen Flächen des Dummy-Oxids 36. Eine Planarisierung (wie beispielsweise ein chemisch-mechanisches Polieren (CMP)) wird dann durchgeführt, um die obere Fläche der Dummy-Gate-Elektrodenschicht 38A zu nivellieren. Als Nächstes wird die Dummy-Gate-Elektrodenschicht 38B über der Dummy-Gate-Elektrodenschicht 38A gebildet, die unter Verwendung eines Materials gebildet wird, das sich von demjenigen der Dummy-Gate-Elektrodenschicht 38A unterscheidet. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird die Dummy-Gate-Elektrodenschicht 38B aus Polysilizium gebildet, das unter Verwendung von zum Beispiel chemischer Gasphasenabscheidung (Chemical Vapor Deposition - CVD) im Ofen gebildet werden kann. Die obere und die untere Fläche der Dummy-Gate-Elektrodenschicht 38B sind im Wesentlichen eben.
  • Nach der Bildung werden die Dummy-Gate-Elektrodenschichten 38A und 38B in einem Zwei-Stufen-Strukturierungsverfahren strukturiert, wie in 8 bis 10 gezeigt. Der entsprechende Schritt ist als Schritt 412 in dem in 32 gezeigten Verfahrensablauf gezeigt. Die Querschnittsansichten, die in 8 bis 10 gezeigt sind, werden von der vertikalen Ebene erhalten, die die Linie 8-8 in 7 enthält. Unter Bezugnahme auf 8 werden gemäß einigen Ausführungsformen der vorliegenden Offenbarung vor der Strukturierung das Pad-Oxid 39 und die harte Maske 40 gebildet, deren Materialien im Wesentlichen die gleichen sein können wie diejenigen des Pad-Oxids 24 und der harten Maske 26 (3). Dann wird der Photoresist 41 gebildet und strukturiert. In 8 ist die gestrichelte Linie 36' veranschaulicht, um die Position der oberen Fläche des Dummy-Oxids 36 zu zeigen.
  • Dann werden die harte Maske 40 und das Pad-Oxid 39 strukturiert. Das Photoresist 41 wird entfernt und die resultierende Struktur ist in 9 gezeigt. 9 veranschaulicht auch das Ätzen der Dummy-Gate-Elektrodenschicht 38B (8) unter Verwendung eines anisotropen Ätzverfahrens. Der übrige Abschnitt der Dummy-Gate-Elektrodenschicht 38B wird in der Folge als Dummy-Gate-Elektrodenabschnitt 46B bezeichnet. Der in 9 gezeigte Schritt wird als ein erstes Ätzen zum Bilden des Dummy-Gates bezeichnet. Das Ätzgas wird in Abhängigkeit von dem Material der Dummy-Gate-Elektrodenschicht 38B ausgewählt und kann eine Mischung aus Chlor (Cl2) und Stickstoff (N2), oder eine Mischung aus Fluor (F2) und Stickstoff (N2) umfassen, wenn die Dummy-Gate-Elektrodenschicht 38B aus Polysilizium gebildet wird.
  • 10A veranschaulicht einen zweiten Ätzschritt zum Bilden der Dummy-Gate-Elektrode. Die Dummy-Gate-Elektrodenschicht 38A, wie in 9 gezeigt, wird geätzt/strukturiert, was unter Verwendung eines Ätzgases durchgeführt wird, das sich zum Ätzen der Dummy-Gate-Elektrodenschicht 38A eignet. Das Ätzgas kann in Abhängigkeit von dem Material der Dummy-Gate-Elektrodenschicht 38A das gleiche wie das Ätzgas sein, das für das Ätzen der Dummy-Gate-Elektrodenschicht 38B verwendet wird, oder kann sich davon unterscheiden. Wenn zum Beispiel die Dummy-Gate-Elektrodenschicht 38A aus Siliziumnitrid gebildet wird, kann Fluorwasserstoffgas (HF) verwendet werden. Wenn die Dummy-Gate-Elektrodenschicht 38A aus (Aufschleuder)-Kohlenstoff gebildet wird, kann Sauerstoff (O2) verwendet werden. Der übrige Abschnitt der Dummy-Gate-Elektrodenschicht 38A wird in der Folge als Dummy-Gate-Elektrodenabschnitt 46A bezeichnet. Die Dummy-Gate-Elektrodenabschnitte 46A und 46B werden in der Folge gemeinsam als Dummy-Gate-Elektrode 46 bezeichnet. Nachdem die Dummy-Gate-Elektrode 46 gebildet wurde, liegt die obere Fläche der STI-Gebiete 32 frei und auch das Dummy-Oxid 36 liegt frei, wie in 10A gezeigt. Es versteht sich, dass die Halbleiterfinne 34 und das Dummy-Oxid 36 sich in einer unterschiedlichen Ebene befinden als das veranschaulichte STI-Gebiet 32.
  • Erneut wird unter Bezugnahme auf 10A, da die Dummy-Gate-Elektrodenschicht 38A (8 und 9) (aufgrund des Materials) schwieriger zu ätzen sein kann als die Dummy-Gate-Elektrodenschicht 38A, das entsprechende Ätzgas ausgewählt, um eine starke Ätzwirkung aufzuweisen. Folglich können die Seitenwände des Dummy-Gate-Elektrodenabschnitts 46A von den entsprechenden Rändern des Dummy-Gate-Elektrodenabschnitts 46B vertieft sein. Dies kann aufgrund der niedrigen Ätzrate des Dummy-Gate-Elektrodenabschnitts 46B als Reaktion auf das Ätzgas und die starke Wirkung der Ätzung der Dummy-Gate-Elektrodenschicht 38A so sein. Die gestrichelten Linien 46A' veranschaulichen schematisch die entsprechenden Ränder des Dummy-Gate-Elektrodenabschnitts 46A. Der Dummy-Gate-Elektrodenabschnitt 46A kann auch Ränder aufweisen, wie durch die gestrichelten Linien 46A'' gezeigt, wobei die Ränder in der Querschnittsansicht gerade sind, und schräg sind (zum Beispiel mit einem Neigungswinkel α1, der kleiner als etwa 85 Grad ist). Der Dummy-Gate-Elektrodenabschnitt 46B kann auch im Wesentlichen vertikal sein (zum Beispiel mit einem Neigungswinkel α2, der größer als etwa 88 Grad und kleiner oder gleich etwa 90 Grad ist). In 10A kann der Neigungswinkel α2 größer sein als der Neigungswinkel α1, wobei die Differenz gemäß einigen Ausführungsformen größer als etwa 3 Grad ist und möglicherweise zwischen etwa 3 Grad und etwa 10 Grad liegt. 10B veranschaulicht eine perspektivische Ansicht der gleichen Struktur, die in 10A gezeigt ist.
  • Unter Bezugnahme auf 11 werden die freiliegenden Abschnitte des Dummy-Oxids 36, die nicht durch die Dummy-Gate-Elektrode 46 bedeckt sind, in einem Ätzschritt entfernt. Als Nächstes werden in 12 mehrere Verfahrensschritte durchgeführt. Als erstes werden die Gate-Spacer 48 und Fin-Spacer 50 gebildet. Der entsprechende Schritt ist als Schritt 414 in dem in 32 gezeigten Verfahrensablauf gezeigt. Die Gate-Spacer 48 werden auf den Seitenwänden der Dummy-Gate-Elektrode 46 gebildet. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung werden die Gate-Spacer 48 und die Fin-Spacer 50 durch konformes Abscheiden von (einer) dielektrischen Schicht/en und dann durch Durchführen eines anisotropen Ätzens zum Entfernen horizontaler Abschnitte der dielektrischen Schicht/en durchgeführt, wodurch vertikale Abschnitte der dielektrischen Schicht/en übrig bleiben. Gemäß einigen Ausführungsformen werden die Gate-Spacer 48 und Fin-Spacer 50 aus Siliziumnitrid gebildet und können eine einschichtige Struktur aufweisen. Gemäß alternativen Ausführungsformen weisen die Gate-Spacer 48 und Fin-Spacer 50 eine Verbundstruktur auf, die mehrere Schichten umfasst. Zum Beispiel können die Gate-Spacer 48 eine Siliziumoxidschicht und eine Siliziumnitridschicht über der Siliziumoxidschicht umfassen. Die Dummy-Gate-Elektrode 46 und die Gate-Spacer 48 bedecken einen mittleren Abschnitt von jeder der Halbleiterfinnen 34, wodurch die entgegengesetzten Endabschnitte unbedeckt bleiben.
  • In einem anschließenden Schritt werden die Endabschnitte der Halbleiterfinnen 34 (siehe 11), zum Beispiel in einem Trockenätz- oder Nassätzschritt, geätzt. Als Nächstes werden Epitaxiegebiete (Source/Drain-Gebiete) 52 durch selektives Züchten eines Halbleitermaterials von den Aussparungen gebildet, die durch die geätzten Endabschnitte der Halbleiterfinnen 34 übrig sind. Der entsprechende Schritt ist als Schritt 416 in dem in 32 gezeigten Verfahrensablauf gezeigt. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst die Bildung von Source/Drain-Gebieten 52 ein Epitaxiewachstum. Wie in 12 veranschaulicht, werden aufgrund der Sperre der übrigen Abschnitte der Fin-Spacer 50, die Source/Drain-Gebiete 52 zuerst vertikal gezüchtet, wobei währenddessen die Source/Drain-Gebiete 52 nicht horizontal gezüchtet werden. Nachdem die Aussparungen zwischen entgegengesetzten Abschnitten der Fin-Spacer 50 vollständig gefüllt wurden, beginnen die Source/Drain-Gebiete 52, sowohl vertikal als auch horizontal zu wachsen. In 12 sind die oberen Abschnitte der Source/Drain-Gebiete 52 mit abgerundeten Außenflächen veranschaulicht. Gemäß alternativen Ausführungsformen weisen die oberen Abschnitte der Source/Drain-Gebiete 52 schräge Facetten auf.
  • Gemäß einigen beispielhaften Ausführungsformen, in denen der resultierende FinFET ein FinFET vom n-Typ ist, umfassen die Source/Drain-Gebiete 52 Siliziumphosphor (SiP) oder phosphordotierten Siliziumkohlenstoff (SiCP). Gemäß alternativen beispielhaften Ausführungsformen, in denen der resultierende FinFET ein FinFET vom p-Typ ist, umfassen die Source/Drain-Gebiete 52 SiGe und eine Störstelle vom p-Typ, wie beispielsweise Bor oder Indium, die während der Epitaxie an Ort und Stelle dotiert werden kann.
  • Als Nächstes wird, wie in 13 gezeigt, die Ätzstoppschicht 55 die in 12 gezeigte Struktur konform abdeckend gebildet. Dann wird die dielektrische Zwischenschicht (Inter-Layer Dielectric - ILD) 54 gebildet. Die entsprechenden Schritte sind als Schritt 418 in dem in 32 gezeigten Verfahrensablauf gezeigt. Dann wird ein CMP durchgeführt, um die oberen Flächen der ILD 54, die harte Maske 40 (12) und die Gate-Spacer 48 miteinander zu nivellieren. Als Nächstes wird die Dummy-Gate-Elektrode 46 geätzt, was die Aussparung 56 ergibt, wie in 13 und 14 gezeigt. Die Aussparung 56 liegt zwischen entgegengesetzten Gate-Spacern 48. Der entsprechende Schritt ist als Schritt 420 in dem in 32 gezeigten Verfahrensablauf gezeigt. Das Ätzen umfasst zwei Stufen. Unter Bezugnahme auf 13 werden die Dummy-Gate-Elektrodenabschnitte 46B (12) geätzt, zum Beispiel unter Verwendung eines ähnlichen Ätzgases wie in dem Schritt, der in 9 gezeigt ist, was die Aussparung 56 ergibt. Alternativ kann ein Nassätzen verwendet werden, zum Beispiel unter Verwendung einer HF-Lösung.
  • In einem anschließenden Schritt wird der Dummy-Gate-Elektrodenabschnitt 46A (13) geätzt, zum Beispiel unter Verwendung von ähnlichem Ätzgas wie in dem Schritt, der in 10 gezeigt ist. Die resultierende Struktur ist in 14 gezeigt. Alternativ kann ein Nassätzen verwendet werden, zum Beispiel unter Verwendung von phosporiger Säurelösung, wenn der Dummy-Gate-Elektrodenabschnitt 46A Siliziumnitrid umfasst. Die Aussparung 56 erstreckt sich somit hinab bis zu den STI-Gebieten 32. Nachdem der Dummy-Gate-Elektrodenabschnitt 46A geätzt wurde, wird das Dummy-Oxid 36 (in 14 nicht ersichtlich, siehe 6) durch die Aussparung 56 freigelegt.
  • In den anschließenden Schritten wird das freiliegende Dummy-Oxid 36 geätzt, wodurch der mittlere Abschnitt der Halbleiterfinne 34 (in 14 nicht ersichtlich) freigelegt wird. Als Nächstes wird der Replacement-Gate-Stapel 60 in der Aussparung 56 gebildet, wie in 15 gezeigt. Der entsprechende Schritt ist als Schritt 422 in dem in 32 gezeigten Verfahrensablauf gezeigt. Der Replacement-Gate-Stapel 60 kann mehrere dielektrische Schichten, um das Replacement-Gate-Dielektrikum 62 zu bilden, und mehrere leitfähige Schichten umfassen, um die Replacement-Gate-Elektrode 64 zu bilden. Gemäß einigen Ausführungsformen umfasst die Bildung des Gate-Dielektrikums 62 das Durchführen einer (dielektrischen) Grenzflächenschicht und dann das Bilden einer High-k-Dielektrikumschicht auf der Grenzflächenschicht. Die Grenzflächenschicht kann Siliziumoxid umfassen, das durch Behandeln der freiliegenden Fläche der Halbleiterfinnen 34 in einer chemischen Lösung gebildet wird, derart, dass die Halbleiterfinnen 34 oxidiert werden, um ein chemisches Oxid (Siliziumoxid) zu bilden. Das High-k-Dielektrikum wird dann auf der Grenzflächenschicht abgeschieden. Gemäß einigen Ausführungsformen weist das High-k-Dielektrikum einen k-Wert auf, der höher als etwa 7.0 ist, und kann ein Metalloxid oder ein Silikat aus Hf, Al, Zr, La und dergleichen umfassen.
  • Die Replacement-Gate-Elektrode 64 wird über dem Replacement-Gate-Dielektrikum 62 gebildet. Die Replacement-Gate-Elektrode 64 kann ein Metall enthaltendes Material, wie beispielsweise TiN, TaN, TaC, Co, Ru, Al, Cu, W, Kombinationen davon oder mehrere Schichten davon umfassen. Nach der Bildung des Gate-Dielektrikums 62 und der Gate-Elektrode 64 wird eine Planarisierung, wie beispielsweise CMP, durchgeführt, um überschüssige Abschnitte des Gate-Dielektrikums und der Gate-Elektrode über der ILD 54 zu entfernen. So wird der FinFET 66 gebildet.
  • 16A bis 23B veranschaulichen Querschnittsansichten von einigen Abschnitten des FinFET 66 in 15. 16A, 17A, 18A, 19A, 20A, 21A, 22A und 23A werden von der vertikalen Ebene erhalten, die die Linie A-A in 15 enthält, und 16B, 17B, 18B, 19B, 20B, 21B, 22B und 23B werden von der vertikalen Ebene erhalten, die die Linie B-B in 15 enthält. In jeder von 17A bis 23B weisen die Gate-Spacer 48 obere Abschnitte 48B und untere Abschnitte 48A auf, wobei die Verbindungen zwischen 48A und 48B sich auf der gleichen Ebene befinden, wo die Dummy-Gate-Elektrodenabschnitte 46A und 46B miteinander verbunden sind. Gemäß diesen Ausführungsformen befinden sich die Verbindungen zwischen dem Gate-Spacer-Abschnitt 48A und 48B auf der Ebene, die höher ist als die obere Fläche der Halbleiterfinnen 34.
  • 16A und 16B veranschaulichen die Ausführungsformen, in denen die Dummy-Gate-Elektroden 46 in 10B und 11 vertikale Ränder aufweisen und die Ränder der Dummy-Gate-Elektrodenabschnitte 46A mit den entsprechenden Rändern der Dummy-Gate-Elektrodenabschnitte 46B vertikal ausgerichtet sind (damit abschließend). Zusätzlich werden, wenn die Dummy-Gate-Elektrodenabschnitte 46A und 46B geätzt werden, wie in 13 und 14 gezeigt, entweder die inneren Flächenabschnitte der Gate-Spacer 48, die der Vertiefung 56 zugewandt sind, im Wesentlichen aufgrund hoher Ätzselektivitätswerte nicht durch die Ätzmittel geätzt, die in den Schritten verwendet werden, die in 13 und 14 gezeigt sind, oder der obere Abschnitt 48B und der untere Abschnitt 48A werden um einen gleichen Betrag geätzt. Dementsprechend weisen in 16A und 16B der obere Abschnitt 48B und der untere Abschnitt 48A der Gate-Spacer 48 die gleiche Dicke auf.
  • In 16A und 16B bilden der obere Gate-Spacer-Abschnitt 48B und die Seitenwand des Gate-Stapels 60 eine erste Grenzfläche und der untere Gate-Spacer-Abschnitt 48A und die Seitenwand des Gate-Stapels 60 bilden eine zweite Grenzfläche, wobei die erste und die zweite Grenzfläche auf eine im Wesentlichen gleiche vertikale gerade Linie (und eine gleiche vertikale Ebene) in der Querschnittsansicht ausgerichtet sind. In 17A bis 23B befinden sich die erste Grenzfläche und die zweite Grenzfläche nicht in der im Wesentlichen geraden Linie und nicht in der gleichen vertikalen Ebene.
  • 17A und 17B veranschaulichen die Ausführungsformen, in denen die Dummy-Gate-Elektroden 46 in 10B und 11 vertikale Ränder aufweisen und die Ränder der Dummy-Gate-Elektrodenabschnitte 46A in Bezug zu den entsprechenden Rändern der Dummy-Gate-Elektrodenabschnitte 46B vertieft sind. Dies ergibt, dass die Gate-Spacer 48 einen unteren Abschnitt 48A aufweisen, der in Richtung der vertikalen Mittellinie des Replacement-Gates 60 vertieft ist. So wird eine Stufe gebildet, wobei die Stufe den inneren Rand des unteren Abschnitts 48A und den inneren Rand des oberen Abschnitts 48B und die obere Fläche 48C umfasst. Zusätzlich sind in 17A und 17B aus den gleichen Gründen, wie denjenigen, die in den vorhergehenden Abschnitten behandelt wurden, die Dicke T1 der oberen Abschnitte 48B und die Dicke T2 der unteren Abschnitte 48A der Gate-Spacer 48 einander im Wesentlichen gleich (zum Beispiel mit einer Differenz von weniger als 10 Prozent der Dicke T1).
  • In 17A und 17B sind das Replacement-Gate-Dielektrikum 62 und die Replacement-Gate-Elektrode 64 als ein Beispiel veranschaulicht. In 18A bis 23B sind das Replacement-Gate-Dielektrikum 62 und die Replacement-Gate-Elektrode 64 nicht gezeigt. Es versteht sich, dass das Profil des Gate-Dielektrikums 62, das eine konformale Schicht ist, dem Profil des inneren Randes des Gate-Spacers 48 folgen wird, ähnlich wie in 17A und 17B gezeigt.
  • 18A und 18B veranschaulichen die Ausführungsformen, in denen die Gate-Elektroden 46 in 10B und 11 vertikale Ränder aufweisen und die Ränder der Dummy-Gate-Elektrodenabschnitte 46A vertikal mit den entsprechenden Rändern der Dummy-Gate-Elektrodenabschnitte 46B ausgerichtet sind, nachdem der in 11 gezeigte Schritt beendet wurde. Im in 13 und 14 gezeigten Schritt ist aufgrund der Tatsache, dass das Ätzgas zum Ätzen der Gate-Spacer-Abschnitte 48B (13 und 14) eine höhere Ätzrate für das Ätzen der Gate-Spacer-Abschnitte 48A aufweist als das Ätzgas zum Ätzen der Gate-Spacer-Abschnitte 48B, die Dicke T1 der oberen Abschnitte 48B geringer als die Dicke T2 der unteren Abschnitte 48A der Gate-Spacer 48.
  • 19A und 19B veranschaulichen die Ausführungsformen, in denen die Dummy-Gate-Elektroden 46 in 10B und 11 vertikale Ränder aufweisen und die Ränder der Dummy-Gate-Elektrodenabschnitte 46A in Bezug zu den entsprechenden Rändern der Dummy-Gate-Elektrodenabschnitte 46B vertieft sind. Dies hat zur Folge, dass die Gate Spacer 48 untere Abschnitte 48B aufweisen, die in Richtung des Replacement-Gates 60 in Bezug zu den entsprechenden oberen Abschnitten 48A vertieft sind. Ferner ist im in 13 und 14 gezeigten Schritt aufgrund der Tatsache, dass das Ätzgas zum Ätzen der Gate-Spacer-Abschnitte 48B (13 und 14) eine höhere Ätzrate für das Ätzen von Gate-Spacer-Abschnitten 48A aufweist als das Ätzgas zum Ätzen der Gate-Spacer-Abschnitte 48B, die Dicke T1 der oberen Abschnitte 48B geringer als die Dicke T2 der unteren Abschnitte 48A der Gate-Spacer 48.
  • 20A bis 23B veranschaulichen Querschnittsansichten der in 15 gezeigten Struktur. Diese Ausführungsformen sind den in 17A bis 17B gezeigten Ausführungsformen ähnlich, außer, dass die unteren Abschnitte 48A der Gate Spacer 48 mit einem Neigungswinkel α1 schräg sind (siehe 10A). Ansonsten sind die Ausführungsformen, die in 20A und 20B gezeigt sind, den Ausführungen ähnlich, die in 16A beziehungsweise 16B gezeigt sind, die Ausführungsformen, die in 21A und 21B gezeigt sind, sind den Ausführungsformen ähnlich, die in 17A beziehungsweise 17B gezeigt sind, die Ausführungsformen, die in 22A und 22B gezeigt sind, sind den Ausführungsformen ähnlich, die in 18A beziehungsweise 18B gezeigt sind, und die Ausführungsformen, die in 23A und 23B gezeigt sind, sind den Ausführungsformen ähnlich, die in 19A beziehungsweise 19B gezeigt sind.
  • 24 bis 28 veranschaulichen Querschnittsansichten von Zwischenstufen bei der Bildung eines FinFET gemäß alternativen Ausführungsformen. Sofern nichts anderes angegeben ist, sind die Materialien und die Verfahren zur Bildung der Bauelemente in diesen Ausführungsformen im Wesentlichen die gleichen wie die ähnlichen Bauelemente, die durch gleiche Bezugszeichen in den Ausführungsformen bezeichnet sind, die in 1 bis 15 gezeigt sind. Die Details, die das Verfahren zur Bildung und die Materialien der Bauelemente betreffen, die in 24 bis 28 gezeigt sind, können somit in der Erörterung der Ausführungsform gefunden werden, die in 1 bis 15 gezeigt ist.
  • Die Ausgangsschritte dieser Ausführungsformen sind im Wesentlichen die gleichen, wie in 1 bis 7 gezeigt. Als Nächstes wird, wie in 24 gezeigt, die Dummy-Gate-Elektrodenschicht 38A zurück geätzt und die obere Fläche der übrigen Gate-Elektrodenschicht 38A ist niedriger als die obere Fläche des Dummy-Oxids 36 und die oberen Flächen der Halbleiterfinnen 34. Als Nächstes wird die Gate-Elektrodenschicht 38B gebildet und wird planarisiert, um eine obere Fläche aufzuweisen, worauf ein zweistufiges Ätzverfahren folgt, wie in 8, 9 und 10A gezeigt. Die resultierende Struktur ist in 25 gezeigt. In der resultierenden Struktur können die Vertiefung der unteren Gate-Spacer-Abschnitte 48A, die Neigung der unteren Gate-Spacer-Abschnitte 48A usw., wie vorhergehend unter Bezugnahme auf 10A erörtert, den in 10A gezeigten Ausführungsformen ähnlich sein oder nicht. Darüber hinaus sind in der resultierenden Struktur die Grenzflächen zwischen Dummy-Gate-Elektrodenabschnitten 46A und Dummy-Gate-Elektrodenabschnitten 46B niedriger als die obere Fläche des Dummy-Oxids 36 und die oberen Flächen der Halbleiterfinnen 34.
  • Die darauf folgenden Schritte sind im Wesentlichen die gleichen wie in 11 bis 15 gezeigt. Zum Beispiel werden in 26 die freiliegenden Abschnitte des Dummy-Oxids 36 geätzt, wodurch die Halbleiterfinnen 34 freigelegt werden. In 27 sind die Gate-Spacer 48 und die Fin-Spacer 50 gebildet, worauf das Ätzen der Endabschnitte der Halbleiterfinnen 34 und die Bildung der Source/Drain-Gebiete 52 folgt. In 28 sind die Ätzstoppschicht 55 und die ILD 54 gebildet und planarisiert, worauf die Entfernung der oberen Fläche der Dummy-Gate-Elektrodenabschnitte 46B folgt, wie in 28 gezeigt. Als Nächstes werden die Dummy-Gate-Elektrodenabschnitte 46A entfernt und die resultierende Struktur ist die gleiche wie in 14 gezeigt. Die darauf folgenden Verfahrensschritte und die Strukturen sind ähnlich wie diejenigen, die in 15 gezeigt sind, und werden somit hier nicht noch einmal wiederholt. Der resultierende FinFET 66 ist auch ähnlich wie in 15 gezeigt.
  • 29A bis 31B veranschaulichen Querschnittsansichten von einigen Abschnitten des FinFET 66 in 15. 29A, 30A und 31A werden von der vertikalen Ebene erhalten, die die Linie A-A in 15 enthält, und 29B, 30B und 31B werden von der vertikalen Ebene erhalten, die die Linie B-B in 15 enthält. In 29A bis 31B weisen die Gate-Spacer 48 obere Abschnitte 48B und untere Abschnitte 48A auf, wobei die Verbindungen zwischen dem Gate-Spacer-Abschnitt 48A und 48B sich auf der gleichen Ebene befinden, wo die Dummy-Gate-Elektrodenabschnitte 46A und 46B miteinander verbunden sind. Gemäß diesen Ausführungsformen befinden sich die Verbindungen zwischen dem Gate-Spacer-Abschnitt 48A und 48B auf der Ebene, die niedriger ist als die obere Fläche der Halbleiterfinnen 34. Es versteht sich, dass die unteren Dummy-Gate-Elektrodenabschnitte 46A schwierig zu bilden sind (im in 10A gezeigten Schritt schwierig zu strukturieren) und schwierig zu entfernen sind (in den in 14 gezeigten Schritten). Dementsprechend wird dadurch, dass der Dummy-Gate-Elektrodenabschnitt 46A dünner gemacht wird, die Verfahrensschwierigkeit vermindert und das Profil der resultierenden Replacement-Gates und Gate-Spacer kann verbessert werden.
  • Die in 29A bis 31B gezeigten Ausführungsformen sind den in 17A bis 19B gezeigten Ausführungsformen ähnlich, außer dass in 29A bis 31B die Verbindungen zwischen den Gate-Spacer-Abschnitten 48A und 48B sich auf der Höhe befinden, die niedriger ist als die obere Fläche der Halbleiterfinnen 34. Die Details dieser Ausführungsformen werden somit hier nicht wiederholt. Zusätzlich können durch Annehmen der Ausführungsformen, wie in 24 bis 28 gezeigt, die unteren Abschnitte der Gate-Spacer 48 auch abgeschrägt werden. Die entsprechenden Strukturen sind ähnlich wie in 20A bis 23B gezeigt, außer dass die Verbindungen der Gate-Spacer-Abschnitte 48A und 48B niedriger sind als die oberen Flächen der Halbleiterfinnen 34.
  • Die Ausführungsformen der vorliegenden Offenbarung weisen einige vorteilhafte Merkmale auf. Durch die Verwendung einer zweistufigen Dummy-Gate-Elektrodenbildung wird die Stärke der Dummy-Gate-Elektroden verbessert. Ergebnisse von Experimenten deuten darauf hin, dass, wenn die Dummy-Gate-Elektroden aus Polysilizium gebildet werden, die benachbarten von den Polysilizium-Dummy-Gate-Elektroden, wenn sie ein sehr hohes Seitenverhältnis aufweisen, sich neigen und aneinander haften können, was einen Ausbeuteverlust und eine Verschlechterung der Leistung zur Folge hat. Durch das Ersetzen der unteren Dummy-Gate-Elektrodenmaterialien mit ausgewählten Materialien, die sich von Polysilizium unterscheiden, wird die Stärke der Dummy-Gate-Elektroden verbessert und die Dummy-Gate-Elektroden erleiden eine niedrigere Abfall- und Haftrate, wie durch Experimente gezeigt.

Claims (16)

  1. Verfahren, das Folgendes umfasst: Bilden (406) von Isolationsgebieten (32), die sich in ein Halbleitersubstrat (20) erstrecken; Vertiefen (408) der Isolationsgebiete (32), wobei ein Abschnitt des Halbleitersubstrats (20) zwischen den Isolationsgebieten (32) höher hervorsteht als die Isolationsgebiete (32), um eine Halbleiterfinne (34) zu bilden; Bilden einer unteren Dummy-Gate-Elektrodenschicht (38A); Planarisieren der unteren Dummy-Gate-Elektrodenschicht (38A); Zurückätzen der planarisierten unteren Dummy-Gate-Elektrodenschicht (38A), bis eine obere Fläche der unteren Dummy-Gate-Elektrodenschicht (38A) niedriger ist als eine obere Fläche der Halbleiterfinne (34); Bilden einer oberen Dummy-Gate-Elektrodenschicht (38B) über der planarisierten unteren Dummy-Gate-Elektrodenschicht (38A); Bilden (410, 412) einer Dummy-Gate-Elektrode (46), die einen mittleren Abschnitt der Halbleiterfinne (34) bedeckt, wobei ein Endabschnitt der Halbleiterfinne (34) nicht durch die Dummy-Gate-Elektrode (46) bedeckt ist, wobei die Dummy-Gate-Elektrode (46) Folgendes umfasst: einen unteren Dummy-Gate-Elektrodenabschnitt (46A); und einen oberen Dummy-Gate-Elektrodenabschnitt (46B), der Polysilizium über dem unteren Dummy-Gate-Elektrodenabschnitt (46A) umfasst, wobei der untere Dummy-Gate-Elektrodenabschnitt (46A) und der obere Dummy-Gate-Elektrodenabschnitt (46B) aus unterschiedlichen Materialien gebildet sind; wobei die Bildung (410, 412) der Dummy-Gate-Elektrode (46) ferner Folgendes umfasst: Strukturieren der oberen Dummy-Gate-Elektrodenschicht (38B) und der unteren Dummy-Gate-Elektrodenschicht (38A) unter Verwendung einer gleichen Ätzmaske zum Bilden des oberen Dummy-Gate-Elektrodenabschnitts (46B) beziehungsweise des unteren Dummy-Gate-Elektrodenabschnitts (46A); Bilden (416) von Source/Drain-Gebieten (52) auf entgegengesetzten Seiten der Dummy-Gate-Elektrode (46); und Ersetzen (420,422) der Dummy-Gate-Elektrode (46) mit einer Replacement-Gate-Elektrode (64).
  2. Verfahren nach Anspruch 1, wobei das Bilden der unteren Dummy-Gate-Elektrodenschicht (38A) Atomlagenabscheidung umfasst und das Bilden der oberen Dummy-Gate-Elektrodenschicht (38B) chemische Gasphasenabscheidung umfasst.
  3. Verfahren nach Anspruch 1, wobei das Bilden der unteren Dummy-Gate-Elektrodenschicht (38A) Aufschleudern umfasst und das Bilden der oberen Dummy-Gate-Elektrodenschicht (38B) chemische Gasphasenabscheidung umfasst.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei die obere Dummy-Gate-Elektrodenschicht (38B) und die untere Dummy-Gate-Elektrodenschicht (38A) durch Ätzen unter Verwendung verschiedener Ätzgase strukturiert werden.
  5. Verfahren nach einem der Ansprüche 1 bis 3, wobei die obere Dummy-Gate-Elektrodenschicht (38B) und die untere Dummy-Gate-Elektrodenschicht (38A) durch Ätzen unter Verwendung eines gleichen Ätzgases strukturiert werden.
  6. Verfahren, das Folgendes umfasst: Bilden einer Dummy-Oxidschicht (36), die eine obere Fläche und Seitenwände einer Halbleiterfinne (34) kontaktiert; Bilden einer unteren Dummy-Gate-Elektrodenschicht (38A) über der Dummy-OxidSchicht (36); Planarisieren der unteren Dummy-Gate-Elektrodenschicht (38A); Zurückätzen der planarisierten unteren Dummy-Gate-Elektrodenschicht (38A), wobei eine obere Dummy-Gate-Elektrodenschicht (38B) über der zurückgeätzten unteren Dummy-Gate-Elektrodenschicht (38A) gebildet wird; Bilden der oberen Dummy-Gate-Elektrodenschicht (38B) über der planarisierten unteren Dummy-Gate-Elektrodenschicht (38A), wobei die obere Dummy-Gate-Elektrodenschicht (38B) Polysilizium umfasst; Durchführen eines ersten Ätzschritts zum Ätzen der oberen Dummy-Gate-Elektrodenschicht (38B) unter Verwendung eines ersten Ätzgases; Durchführen eines zweiten Ätzschritts zum Ätzen der unteren Dummy-Gate-Elektrodenschicht (38A) unter Verwendung eines zweiten Ätzgases, das sich von dem ersten Ätzgas unterscheidet, wobei die übrigen Abschnitte der oberen Dummy-Gate-Elektrodenschicht (38B) und der unteren Dummy-Gate-Elektrodenschicht (38A) in Kombination eine Dummy-Gate-Elektrode (46) bilden; Bilden von Gate-Spacern (48) auf entgegengesetzten Seitenwänden der Dummy-Gate-Elektrode (46); Bilden einer dielektrischen Zwischenschicht, (54) auf entgegengesetzten Seiten der Dummy-Gate-Elektrode (46); und Ersetzen der Dummy-Gate-Elektrode (46) mit einem Replacement-Gate (60).
  7. Verfahren nach Anspruch 6, wobei die planarisierte untere Dummy-Gate-Elektrodenschicht (38A) zurückgeätzt wird, bis eine obere Fläche der unteren Dummy-Gate-Elektrodenschicht (38A) niedriger ist als die obere Fläche der Halbleiterfinne (34).
  8. Verfahren nach Anspruch 6 oder 7, wobei nach dem Ersetzen der Dummy-Gate-Elektrode (46) mit dem Replacement-Gate (60) Abschnitte der Gate-Spacer (48) bleiben.
  9. Verfahren nach einem der Ansprüche 6 bis 8, wobei das Bilden der unteren Dummy-Gate-Elektrodenschicht (38A) das Abscheiden von Siliziumnitrid unter Verwendung von Atomlagenabscheidung umfasst.
  10. Verfahren nach einem der Ansprüche 6 bis 8, wobei das Bilden der unteren Dummy-Gate-Elektrodenschicht (38A) das Abscheiden von Kohlenstoff unter Verwendung von Aufschleudern umfasst.
  11. Verfahren nach einem der Ansprüche 6 bis 8, wobei das Bilden der unteren Dummy-Gate-Elektrodenschicht (38A) das Bilden von aufgeschleudertem Glas umfasst.
  12. Vorrichtung, die Folgendes umfasst: ein Halbleitersubstrat (20); Isolationsgebiete (32), die sich in das Halbleitersubstrat (20) erstrecken; eine Halbleiterfinne (34) zwischen entgegengesetzten Abschnitten der Isolationsgebiete (32), und wobei die Halbleiterfinne (34) höher ist als obere Flächen der Isolationsgebiete (32); einen Gate-Stapel (60) auf einer oberen Fläche und entgegengesetzten Seiten der Halbleiterfinne (34); und einen Gate-Spacer (48), der eine Seitenwand des Gate-Stapels (60) kontaktiert, wobei der Gate-Spacer (48) Folgendes umfasst: einen unteren Abschnitt (48A), der einen ersten Innenrand aufweist, der eine Seitenwand des Gate-Stapels (60) kontaktiert; und einen oberen Abschnitt (48B) über dem unteren Abschnitt (48A), wobei der obere Abschnitt (48B) einen zweiten Innenrand aufweist, der die Seitenwand des Gate-Stapels (60) kontaktiert, wobei der erste Innenrand und der zweite Innenrand versetzt sind, wobei eine Verbindung des unteren Abschnitts (48A) und des oberen Abschnitts (48B) des Gate-Spacers (48) höher ist als die obere Fläche der Halbleiterfinne (34).
  13. Verfahren nach Anspruch 12, wobei der erste Innenrand und der zweite Innenrand im Wesentlichen gerade sind und der erste Innenrand mehr in Richtung einer vertikalen Mittellinie des Gate-Stapels (60) vertieft ist als der zweite Innenrand.
  14. Vorrichtung nach Anspruch 12 oder 13, wobei der untere Abschnitt (48A) dicker ist als der obere Abschnitt (48B).
  15. Vorrichtung nach einem der Ansprüche 12 bis 14, wobei der erste Innenrand und der zweite Innenrand gemeinsam mit einer oberen Fläche des unteren Abschnitts (48A) des Gate-Spacers (48) eine Stufe bilden.
  16. Vorrichtung nach einem der Ansprüche 12 bis 15, wobei der erste Innenrand und der zweite Innenrand im Wesentlichen gerade sind und der erste Innenrand mehr geneigt ist als der zweite Innenrand.
DE102016118956.1A 2016-03-24 2016-10-06 Verfahren und vorrichtung zur zweistufigen dummy-gate-bildung Active DE102016118956B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662312719P 2016-03-24 2016-03-24
US62/312,719 2016-03-24
US15/202,124 US9741821B1 (en) 2016-03-24 2016-07-05 Two-step dummy gate formation
US15/202,124 2016-07-05

Publications (2)

Publication Number Publication Date
DE102016118956A1 DE102016118956A1 (de) 2017-09-28
DE102016118956B4 true DE102016118956B4 (de) 2021-10-21

Family

ID=59814119

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016118956.1A Active DE102016118956B4 (de) 2016-03-24 2016-10-06 Verfahren und vorrichtung zur zweistufigen dummy-gate-bildung

Country Status (5)

Country Link
US (1) US10141419B2 (de)
KR (1) KR101908784B1 (de)
CN (1) CN107230638B (de)
DE (1) DE102016118956B4 (de)
TW (1) TWI612674B (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9391200B2 (en) * 2014-06-18 2016-07-12 Stmicroelectronics, Inc. FinFETs having strained channels, and methods of fabricating finFETs having strained channels
DE102018101511B4 (de) * 2017-09-28 2021-03-18 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zur Halbleiterverarbeitung zum Bilden einer differenziellen Ätzstoppschicht
US10763104B2 (en) 2017-09-28 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming differential etch stop layer using directional plasma to activate surface on device structure
US10811320B2 (en) * 2017-09-29 2020-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Footing removal in cut-metal process
US11881520B2 (en) * 2017-11-30 2024-01-23 Intel Corporation Fin patterning for advanced integrated circuit structure fabrication
US10658491B2 (en) * 2018-06-15 2020-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling profiles of replacement gates
US10943818B2 (en) 2018-10-31 2021-03-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
KR102524803B1 (ko) 2018-11-14 2023-04-24 삼성전자주식회사 소스/드레인 영역을 갖는 반도체 소자
KR102709128B1 (ko) * 2019-01-31 2024-09-23 삼성전자주식회사 반도체 장치의 제조 방법 및 이를 이용하여 제조한 반도체 장치
US11476166B2 (en) * 2019-07-30 2022-10-18 Taiwan Semiconductor Manufacturing Co., Ltd. Nano-sheet-based complementary metal-oxide-semiconductor devices with asymmetric inner spacers
US11264282B2 (en) 2020-02-25 2022-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Gate formation process
US20240040789A1 (en) * 2022-07-28 2024-02-01 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices, systems, and methods for forming the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8258587B2 (en) 2008-10-06 2012-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor performance with metal gate
US20140084383A1 (en) 2012-09-27 2014-03-27 Globalfoundries Inc. Methods of forming 3-d semiconductor devices using a replacement gate technique and a novel 3-d device

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3474778B2 (ja) * 1998-06-30 2003-12-08 株式会社東芝 半導体装置
US6528855B2 (en) * 2001-07-24 2003-03-04 Infineon Technologies Ag MOSFET having a low aspect ratio between the gate and the source/drain
US8264048B2 (en) * 2008-02-15 2012-09-11 Intel Corporation Multi-gate device having a T-shaped gate structure
US8487378B2 (en) 2011-01-21 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Non-uniform channel junction-less transistor
US8887106B2 (en) 2011-12-28 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of generating a bias-adjusted layout design of a conductive feature and method of generating a simulation model of a predefined fabrication process
KR101912582B1 (ko) * 2012-04-25 2018-12-28 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US8729634B2 (en) 2012-06-15 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with high mobility and strain channel
US8803241B2 (en) 2012-06-29 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy gate electrode of semiconductor device
CN103545185B (zh) * 2012-07-13 2017-06-13 中芯国际集成电路制造(上海)有限公司 一种采用伪栅极制造半导体器件的方法
US9559181B2 (en) * 2013-11-26 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET device with buried sige oxide
US8826213B1 (en) 2013-03-11 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Parasitic capacitance extraction for FinFETs
US8943455B2 (en) 2013-03-12 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for layout verification for polysilicon cell edge structures in FinFET standard cells
US9853154B2 (en) * 2014-01-24 2017-12-26 Taiwan Semiconductor Manufacturing Company Ltd. Embedded source or drain region of transistor with downward tapered region under facet region
US9431537B2 (en) 2014-03-26 2016-08-30 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
US10468528B2 (en) 2014-04-16 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device with high-k metal gate stack
US9209185B2 (en) * 2014-04-16 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for FinFET device
US9391201B2 (en) 2014-11-25 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain structure and manufacturing the same
US9472654B2 (en) 2015-03-19 2016-10-18 International Business Machines Corporation Forming low parasitic trim gate last MOSFET
US9553090B2 (en) * 2015-05-29 2017-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of semiconductor device structure
US9666581B2 (en) * 2015-08-21 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with source/drain structure and method of fabrication thereof
US10038096B2 (en) * 2015-09-08 2018-07-31 Globalfoundries Inc. Three-dimensional finFET transistor with portion(s) of the fin channel removed in gate-last flow
US9607838B1 (en) * 2015-09-18 2017-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Enhanced channel strain to reduce contact resistance in NMOS FET devices
US9490332B1 (en) 2015-10-21 2016-11-08 International Business Machines Corporation Atomic layer doping and spacer engineering for reduced external resistance in finFETs
US9793406B2 (en) * 2015-10-28 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US10177143B2 (en) * 2015-10-28 2019-01-08 Taiwan Semiconductor Manufacturing Company Limited FinFET device and method for fabricating the same
US9673331B2 (en) * 2015-11-02 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of semiconductor device structure
US9876115B2 (en) * 2015-11-06 2018-01-23 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET isolation structure and method for fabricating the same
US9735274B2 (en) * 2015-11-20 2017-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including a stacked wire structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8258587B2 (en) 2008-10-06 2012-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor performance with metal gate
US20140084383A1 (en) 2012-09-27 2014-03-27 Globalfoundries Inc. Methods of forming 3-d semiconductor devices using a replacement gate technique and a novel 3-d device

Also Published As

Publication number Publication date
TW201735364A (zh) 2017-10-01
DE102016118956A1 (de) 2017-09-28
CN107230638B (zh) 2020-01-14
US20170338326A1 (en) 2017-11-23
CN107230638A (zh) 2017-10-03
US10141419B2 (en) 2018-11-27
KR20170112939A (ko) 2017-10-12
KR101908784B1 (ko) 2018-10-16
TWI612674B (zh) 2018-01-21

Similar Documents

Publication Publication Date Title
DE102016118956B4 (de) Verfahren und vorrichtung zur zweistufigen dummy-gate-bildung
DE102018115901B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102017124663B4 (de) Hybridschema für verbesserte leistung bei p- und n-finfets
DE112017000914B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Wrap-Around-Kontakt
DE102017100783B4 (de) Ätzen von Dummy-Finnen, um Vertiefungen in einem Substrat auszubilden, und entsprechend hergestellte Schaltungsstruktur
DE102006012416B4 (de) Halbleiterbauelement (FET) mit einem runden Nano-Leitungstransistorkanal
DE102017124145B4 (de) Verfahren zur Ausbildung von Source-/Drain-Epitaxiegebieten von FinFETs
DE102014119642B4 (de) Finfets mit einem source-/drainüberzug
DE102017117850B4 (de) Flexibles Verschmelzungsschema für epitaxiale Source-/Drain-Bereiche
DE102017112820A1 (de) Steckkontakte und Verfahren zu deren Bildung
DE102017111545A1 (de) Implantationen zur herstellung von source-/drain-bereichen für verschiedene transistoren
DE102017128354B4 (de) Silizium-reflow zum reduzieren von naht und hohlraum und biegen während einer spaltenfüllung
DE102017123445A1 (de) Vergrabene Metallleiterbahn und Verfahren zu deren Herstellung
DE102018111381A1 (de) Selektive NFET/PFET-Auskehlung von Source/Drain-Bereichen
DE102012111082A1 (de) Gate-Stapel eines Fin-Feldeffekttransistors
DE102017118345B4 (de) Kontaktöffnungen und verfahren zu deren herstellung
DE102020120265A1 (de) Bilden von Isolationsregionen zum Trennen von Finnen und Gate-Stapeln
DE102017127154B4 (de) Finnenstrukturierung für halbleitervorrichtungen
DE102019110004B4 (de) Verfahren zur herstellung von schlitzkontakten
DE102018126937B4 (de) Finnenschnitt-Isolationsbereiche und Verfahren zu ihrem Bilden
DE102020122407B4 (de) Untere seitliche ausdehnung von kontaktsteckern durch implantierung
DE102021113693A1 (de) Interconnect-merkmale mit scharfen ecken und deren herstellungsverfahren
DE102020112763B4 (de) Verfahren zur gateprofilsteuerung durch seitenwandschutz während der ätzung
DE102019009394B4 (de) Isolation von source-drain-regionen zweier muti-gate-transistoren in dichter anordnung
DE102022104650A1 (de) Herstellen von nähten mit erwünschten abmessungen in isolationsbereichen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final