DE102013108473A1 - Halbleitervorrichtung mit einem graben in einem halbleitersubstrat und verfahren zur herstellung einer halbleitervorrichtung - Google Patents

Halbleitervorrichtung mit einem graben in einem halbleitersubstrat und verfahren zur herstellung einer halbleitervorrichtung Download PDF

Info

Publication number
DE102013108473A1
DE102013108473A1 DE102013108473.7A DE102013108473A DE102013108473A1 DE 102013108473 A1 DE102013108473 A1 DE 102013108473A1 DE 102013108473 A DE102013108473 A DE 102013108473A DE 102013108473 A1 DE102013108473 A1 DE 102013108473A1
Authority
DE
Germany
Prior art keywords
trench
semiconductor
semiconductor substrate
semiconductor device
page
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102013108473.7A
Other languages
English (en)
Other versions
DE102013108473B4 (de
Inventor
Anton Mauder
Reinhard Ploss
Hans-Joachim Schulze
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102013108473A1 publication Critical patent/DE102013108473A1/de
Application granted granted Critical
Publication of DE102013108473B4 publication Critical patent/DE102013108473B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2225—Diffusion sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/05078—Plural internal layers being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

Eine Halbleitervorrichtung (100) weist ein Halbleitersubstrat (110) auf. Ein erster Graben (115) erstreckt sich von einer ersten Seite (120) aus in oder durch das Halbleitersubstrat (110). Eine Halbleiterschicht (125) grenzt an der ersten Seite (120) an das Halbleitersubstrat (110) an. Die Halbleiterschicht (125) bedeckt den ersten Graben (115) an der ersten Seite (120). Die Halbleitervorrichtung (100) weist des Weiteren einen Kontakt (135) an einer der ersten Seite (120) gegenüberliegenden zweiten Seite (130) des Halbleitersubstrats (110) auf.

Description

  • HINTERGRUND
  • In vertikalen Halbleitervorrichtungen fließt Strom zwischen einer ersten Seite eines Halbleiter-Dies zu einer der ersten Seite gegenüberliegenden zweiten Seite des Halbleiter-Dies. Zum Beispiel fließt Strom von einer Source eines Feldeffekttransistors (FET) an der ersten Seite zu einem Drain an der zweiten Seite. Der Halbleiter-Die kann über die zweite Seite an einem Träger befestigt sein, z.B. einem Leiterrahmen (lead frame) oder einen "direct copper bonded"-Substrat (DCB-Substrat). In vertikalen Halbleitervorrichtungen ist ein sowohl niederohmscher Kontakt zwischen einer Unterseite der Halbleitervorrichtung und dem Träger als auch ein niederohmscher Strompfad durch die Halbleitervorrichtung von der ersten Seite zu der zweiten Seite erstrebenswert. In Halbleitervorrichtungen, die während des Betriebs hohe Stromdichten aufweisen, z.B. in Niederspannungs-FETs, die Sperrfähigkeiten unter 100 V aufweisen, ist jeglicher parasitärer Widerstand zwischen der ersten Seite und der zweiten Seite der Vorrichtung abträglich. Da eine Driftzone der Niederspannungshalbleitervorrichtung im Vergleich mit Vorrichtungen, die höhere Sperrfähigkeiten aufweisen, dünn ist, sind Techniken mit dünnen Wafern eine Art, die Vorrichtungen herzustellen.
  • Es ist erstrebenswert, einen Durchlasswiderstand in einer vertikalen Halbleitervorrichtung zu verringern.
  • Die Aufgabe wird gelöst durch die Lehre der nebengeordneten Patentansprüche. Weiterbildungen sind Gegenstand der abhängigen Ansprüche.
  • ZUSAMMENFASSUNG
  • Gemäß einer Ausführungsform weist eine Halbleitervorrichtung ein Halbleitersubstrat auf. Die Halbleitervorrichtung weist des Weiteren einen Graben auf, der sich von einer ersten Seite aus in oder durch das Halbleitersubstrat erstreckt. Die Halbleitervorrichtung weist des Weiteren eine Halbleiterschicht auf, die an der ersten Seite an das Halbleitersubstrat angrenzt. Die Halbleiterschicht bedeckt den ersten Graben an der ersten Seite. Die Halbleitervorrichtung weist des Weiteren einen Kontakt an einer der ersten Seite gegenüberliegenden zweiten Seite des Halbleitersubstrats auf.
  • Gemäß einer weiteren Ausführungsform weist ein Halbleiterwafer ein Siliziumsubstrat auf. Der Halbleiterwafer weist des Weiteren einen Graben auf, der sich von einer ersten Seite aus in das Siliziumsubstrat erstreckt. Der Halbleiterwafer weist des Weiteren eine Halbleiterschicht auf, die an das Siliziumsubstrat angrenzt, wobei die Halbleiterschicht den ersten Graben an der ersten Seite bedeckt.
  • Gemäß einer weiteren Ausführungsform weist ein Verfahren zur Herstellung einer Halbleitervorrichtung das Ausbilden eines ersten Grabens von einer ersten Seite aus in ein Halbleitersubstrat hinein auf. Das Verfahren weist des Weiteren das Ausbilden einer Halbleiterschicht auf, die an der ersten Seite an das Halbleitersubstrat angrenzt, wobei die Halbleiterschicht den ersten Graben an der ersten Seite bedeckt. Das Verfahren weist des Weiteren das Ausbilden eines Kontakts an einer der ersten Seite gegenüberliegenden zweiten Seite des Halbleitersubstrats auf.
  • Durch das Lesen der folgenden Detailbeschreibung und durch das Betrachten der Zeichnungen wird der Fachmann zusätzliche Merkmale und Vorteile erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die Zeichnungen wurden aufgenommen, um ein weiteres Verständnis der vorliegenden Erfindung zu ermöglichen. Sie liegen dieser Patentanmeldung bei und sind ein Teil von ihr. Die Zeichnungen stellen Ausführungsformen der vorliegenden Erfindung dar und dienen zusammen mit der Beschreibung dazu, die Prinzipien der Erfindung zu erläutern. Andere Ausführungsformen der vorliegenden Erfindung und beabsichtigte Vorteile davon werden dadurch leicht zu verstehen sein, insbesondere durch Rückgriff auf die folgende Detailbeschreibung.
  • 1 ist eine schematische Querschnittsansicht eines Teils einer Halbleitervorrichtung, die einen von einer Halbleiterschicht bedeckten Graben in einem Halbleitersubstrat aufweist.
  • 2A ist eine schematische Querschnittsansicht eines Teils einer Transistorzelle mit planarem Gate, die in der in 1 dargestellten Halbleiterschicht ausgebildet ist.
  • 2B ist eine schematische Querschnittsansicht eines Teils einer Transistorzelle mit Grabengate, die in der in 1 dargestellten Halbleiterschicht ausgebildet ist.
  • 3A ist eine schematische Querschnittsansicht des in 1 dargestellten Grabens, der teilweise mit einem leitfähigen Material gefüllt ist.
  • 3B ist eine schematische Querschnittsansicht des in 1 dargestellten Grabens, der teilweise mit einem leitfähigen
  • Material und einer Diffusionsbarriere auf dem leitfähigen Material gefüllt ist.
  • 3C ist eine schematische Querschnittsansicht des in 1 dargestellten Grabens, der teilweise mit einem leitfähigen Material und einer Diffusionsbarriere auf und an einer Seite des leitfähigen Materials gefüllt ist.
  • 3D ist eine schematische Querschnittsansicht des in 1 dargestellten Grabens, der teilweise mit einem leitfähigen Material und einem Dielektrikum an einer Unterseite des Grabens gefüllt ist.
  • 4 stellt eine schematische Darstellung einer Ausführungsform eines n-Dotierungs- und p-Dotierungsprofils entlang der Linie A-A' der 1 dar.
  • 5 ist eine schematische Draufsicht, die verschiedene Grabengeometrien darstellt, die mit Bezug auf den in 1 dargestellten ersten Graben einzeln oder in jeder Kombination benutzt werden können.
  • 6A und 6B stellen eine schematische Querschnittsansicht und eine schematische Draufsicht eines Halbleiterwafers gemäß einer Ausführungsform dar.
  • 6C stellt eine rasterelektronenmikroskopische Aufnahme eines Teils eines in 6A und 6B dargestellten Halbleitersubstrats dar.
  • 7 ist ein vereinfachtes Flussdiagramm eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform.
  • 8A ist eine schematische Querschnittsansicht eines Halbleitersubstrats nach einem Ausbilden von Gräben an einer ersten Seite gemäß einer Ausführungsform.
  • 8B ist eine schematische Querschnittsansicht des Halbleitersubstrats aus 8A nach einem zumindest teilweisen Ausfüllen des Grabens mit einem leitfähigen Material.
  • 8C ist eine schematische Querschnittsansicht des Halbleitersubstrats aus 8B nach einem Ausbilden einer Halbleiterschicht, die an das Halbleitersubstrat an der ersten Seite angrenzt.
  • 8D ist eine schematische Querschnittsansicht des Halbleitersubstrats aus 8C nach einem Entfernen eines Teils des Halbleitersubstrats von einer der ersten Seite gegenüberliegenden zweite Seite.
  • 8E ist eine schematische Querschnittsansicht des Halbleitersubstrats aus 8D nach einem Ausbilden eines Kontakts auf der zweiten Seite.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird auf die Zeichnungen Bezug genommen, die einen Teil der Beschreibung bilden, und in denen auf darstellende Weise bestimmte Ausführungsformen, in denen die Erfindung ausgeführt werden kann, dargestellt werden. Andere Ausführungsformen können benutzt werden, und strukturelle oder logische Änderungen können vorgenommen werden, ohne den Rahmen der vorliegenden Erfindung zu verlassen. Zum Beispiel können Eigenschaften, die als Teil einer Ausführungsform dargestellt oder beschrieben werden, in Verbindung mit anderen Ausführungsformen benutzt werden, um eine weitere Ausführungsform zu erhalten. Die vorliegende Erfindung soll Modifikationen und Variationen beinhalten. Die Beispiele werden mit einer spezifischen Sprache beschrieben, die den Geltungsrahmen der beigefügten Patentansprüche nicht beschränken soll.
  • Die Zeichnungen sind nicht maßstabsgetreu und nur zur Erläuterung gedacht. Zur besseren Verständlichkeit werden gleichen Elementen das gleiche Bezugszeichen in verschiedenen Zeichnungen zugewiesen, wenn es nicht anders vermerkt ist.
  • Die Ausdrücke "erste", "zweite" und dergleichen dienen zur Beschreibung verschiedener Elemente, Gebiete, Abschnitte und sind ebenso nicht beschränkend. Ähnliche Begriffe dienen der Beschreibung ähnlicher Elemente in dieser Beschreibung.
  • Begriffe wie "umfassen", "enthalten", "aufweisen" und ähnliche Begriffe sind offene Begriffe, d.h. neben den "umfassten" Elementen können weitere Elemente vorliegen.
  • Mit bestimmten und unbestimmten Artikeln gekennzeichnete Elemente können sowohl im Singular oder auch im Plural vorliegen, sofern nicht ausdrücklich anders gekennzeichnet.
  • In den Figuren werden relative Dotierstoffkonzentrationen dargestellt, indem "–" oder "+" neben der Art der Dotierung angegeben wird. Zum Beispiel bedeutet "n " eine kleinere Dotierstoffkonzentration als die Dotierstoffkonzentration in einem "n"-Dotierungsgebiet, während ein "n+"-Dotierungsgebiet eine größere Dotierstoffkonzentration als das "n"-Dotierungsgebiet hat. Die Angabe der relativen Dotierstoffkonzentration bedeutet deshalb aber nicht, dass Dotierungsgebiete mit der gleichen relativen Dotierstoffkonzentration die gleiche absolute Dotierstoffkonzentration haben, außer es ist anders angegeben.
  • Zum Beispiel können zwei verschiedene "n"-Dotiergebiete die gleiche oder verschiedene absolute Dotierstoffkonzentrationen haben.
  • Der Ausdruck "elektrisch verbunden" beschreibt eine permanente niederohmsche Verbindung zwischen elektrisch verbundenen Elementen, sowie einen direkten Kontakt zwischen den betroffenen Elementen oder eine niederohmsche Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Ausdruck "elektrisch gekoppelt" umfasst "elektrisch verbunden", beinhaltet aber darüber hinaus, dass ein oder mehrere zwischengeschaltete Element(e) zwischen den elektrisch gekoppelten Elementen vorhanden sind, die sich zur Übertragung von Signalen eignen, wie Elemente, die es ermöglichen, in einem ersten Zustand zeitweilig eine niederohmsche Verbindung und in einem zweiten Zustand eine hochohmsche elektrische Entkopplung bereitzustellen.
  • 1 stellt einen Teil eine Halbleitervorrichtung 100 gemäß einer Ausführungsform dar.
  • Die Halbleitervorrichtung 100 weist ein Halbleitersubstrat 110 auf. Gemäß einer Ausführungsform ist das Halbleitersubstrat 110 ein einkristallines Siliziumsubstrat. Gemäß einer anderen Ausführungsform weist das Halbleitersubstrat 110 andere Halbleitermaterialien auf, z.B. SiC oder GaN.
  • Ein erster Graben 115 erstreckt sich von einer ersten Seite 120 durch das Halbleitersubstrat 110. Eine Halbleiterschicht 125 grenzt an der ersten Seite 120 an das Halbleitersubstrat 110 an. Die Halbleiterschicht 125 bedeckt den ersten Graben 115 an der ersten Seite 120. Mit anderen Worten schließt die Halbleiterschicht 125 den ersten Graben 115 an der ersten Seite 120 und wirkt deshalb als Versiegelungsschicht, die den ersten Graben 115 an der ersten Seite 120 versiegelt. Der erste Graben 115 ist unterhalb der Halbleiterschicht 125 in dem Halbleitersubstrat 110 vergraben.
  • An einer zweiten Seite 130 des Halbleitersubstrats 110 grenzt ein Kontakt 135 an eine Unterseite des ersten Grabens 115 an. Der Kontakt 135 weist ein leitfähiges Material oder eine Mehrzahl von leitfähigen Materialien auf. Zum Beispiel kann der Kontakt eine Schicht oder einen Schichtstapel aus jedem oder jeder Kombination von einem hochdotierten Halbleiter, einer Halbleitermetallverbindung, Kohlenstoff, einem Metall und einer Metalllegierung aufweisen.
  • In der in 1 dargestellten Ausführungsform erstreckt sich der erste Graben durch das Halbleitersubstrat 110 zu dem Kontakt 135. Mit anderen Worten schließt der Kontakt 135 eine Unterseite des ersten Grabens 115 und wirkt somit als Versiegelungsschicht, die den ersten Graben 115 versiegelt. Gemäß einer weiteren Ausführungsform endet der erste Graben 115 im Halbleitersubstrat 110 und ein Teil des Halbleitersubstrats 110 verbleibt zwischen einer Unterseite des ersten Grabens 115 und dem Kontakt 135 auf der zweiten Seite 130.
  • In der Halbleiterschicht 125 werden dotierte Gebiete ausgebildet, die funktionale Elemente der Halbleitervorrichtung 100 bilden. Gemäß einer Ausführungsform ist die Halbleitervorrichtung 100 ein diskreter Halbleiter, der eine Mehrzahl von in einem oder mehreren Zellenfeldern angeordneten Transistorzellen aufweist. Beispiele für die Halbleitervorrichtung 100 sind ein FET, z.B. ein FET mit isoliertem Gate (Insulated Gate Field Effect Transistor, IGFET), z.B. ein Metalloxidhalbleiterfeldeffekttransistor (Metal Oxid Semiconductor Field Effect Transistor, MOSFET), der FETs mit Metall und Nichtmetallgateelektroden aufweist, und ein Bipolartransistor mit isoliertem Gate (Insulated Gate Bipolar Transistor, IGBT). Gemäß einer weiteren Ausführungsform ist die Halbleitervorrichtung 100 ein integrierter Schaltkreis, der eine Mehrzahl von Schaltkreiselementen aufweist, z.B. Widerstände, wie etwa Diffusionswiderstände, Transistoren, Dioden, Kondensatoren.
  • Ein Beispiel eines in der Halbleiterschicht 125 ausgebildeten Transistors mit planarem Gate bzw. eines planaren Gatetransistors wird im Folgenden mit Bezug auf 2A beschrieben. Ein weiteres Beispiel eines in der Halbleiterschicht 125 ausgebildeten Transistors mit Gategraben bzw. eines Grabengatetransistors (trench gate transistor) wird weiter unten mit Bezug auf 2B beschrieben. Ausführungsformen für das Füllen des ersten Grabens 115 werden weiter unten mit Bezug auf 3A bis 3D beschrieben.
  • Gemäß einer Ausführungsform beträgt die Tiefe d des ersten Grabens 115 entlang einer vertikalen Richtung y, die senkrecht zur ersten Seite 120 liegt, zwischen 20 µm und 200 µm.
  • Gemäß einer Ausführungsform liegt die maximale Breite w des ersten Grabens 115 zwischen 0,2 µm und 10 µm. Wenn der erste Graben 115 eine Verjüngung (Taper) aufweist, bezieht sich die maximale Breite auf den Teil des ersten Grabens 115, der eine maximale Entfernung von gegenüberliegenden Seitenwänden entlang einer lateralen Richtung x aufweist.
  • Gemäß einer Ausführungsform liegt ein Aspektverhältnis des ersten Grabens 115 zwischen 10 und 50. Das Aspektverhältnis wird als die Tiefe des Grabens geteilt durch dessen Breite definiert.
  • 2A stellt eine schematische Querschnittsansicht eines Teils einer in einem Teil 126 der in 1 dargestellten Halbleiterschicht 125 ausgebildeten planaren Gatetransistorzelle dar. An einer Oberfläche 140 der Halbleiterschicht 125 sind ein p-dotiertes Bodygebiet 145 und ein n+-dotiertes Sourcegebiet 150 ausgebildet. Das p-dotierte Bodygebiet 145 und das n+-dotierte Sourcegebiet 150 sind elektrisch mit einem Sourcekontakt 155 an der Oberfläche 140 gekoppelt. Ein elektrischer Kontakt zwischen dem Sourcekontakt 155 und dem p-dotierten Bodygebiet 145 kann durch das Ausbilden eines p+-dotierten Bodykontaktgebiets verbessert werden. Der Sourcekontakt 155 ist in 2A in vereinfachter Weise dargestellt und kann ein in einer Öffnung einer an der Oberfläche 140 ausgebildeten dielektrischen Schicht angeordnetes leitfähiges Material aufweisen. Zum Beispiel kann der Kontakt ein Kontaktstöpsel oder eine Kontaktbahn sein, die ein hochdotiertes polykristallines Halbleitermaterial, Metallsilizid, z.B. jedes oder jede Kombination von TiSi2, MoSi2, WSi2, PtSi2 und/oder Metall, z.B. jedes oder jede Kombination von W, Al, Cu, Pd, Ti, Ta, TiN, TaN, oder eine Kombination daraus aufweisen.
  • Eine planare Gatestruktur 160, die ein Gatedielektrikum 161 und eine Gateelektrode 162 aufweist, grenzt an die Oberfläche 140 an. Ein Strom der in 2A dargestellten planaren Gatetransistorzelle fließt zwischen dem Sourcekontakt 155 an der Oberfläche 140 entlang der vertikalen Richtung y zu dem Kontakt 135 an der zweiten Seite 130 (siehe auch 1). In dem in 1 und 2A dargestellten Beispiel ist der Kontakt 135 an der zweiten Seite ein Drainkontakt.
  • 2B stellt eine schematische Querschnittsansicht eines Teils einer in dem Teil 126 der in 1 dargestellten Halbleiterschicht 125 ausgebildeten Grabengatetransistorzelle dar. Ein Gategraben 171 erstreckt sich von einer Oberfläche 140 aus in die Halbleiterschicht 125. In der in 2B dargestellten Ausführungsform endet eine Unterseite des Gategrabens 171 oberhalb einer Oberseite des ersten Grabens 115. Mit anderen Worten endet der Gategraben 171 in der Halbleiterschicht 125 und erstreckt sich nicht durch die Halbleiterschicht 125 in das Halbleitersubstrat 110. Gemäß einer anderen Ausführungsform erstreckt sich der Gategraben 171 durch die Halbleiterschicht 125 in das Halbleitersubstrat 110. Der Gategraben 171 weist eine von einem Dielektrikum 172 umgebene Gateelektrode 173 auf. Ein Teil des Dielektrikums 172 zwischen der Gateelektrode 173 und einem p-dotierten Bodygebiet 175 bildet ein Gatedielektrikum. Zum Beispiel kann das Gatedielektrikum ein thermisches Oxid sein. Das Dielektrikum 172 kann weitere dielektrische Materialien und/oder Schichten aufweisen, z.B. abgeschiedene Oxide, wie Oxide, die durch chemische Gasphasenabscheidung (chemical vapor deposition, CVD) abgeschieden wurden und Nitride wie Si3N4.
  • An einer Oberfläche 140 der Halbleiterschicht 125 sind das p-dotierte Bodygebiet 175 und ein n+-dotiertes Sourcegebiet 180 ausgebildet. Das p-dotierte Bodygebiet 175 und das n+-dotierte Sourcegebiet 180 sind elektrisch mit einem Sourcekontakt 185 an der Oberfläche 140 gekoppelt. Ein elektrischer Kontakt zwischen dem Sourcekontakt 185 und dem p-dotierten Bodygebiet 175 kann durch Ausbilden eines p+-dotierten Bodykontaktgebiets verbessert werden. Der Sourcekontakt 185 ist in 2B in vereinfachter Weise dargestellt und kann ein in einer Öffnung einer an der Oberfläche 140 geformten dielektrischen Schicht ausgebildetes leitfähiges Material enthalten. Zum Beispiel kann der Kontakt ein Kontaktstöpsel oder eine Kontaktbahn sein, die ein hochdotiertes polykristallines Halbleitermaterial, Metallsilizid, z.B. jedes oder jede Kombination von TiSi2, MoSi2, WSi2, PtSi2 und/oder Metall, z.B. jedes oder jede Kombination von W, Al, Cu, Pd, Ti, Ta, TiN, TaN, oder eine Kombination daraus aufweisen.
  • Ein Strom der in 2B dargestellten Grabengatetransistorzelle fließt entlang der vertikalen Richtung y zwischen dem Sourcekontakt 185 an der Oberfläche 140 zu dem Kontakt 135 an der zweiten Seite 130 (siehe auch 1). In dem in 1 und 2B dargestellten Beispiel ist der Kontakt an der zweiten Seite ein Drainkontakt. Eine Leitfähigkeit in einem Kanalgebiet 187, das an das Gatedielektrikum angrenzt, kann über eine an die Gateelektrode 173 angelegte Gatespannung kontrolliert werden.
  • Das die Gateelektrode 173 umgebende Dielektrikum 173 kann unterschiedliche Dicken aufweisen, z.B. kann es unterhalb der Gateelektrode 173 dicker sein. Zusätzlich können im Gategraben 171 unterhalb der Gateelektrode 173 eine oder mehrere zusätzliche Elektroden ausgebildet sein und dielektrisch von der Halbleiterschicht 125 isoliert sein. Diese eine oder mehreren zusätzlichen Elektrode(n) können frei von elektrischem Potential sein oder mit einer Spannungsquelle verbunden sein, z.B. können eine oder mehrere der zusätzlichen Elektrode(n) kann mit dem Sourcepotential verbunden sein.
  • 3A ist eine schematische Querschnittsansicht des in 1 dargestellten ersten Grabens 115. In der in 3A dargestellten Ausführungsform ist der erste Graben 150 teilweise mit einem leitfähigen Material 1650 gefüllt.
  • Gemäß einer Ausführungsform weist das leitfähige Material 1650 wenigstens eines von Kohlenstoff (C), Molybdän (Mo), Titan (Ti), Tantal (Ta), Kupfer (Cu) und Aluminium (Al) auf.
  • Gemäß einer Ausführungsform kann ein Hohlraum 164 in dem leitfähigen Material 1650 ausgebildet werden, das den ersten Graben 115 zumindest teilweise ausfüllt. Das leitfähige Material 1650 kann auch zumindest teilweise porös sein. Zum Beispiel können poröses Cu und/oder poröses Mo einen Teil oder das gesamte leitfähige Material 165 ausmachen. Ein poröses Metall kann z.B. durch die so genannte Plasmadust-Technologie gebildet werden.
  • Gemäß mehrerer Ausführungsformen unterscheidet sich ein thermischer Ausdehnungskoeffizient des leitfähigen Materials 1650 und des Halbleitermaterials 110 um weniger als 500 % oder um weniger als 300 %. Wenn das leitfähige Material 1650 unter Berücksichtigung der Beziehung zwischen seinem thermischen Ausdehnungskoeffizienten und dem des Halbleitersubstrats 110 ausgewählt wird, kann eine negative Beeinflussung der Vorrichtungszuverlässigkeit durch Verspannungen, die durch ein thermisches Budget hervorgerufen wurden, vermieden oder verringert werden. In dieser Hinsicht können eine poröse Struktur des leitfähigen Materials 1650 oder eine einen Hohlraum aufweisende Struktur mit Bezug auf die Verminderung von durch ein thermisches Budget hervorgerufenen Verspannungen vorteilhaft sein.
  • 3B ist eine schematische Querschnittsansicht des in 1 dargestellten ersten Grabens 115, der teilweise mit einem leitfähigen Material 1651 und einer Diffusionsbarriere 167 auf dem leitfähigen Material 1651 gefüllt ist. Die oben beschriebenen Details über das in 3A dargestellte leitfähige Material 1650 treffen auch auf das leitfähige Material 1651 zu. Die Diffusionsbarriere 167 kann zumindest eines von TiN, TaN, Si3N4, SiO2 und jede Kombination davon aufweisen. Das Ausbilden der Diffusionsbarriere 167 ist für den Fall vorteilhaft, dass die Diffusion des leitfähigen Materials 1651 aus einer Oberseite des ersten Grabens 115 heraus vermieden oder minimiert werden sollen.
  • 3C ist eine schematische Querschnittsansicht des in 1 dargestellten ersten Grabens 115, der zum Teil mit einem leitfähigen Material 1651 und einer Diffusionsbarriere 168, die eine Oberseite und laterale Seiten des leitfähigen Materials 1651 auskleidet, gefüllt ist. Die Details des in 3A dargestellten leitfähigen Materials 1650 treffen auch auf das leitfähige Material 1651 zu. Die Diffusionsbarriere 168 kann zumindest eines von TiN, TaN, Si3N4, SiO2 und jede Kombination davon aufweisen. Zum Beispiel können ein Teil der Diffusionsbarriere 168, der die Seiten des leitfähigen Materials 1651 auskleidet und ein Teil der Diffusionsbarriere 168, der die Oberseite des leitfähigen Materials 1651 auskleidet, aus verschiedenen Materialien bestehen. Zum Beispiel kann der die lateralen Seiten des leitfähigen Materials 1651 auskleidende Teil der Diffusionsbarriere 168 TiN aufweisen und der die Oberseite des leitfähigen Materials 1651 auskleidende Teil der Diffusionsbarriere 168 kann Si3N4 aufweisen. Das Ausbilden der Diffusionsbarriere 168 ist für den Fall vorteilhaft, dass die Diffusion des leitfähigen Materials 1651 aus der Oberseite oder den lateralen Seiten des ersten Grabens 115 heraus vermieden oder minimiert werden soll. 3C ist eine schematische Querschnittsansicht nach einem Dünnen des Halbleiters 135. Gemäß einer Ausführungsform kann die Diffusionsbarriere 168 anfangs auch unterhalb des leitfähigen Materials 1651 vorhanden sein und während des Dünnungsvorgangs entfernt werden. Die Diffusionsbarriere 168 kann jedoch auch zwischen der Kontaktschicht 135 und dem leitfähigen Material 1651 bestehen bleiben.
  • 3D ist eine schematische Querschnittsansicht des in 1 dargestellten ersten Grabens 115, der teilweise mit einem leitfähigen Material 1652 und einem Dielektrikum 169 an einer Unterseite des ersten Grabens 115 gefüllt ist. Die Details des in 3A dargestellten leitfähigen Materials 1650 treffen auch auf das leitfähige Material 1652 zu. Zum Beispiel kann ein Material des Dielektrikums 169 an der Unterseite in Anbetracht seiner Ätzselektivität mit Bezug auf das Material des Halbleitersubstrats 110 ausgewählt werden. Zum Beispiel kann das Dielektrikum 169 SiO2 aufweisen oder daraus bestehen und das Halbleitersubstrat kann Si aufweisen oder daraus bestehen. In diesem Fall tritt eine Änderung in einer Eigenschaft während eines Entfernen des Halbleitersubstrats auf, wenn das Dielektrikum 169 erreicht wird. Diese Änderung in einer Eigenschaft, z.B. dem Schleifwiderstand, kann benutzt werden, um das Entfernen des Halbleitersubstrats zu beenden. Um das leitfähige Material 1652 voll zu nutzen, kann eine optionale Kontaktdotierung 133 des Halbleitersubstrats 110 eingeführt werden, die einen niederohmschen Widerstand zwischen dem leitfähigen Material 1652 und der Kontaktschicht 133 garantiert. Alternativ oder zusätzlich kann das Dielektrikum 169 entfernt werden, bevor die Kontaktschicht 133 aufgebracht wird.
  • Die in 3A und 3D dargestellten Füllungen sind Beispiele. Andere Füllungen mit leitfähigem Material oder Kombinationen von Füllelementen, die in verschiedenen Beispielen dargestellt sind, können verwendet werden. Zum Beispiel kann eine Diffusionsbarriere auch an einer Unterseite des ersten Grabens 115 ausgebildet werden.
  • 4 ist eine schematische Darstellung einer Ausführungsform eines n-Dotierungs- und p-Dotierungsprofils entlang der Linie A-A' in 1.
  • Das Halbleitersubstrat 110 weist eine Hintergrund-p-Dotierung auf. Zum Beispiel kann das Halbleitersubstrat 110 aus einem p-dotierten Halbleiterwafer ausgebildet sein, z.B. einem p-dotierten 12 Inch Siliziumwafer, wie einem mit Bor dotierten 8 Ωcm/12 Inch Siliziumwafer. Die p-Hintergrunddotierung ist konstant und in 4 mit P bezeichnet. Das Halbleitersubstrat 110 weist des Weiteren n-Typ-Dotanden auf. Ein Konzentrationsprofil der n-Typ-Dotanden nimmt entlang der lateralen Richtung von einer Seitenwand des ersten Grabens 115 in das Halbleitersubstrat 110 hin ab. Zum Beispiel können die n-Typ-Dotanden von einer Diffusionsquelle an den Seitenwänden des ersten Grabens 115 in das umgebende Halbleitersubstrat 110 ausdiffundiert werden. Als Ergebnis wird der zuvor p-dotierte Halbleiterwafer n-dotiert. In einer alternativen Ausführungsform wird die n-dotierte Schicht auf einem p-dotierten Halbleitersubstrat 110 gewachsen, z.B. epitaktisch gewachsen. In diesem Fall kann jede Form einer n-Dotandenkonzentration gewählt werden und die p-Hintergrunddotierung kann z.B. nur noch durch Ausdiffusion aus dem Halbleitersubstrat 110 vorhanden sein.
  • Neben leitfähigen Füllungen des ersten Grabens 115, wie sie in den Beispielen in 3A bis 3D dargestellt sind, erlaubt die Dotierung des Halbleitersubstrats 110 über eine Diffusionsquelle in dem ersten Graben 115 des Weiteren die Leitfähigkeit des Halbleitersubstrats 110 zu verbessern und somit eine Verringerung von parasitären Widerständen von im Halbleitersubstrat 110 ausgebildeten vertikalen Halbleitervorrichtungen. Mit anderen Worten erlauben diese Mittel die Verringerung des Durchlasswiderstands in einer vertikalen Halbleitervorrichtung.
  • 5 ist eine schematische Draufsicht, die verschiedene Grabengeometrien darstellt, die einzeln oder in jeder Kombination als Geometrie des in 1 dargestellten ersten Grabens 115 benutzt werden können. Zum Beispiel kann der erste Graben 115 eine geschlossene Schleife 1151 bilden, die eine aktive Fläche eines diskreten Halbleiters oder eines integrierten Schaltkreises umschließt. Die geschlossene Schleife kann auch einen Randabschlussbereich des diskreten Halbleiters oder einen Bauelementbereich des integrierten Schaltkreises abgrenzen. Als weiteres Beispiel kann der erste Graben 115 als Muster aus Säulen 1152 angeordnet sein, die eine kreisförmige oder elliptische Querschnittsfläche haben. Als weiteres Beispiel kann der erste Graben 115 als Streifen 1153 oder als Abfolge von streifenförmigen Segmenten 1154 angeordnet sein. Eine Kombination von jeder von diesen oder weiteren Geometrien kann verwendet werden. Als Beispiel kann der Graben, der die geschlossene Schleife 1151 bildet, eine größere Breite als die Streifen 1153 oder die Segmente 1154 haben. In diesem Fall kann der die geschlossene Schleife 1154 bildende Graben sich tiefer in das Halbleitersubstrat erstrecken als die Streifen 1153 und die Segmente 1154. Vorrichtungen, die von der geschlossenen Schleife 1154 umgeben werden, können durch das Entfernen von Halbleitermaterial von einer Rückseite bis zur Unterseite der geschlossenen Schleife 1154 und von einer Vorderseite bis zu einer Oberseite der geschlossenen Schleife getrennt werden. Wenn Phosphor aus einem als geschlossene Schleife ausgebildeten Graben 1154 diffundiert wird, d.h. aus einem Graben, der einen aktiven Bauelementbereich umgibt, kann eine effiziente Getterschicht bereitgestellt werden, die gegen die Diffusion von schweren Metallen von einem Rand des Chips in den aktiven Bauelementbereich hinein wirkt.
  • Beispielhaft kann eine laterale Entfernung zwischen benachbarten ersten Gräben 115 und der leitfähigen Füllung geeignet gewählt werden, um eine Leitfähigkeit des Halbleitersubstrats auf die Anforderungen abzustimmen, die für die darauf ausgebildeten Vorrichtung(en) benötigt werden.
  • 6A und 6B stellen eine schematische Querschnittsansicht und eine schematische Draufsicht auf einen Halbleiterwafer 600 gemäß einer Ausführungsform dar. Der Halbleiterwafer kann einen Durchmesser von 4 Inch (100 mm), 6 Inch (150 mm), 8 Inch (200 mm), 12 Inch (300 mm) oder mehr aufweisen. Der in der schematischen Draufsicht von 6A dargestellte Halbleiterwafer 600 ist ein Halbleiterwafer 600, der ein Siliziumsubstrat 610 aufweist. Wie in der schematischen Querschnittsansicht von 6B dargestellt, erstreckt sich ein erster Graben 615 von einer ersten Seite 620 in das Siliziumsubstrat 610. Eine Siliziumschicht 625, die durch einen epitaktischen Prozess oder durch einen Rückflussprozess von Silizium nahe einer Oberfläche mittels eines geeigneten Ausheilprozesses in Verbindung mit einer anschließenden epitaktischen Abscheidung einer Siliziumschicht oder durch einen Waferbondprozess erstellt wird, grenzt an das Siliziumsubstrat 610 an und bedeckt den ersten Graben 615 an der ersten Seite 620. Eine Oberseite und eine Unterseite des ersten Grabens 615 können eine gekrümmte Form aufweisen, hervorgerufen durch einen bei einer Hitzebehandlung des Halbleitersubstrats 610 durch Oberflächendiffusion herbeigeführten Rückfluss von Material des Halbleitersubstrats 610, während die eine Oberseite des ersten Grabens bedeckende Halbleiterschicht 625 ausgebildet wird. Beispiele von Geometrien des ersten Grabens 615 sind in 5 in Draufsicht dargestellt. Beispiele für Füllungen des ersten Grabens 615 und Dotierungsprofile des Halbleitersubstrats sind in 3A bis 3D und 4 dargestellt.
  • 6C stellt eine rasterelektronenmikroskopische Aufnahme eines Teils eines in 6A und 6B dargestellten Siliziumsubstrats dar.
  • 7 ist ein vereinfachtes Flussdiagramm eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform.
  • Verfahrensmerkmal S700 weist ein Ausbilden eines ersten Grabens in ein Halbleitersubstrat von einer ersten Seite aus auf.
  • Verfahrensmerkmal S710 weist ein Ausbilden einer Halbleiterschicht auf, die an das Halbleitersubstrat an der ersten Seite angrenzt, wobei die Halbleiterschicht den ersten Graben an der ersten Seite bedeckt.
  • Verfahrensmerkmal S720 weist ein Ausbilden eines Kontakts an einer der ersten Seite gegenüberliegenden zweiten Seite des Halbleitersubstrats auf.
  • Gemäß einer Ausführungsform weist das Ausbilden der Halbleiterschicht auf dem Halbleitersubstrat bei einer Hitzebehandlung des Halbleitersubstrats in einem Temperaturbereich zwischen 900°C und 1400°C und in einer Wasserstoff aufweisenden Umgebung einen durch Oberflächendiffusion herbeigeführten Rückfluss von Material des Halbleitersubstrats an der ersten Seite und Abscheiden einer ersten Halbleiterschicht durch Epitaxie auf. Auf dieser Halbleiterschicht kann dann eine epitaktische Siliziumschicht abgeschieden werden.
  • Gemäß einer weiteren Ausführungsform weist das Verfahren des Weiteren ein Ausbilden eines Dielektrikums an einer Unterseite des ersten Grabens auf. Das Dielektrikum kann einen Prozess eines Entfernens des Halbleitersubstrats von der zweiten Seite beenden, wenn der Prozess des Entfernens des Halbleitersubstrats das Dielektrikum an der Unterseite des ersten Grabens erreicht.
  • Gemäß einer weiteren Ausführungsform weist das Verfahren ein zumindest teilweises Füllen des ersten Grabens mit einem leitfähigen Material vor dem Ausbilden der Halbleiterschicht auf. Mit Bezug auf das leitfähige Material und optionale Diffusionsbarriere(n) wird Bezug auf die in 3A bis 3D dargestellten Ausführungsformen und die entsprechenden Teile der Beschreibung genommen.
  • Gemäß einer weiteren Ausführungsform weist das Verfahren des Weiteren ein Ausbilden einer Diffusionsquelle in dem ersten Graben und ein Einbringen von Dotanden aus der Diffusionsquelle in das Halbleitersubstrat durch eine thermische Behandlung auf. Ein Diffusionsprofil, wie in 4 dargestellt, kann sich ergeben.
  • 8A ist eine schematische Querschnittsansicht eines Halbleitersubstrats 810 nach dem Ausbilden des ersten Grabens 815 von einer ersten Seite 820 aus. Zum Beispiel kann das Halbleitersubstrat ein 12 Inch (300 mm) Halbleiterwafer sein oder es kann einen Waferdurchmesser von weniger als 12 Inch aufweisen, z.B. 8 Inch (200 mm) oder 6 Inch (150 mm) oder es kann einen Waferdurchmesser von mehr als 300 mm aufweisen. Der erste Graben 815 kann in dem Halbleitersubstrat 810 durch einen geeigneten Ätzprozess ausgebildet sein, z.B. durch anisotropes Ätzen wie Trockenätzen.
  • Gemäß einer Ausführungsform kann der erste Graben 815 bis zu einer Tiefe d geätzt werden, die zwischen 20 µm und 200 µm liegt. Ein Aspektverhältnis des Grabens kann zwischen 10 und 50 liegen. Die Teile des Halbleitersubstrats 810, die geätzt werden sollen, können durch eine Ätzmaske, z.B. eine strukturierte Hartmaske oder einen strukturierten Fotolack auf dem Halbleitersubstrat 810 definiert werden.
  • Eine optionale Diffusionsquelle, z.B. ein dotiertes Glas oder eine hochdotierte Halbleiterschicht, kann nach einem Reinigungsprozess an Seitenwänden des Grabens 815 ausgebildet werden. Thermisches Heizen kann ausgeführt werden, um die Dotanden aus der Dotandenquelle in das Halbleitersubstrat 810 zu diffundieren, das den ersten Graben 815 umgibt. Wenn ein thermisches Budget erhöht wird, z.B. durch Erhöhung einer Dauer der thermischen Heizung und/oder durch Erhöhen einer Maximaltemperatur während der thermischen Behandlung, kann eine Anzahl von Dotanden und eine Eindringtiefe dieser Dotanden in das Halbleitersubstrat 810 erhöht werden. Die in das Halbleitersubstrat 810 eingebrachten Dotanden können zu einer Änderung des ursprünglichen Leitfähigkeitstyps führen. Zum Beispiel kann der Leitfähigkeitstyp des Siliziumwafers von p-Typ zu n-Typ (oder umgedreht) geändert werden, wenn mit einem p-dotierten Siliziumwafer gestartet wird und n-Typ-Dotanden wie P in den Siliziumwafer über Seitenwände des ersten Grabens 815 durch Diffusion aus einer Diffusionsquelle eingebracht werden. Wenn das thermische Budget erhöht und ein Abstand zwischen benachbarten ersten Gräben 815 verringert wird, kann eine Variation der Dotierstoffkonzentration entlang einer lateralen Richtung durch den Überlapp der Diffusionsprofile, die von gegenüberliegenden ersten Gräben 815 erzeugt werden, reduziert werden. Die Diffusionsquellen können nach dem Diffusionsprozess aus dem Graben entfernt werden, z.B. durch einen Ätzprozess.
  • Mit Bezug auf die schematische Querschnittsansicht des in 8B dargestellten Halbleitersubstrats 810 werden die Gräben 815 teilweise mit einem leitfähigen Material 865 gefüllt. Zum Beispiel weist das leitfähige Material 865 Kohlenstoff (C) auf oder besteht daraus. Dies erlaubt es einen selbstjustierenden Stopp an einer Unterseite des Kohlenstoffs vorzusehen, wenn das Halbleitersubstrat 810 von einer der ersten Seite 820 gegenüberliegenden zweiten Seite 830 aus entfernt wird.
  • Der erste Graben 815 kann teilweise oder vollständig mit dem leitfähigen Material 865 gefüllt sein und das leitfähige Material 865 kann Hohlräume aufweisen. Neben Kohlenstoff als leitfähigem Material 865 können auch andere leitfähige Materialien benutzt werden. Leitfähige Materialien, die einen 810 ähnlichen thermischen Ausdehnungskoeffizienten wie des Halbleitersubstrats aufweisen, können bezüglich einer Vorbeugung gegen von einem thermischen Budget verursachten Verspannungen vorteilhaft sein, das während der weiteren Verarbeitung auf das Halbleitersubstrat 810 einwirkt. Gemäß weiteren Ausführungsformen können Metalle und/oder Metalllegierungen oder Schichtstapel aus verschiedenen Metallen und/oder Metalllegierungen benutzt werden, um erwünschte thermische Ausdehnungskoeffizienten des leitfähigen Materials 865 im ersten Graben 815 einzustellen.
  • Wenn eine Diffusionskonstante des leitfähigen Materials 865, das den ersten Graben 815 füllt, mit Bezug auf ein Material des Halbleitersubstrats 810 zu hoch ist, kann eine Oberfläche des ersten Grabens 815 und/oder eine Oberseite des leitfähigen Materials 865 mit einer Diffusionsbarriere, z.B. einem oder einer Mehrzahl von TiN, TaN, Si3N4, SiO2 bedeckt werden. Ebenso kann eine Kombination dieser Materialien benutzt werden. Die Diffusionsbarriere kann das leitfähige Material 865 umschließen, das in dem ersten Graben 815 ausgebildet ist. Mit anderen Worten kann die Diffusionsbarriere sowohl Seitenwände und eine Unterseite des Grabens als auch eine Oberseite des in den ersten Graben 815 gefüllten Materials 865 auskleiden. Somit kann eine Verunreinigung der Prozessgerätschaften oder anderer Wafer durch Ausdiffusion vermieden oder reduziert werden. Dies erlaubt des Weiteren eine größere Anzahl von leitfähigen Materialien zu benutzen.
  • Mit Bezug auf die schematische Querschnittsansicht des in 8C dargestellten Halbleitersubstrats 810 wird eine Halbleiterschicht 825 auf dem Halbleitersubstrat 810 ausgebildet und grenzt an der ersten Seite an das Halbleitersubstrat 810 an. Die Halbleiterschicht 825 bedeckt den ersten Graben 815 an der ersten Seite 820. Im Fall, dass der Graben nicht komplett mit dem leitfähigen Material gefüllt ist, weist das Ausbilden der Halbleiterschicht 825 z.B. einen bei einer Hitzebehandlung des Halbleitersubstrats 810 durch Oberflächendiffusion herbeigeführten Rückfluss von Material des Halbleitersubstrats 810 auf. Im Fall eines Siliziumsubstrats kann eine Temperatur in einer Wasserstoff aufweisenden Umgebung zwischen 900°C und 1400°C betragen. Alternativ kann ein verbleibendes Grabenvolumen einer unvollständigen Auffüllung mit leitfähigem Material durch laterale Epitaxie oder laterales epitaktisches Überwachsen (lateral epitaxial overgrowth) mit Silizium gefüllt werden.
  • Mittels des durch Oberflächendiffusion herbeigeführten Rückflusses von Material können Kanten an einer Oberseite des ersten Grabens 815 abgerundet werden und die Oberseiten der ersten Gräben 815 können geschlossen werden. Anschließend kann eine Halbleiterschicht 825 durch Epitaxie auf der ersten Seite 820 des Halbleitersubstrats 810 abgeschieden werden. Wenn der Graben komplett mit leitfähigem Material gefüllt ist, wird laterales epitaktisches Überwachsen der Siliziumschicht in einer homogenen Siliziumschicht 825 resultieren. Ein Material der auf dem Halbleitersubstrat 810 abgeschiedenen Halbleiterschicht 825 kann dem Material der Halbleiterschicht 810 entsprechen. Gemäß einer anderen Ausführungsform können diese Materialien sich unterscheiden. Dies führt zu einer Verspannung in der auf dem Halbleitersubstrat 810 abgeschiedenen Halbleiterschicht 825. Durch eine geeignete Wahl von Materialien kann die Verspannung in der auf dem Halbleitersubstrat 810 abgeschiedenen Halbleiterschicht 825 in einem Bereich gehalten werden, der für die weitere Verarbeitung einer Halbleitervorrichtung annehmbar ist.
  • Gemäß einer Ausführungsform kann nach einem Schließen des ersten Grabens 815 mittels durch Oberflächendiffusion herbeigeführten Rückfluss von Material des Halbleitersubstrats 810 und vor dem Abscheiden einer Halbleiterschicht ein Teil des Halbleitersubstrats 810 an der ersten Seite 820 entfernt werden. Zum Beispiel kann chemisch-mechanisches Polieren (chemical mechanical polishing, CMP) benutzt werden.
  • Die auf dem Halbleitersubstrat 810 abgeschiedene Halbleiterschicht 825 kann durch Epitaxie ausgebildet werden unter der Nutzung von Prozessgasen wie Trichlorsilan (TCS) oder Dichlorsilan (DCS), wenn die Halbleiterschicht 825 als Siliziumschicht ausgebildet ist.
  • Wenn der erste Graben 815 mittels durch Oberflächendiffusion herbeigeführten Rückfluss von Material des Halbleitersubstrats 810 geschlossen wird, kann eine Breite des ersten Grabens zum Beispiel im Bereich zwischen 0,2 µm und 5 µm liegen.
  • Da Mesagebiete zwischen gegenüberliegenden ersten Gräben 815 keinen ausgebildeten Verschluss aufweisen, kann eine Oberseite eines Wafers sich mit Bezug auf das Halbleitersubstrat 810 neigen. Dies führt zu einer vorteilhaften Verringerung von Verbiegungen des Wafers.
  • Bekannte Prozesse zum Ausbilden eines diskreten Halbleiters oder von Schaltkreiselementen eines integrierten Schaltkreises in der Halbleiterschicht 825 können sich hierauf anschließen, z.B. ein Ionenimplantationsprozess zum Ausbilden von p- und n-dotierten Halbleitergebieten in der Halbleiterschicht 825. Beispiele von Vorrichtung(en), die in der Halbleiterschicht 825 ausgebildet werden können, sind in 2A und 2B dargestellt.
  • Mit Bezug auf die schematische Querschnittsansicht des in 8D dargestellten Halbleitersubstrats 810 wird ein Teil des Halbleitersubstrats 810 von der zweiten Seite 830 aus entfernt. Gemäß einer Ausführungsform wird das Halbleitersubstrat 810 von der zweiten Seite aus bis an eine Unterseite des ersten Grabens 815 entfernt. Gemäß einer weiteren Ausführungsform wird das Entfernen des Halbleitersubstrats 810 beendet, bevor eine Unterseite des ersten Grabens 815 erreicht wird. Mit anderen Worten kann ein Teil des Halbleitersubstrats 810 unterhalb einer Unterseite des ersten Grabens 815 bestehen bleiben.
  • Wenn das Halbleitersubstrat 810 von der zweiten Seite 830 aus bis zu einer Unterseite des ersten Grabens 815 entfernt wird, kann es während des Entfernens des Halbleitersubstrats 810 durch Erreichen eines Materials an der Unterseite des ersten Grabens 815, z.B. C oder SiO2, zu einer Änderung in einer Eigenschaft kommen, die benutzt werden kann, um den Abtrageprozess des Halbleitersubstrats 810 zu beenden.
  • Mit Bezug auf die schematische Querschnittsansicht des in 8E dargestellten Halbleitersubstrats 810 wird ein Kontakt 835, der eine Schicht oder einen Schichtstapel eines leitfähigen Materials wie eines Metalls oder einer Metalllegierung aufweist, an der zweiten Seite 830 ausgebildet. Vor dem Aufbringen einer Rückseitenmetallisierung kann eine Ionenimplantation durch die zweite Seite 830 ausgeführt werden, z.B. unter Benutzung einer hochdosierten Phosphor- oder Borimplantation, um einen niederohmschen n- oder p-Rückseitenkontakt auszubilden.
  • Weitere bekannte Prozessschritte können folgen, um eine erwünschte Halbleitervorrichtung herzustellen. Bezüglich des leitfähigen Materials 865 und optionaler Diffusionsbarrieren, die in die ersten Gräben 815 gefüllt werden, wird auf die Ausführungsformen verwiesen, die in 3A bis 3D dargestellt sind.
  • Gemäß einer anderen Ausführungsform können die ersten Gräben 815 nach dem Schließen der ersten Gräben 815 an der ersten Seite 820 mit leitfähigen Materialien aufgefüllt werden. Mit anderen Worten können die ersten Gräben 815 nach dem Entfernen des Halbleitersubstrats 810 von der zweiten Seite 830 aus bis zu einer Unterseite der ersten Gräben 815 mit leitfähigem Material oder Materialien gefüllt werden.
  • Die oben beschriebene Vorrichtung(en) und Verfahr(en) erlauben es, einen Durchlasswiderstand von vertikalen Halbleitervorrichtungen durch die Verbesserung einer Leitfähigkeit eines Halbleitersubstrats mittels einer oder einer Kombination der oben beschriebenen Maßnahmen zu reduzieren.
  • Diese Maßnahmen verbessern die Wärmeableitung und die Wärmekapazität der Halbleitervorrichtungen. Dies kann es erlauben, auf andere Maßnahmen, wie eine Vorderseitenkühlung und/oder Flip-Chip-Montage zu verzichten.
  • Die Ausrichtung der ersten Gräben 815 kann an eine Ausrichtung von Vorrichtungselementen in der Halbleiterschicht 825 angepasst werden. Zum Beispiel können streifenförmige erste Gräben 815 parallel zu streifenförmigen Transistorzellen in der Halbleiterschicht 825 ausgerichtet werden. Dadurch kann die Verbiegung des Wafers oder des Substrats reduziert werden.
  • Als weiteres Beispiel können erste Gräben 815, die Hohlräume enthalten, in einem Randbereich einer Halbleitervorrichtung angeordnet werden, z.B. in einem Randbereich eines Transistorzellenfelds. Die Gräben 815 können teilweise oder vollständig mit einem Dielektrikum, z.B. SiO2, gefüllt sein. Dies ermöglicht die Reduzierung oder Vermeidung von Ladungsträgerinjektion in die Randbereiche, wenn eine Bodydiode betrieben wird (ähnlich zum Prinzip der hochdynamischen Robustheit (high dynamic ruggedness, HDR) eines IGBT und einer Diode).
  • Obwohl an dieser Stelle ausgewählte Ausführungsformen dargestellt und beschrieben wurden, wird der Fachmann erkennen, dass eine Vielzahl von alternativen und/oder äquivalenten Ausführungsformen an die Stelle der ausgewählten Ausführungsformen, die gezeigt und beschrieben wurden, gesetzt werden könnten, ohne den Rahmen der vorliegenden Erfindung zu verlassen. Diese Anmeldung soll jede Anpassung oder Variation der ausgewählten und hier diskutierten Ausführungsformen beinhalten. Diese Erfindung soll deshalb nur durch die Ansprüche und deren Äquivalente beschränkt sein.

Claims (26)

  1. Eine Halbleitervorrichtung (100), umfassend: ein Halbleitersubstrat (110); einen ersten Graben (115), der sich von einer ersten Seite (120) aus in oder durch das Halbleitersubstrat (110) erstreckt; eine Halbleiterschicht (125), die an der ersten Seite (120) an das Halbleitersubstrat (110) angrenzt, wobei die Halbleiterschicht (125) den ersten Graben an der ersten Seite (120) bedeckt; und einen Kontakt (135) an einer der ersten Seite (120) gegenüberliegenden zweiten Seite (130) des Halbleitersubstrats (110).
  2. Die Halbleitervorrichtung (100) nach Anspruch 1, des Weiteren aufweisend: einen zweiten Graben (171), der sich in die Halbleiterschicht (125) erstreckt, wobei eine Unterseite des zweiten Grabens (171) innerhalb der Halbleiterschicht (125) und oberhalb des Halbleitersubstrats (110) endet.
  3. Die Halbleitervorrichtung (100) nach einem der Ansprüche 1 oder 2, wobei das Halbleitersubstrat (110) p-Typ-Dotanden und n-Typ-Dotanden aufweist; und wobei eine Konzentration der p-Typ-Dotanden unterhalb der Konzentration der n-Typ-Dotanden liegt.
  4. Die Halbleitervorrichtung (100) nach Anspruch 3, wobei das Halbleitersubstrat (110) ein Siliziumsubstrat mit einer Borkonzentration zwischen 5 × 1014 cm–3 und 5 × 1015 cm–3 ist.
  5. Die Halbleitervorrichtung (100) nach einem der Ansprüche 3 oder 4, wobei das Halbleitersubstrat (110) n-Typ-Dotanden aufweist; und wobei ein Konzentrationsprofil der n-Typ-Dotanden entlang einer zur ersten Seite (120) parallelen lateralen Richtung von einer Seitenwand des ersten Grabens (115) aus in das Halbleitersubstrat (110) hinein abnimmt.
  6. Die Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 5, wobei eine Tiefe (d) des ersten Grabens (115) entlang einer zur ersten Seite (120) senkrechten vertikalen Richtung zwischen 20 µm und 200 µm liegt.
  7. Die Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 6, wobei eine maximale Breite (w) des ersten Grabens (115) zwischen 0,2 µm und 10 µm liegt.
  8. Die Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 7, wobei ein Aspektverhältnis des ersten Grabens (115) zwischen 10 und 50 liegt.
  9. Die Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 8, wobei eine Dicke der Halbleiterschicht (125) zwischen 5 µm und 15 µm liegt.
  10. Die Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 9, wobei der erste Graben (115) mindestens teilweise mit einem leitfähigen Material (1650) gefüllt ist.
  11. Die Halbleitervorrichtung (100) nach Anspruch 10, wobei der erste Graben (115) ein leitfähiges Material (1650) aufweist; und wobei ein thermischer Ausdehnungskoeffizient des leitfähigen Materials (1650) und des Halbleitersubstrats (110) sich um weniger als 500 % unterscheiden.
  12. Die Halbleitervorrichtung (100) nach einem der Ansprüche 10 oder 11, wobei das leitfähige Material (1650) wenigstens eines der Elemente C, Mo, Cu, Al, Ti, Ta und W aufweist.
  13. Die Halbleitervorrichtung (100) nach einem der Ansprüche 10 bis 12, des Weiteren einen Hohlraum (164) in dem ersten Graben (115) aufweisend.
  14. Die Halbleitervorrichtung (100) nach einem der Ansprüche 10 bis 13, wobei das leitfähige Material (1650) zumindest teilweise porös ist.
  15. Die Halbleitervorrichtung (100) nach einem der Ansprüche 10 bis 14, des Weiteren eine Diffusionsbarriere (167, 168) zwischen dem leitfähigen Material (1651) und dem Halbleitersubstrat (110) aufweisend.
  16. Die Halbleitervorrichtung (100) nach Anspruch 15, wobei die Diffusionsbarriere (167) zumindest eines von TiN, TaN, Si3N4, SiO2 und TiW aufweist.
  17. Die Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 16, wobei der erste Graben (1151) einen aktiven Bereich der Halbleitervorrichtung (100) umschließt.
  18. Die Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 17, des Weiteren eine Mehrzahl von ersten Gräben (1151, 1152, 1153, 1154) aufweisend, wobei eine Geometrie der ersten Gräben (1151, 1152, 1153, 1154) in einer zur ersten Seite (120) parallelen Ebene eines oder eine Mehrzahl von Streifen, geschlossenen Schleifen, Kreisen, Ellipsen und Polygonen aufweist.
  19. Die Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 18, wobei der erste Graben (115) in einem Randbereich der Halbleitervorrichtung (100) angeordnet ist.
  20. Ein Halbleiterwafer (600), umfassend: ein Siliziumsubstrat (610); einen ersten Graben (615), der sich von einer ersten Seite (620) aus in das Siliziumsubstrat (610) erstreckt; eine Halbleiterschicht (625) auf dem Siliziumsubstrat (610), wobei die Halbleiterschicht (625) den ersten Graben (615) an der ersten Seite (620) bedeckt.
  21. Ein Verfahren zur Herstellung einer Halbleitervorrichtung (100), aufweisend: Ausbilden eines ersten Grabens (115) in einem Halbleitersubstrat (110) von einer ersten Seite (120) aus; Ausbilden einer Halbleiterschicht (125), die an der ersten Seite (120) an das Halbleitersubstrat (110) angrenzt, wobei die Halbleiterschicht (125) den ersten Graben (115) an der ersten Seite (120) bedeckt; Ausbilden eines Kontakts (135) an einer der ersten Seite (120) gegenüberliegenden zweiten Seite (130) des Halbleitersubstrats (110).
  22. Das Verfahren nach Anspruch 21, wobei das Ausbilden einer Halbleiterschicht (125) auf dem Halbleitersubstrat (110) bei einer Hitzebehandlung des Halbleitersubstrats (110) in einem Temperaturbereich zwischen 900°C und 1400°C und in einer Wasserstoff aufweisenden Umgebung einen durch Oberflächendiffusion vermittelten Rückfluss eines Materials des Halbleitersubstrats (110) an der ersten Seite (120) und Aufbringen einer ersten Halbleiterschicht durch Epitaxie aufweist.
  23. Das Verfahren nach einem der Ansprüche 21 oder 22, des Weiteren aufweisend Ausbilden eines Dielektrikums (169) an einem Boden des ersten Grabens (115).
  24. Das Verfahren nach einem der Ansprüche 21 bis 23, des Weiteren aufweisend zumindest teilweises Auffüllen des ersten Grabens (115) mit einem leitfähigen Material (1650) vor dem Ausbilden der Halbleiterschicht (125).
  25. Das Verfahren nach einem der Ansprüche 21 bis 24, des Weiteren aufweisend Ausbilden einer Diffusionsquelle in dem ersten Graben (115); und mittels einer thermischen Behandlung Einbringen von Dotanden aus der Diffusionsquelle heraus in das Halbleitersubstrat (110) hinein.
  26. Das Verfahren nach einem der Ansprüche 21 bis 25, des Weiteren aufweisend Entfernen des Halbleitersubstrats (110) von der zweiten Seite (130) aus bis zu einem Boden des ersten Grabens (115).
DE102013108473.7A 2012-08-10 2013-08-06 Halbleitervorrichtung mit einem graben in einem halbleitersubstrat und verfahren zur herstellung einer halbleitervorrichtung Active DE102013108473B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/571,455 US9219144B2 (en) 2012-08-10 2012-08-10 Semiconductor device including a trench in a semiconductor substrate and method of manufacturing a semiconductor device
US13/571,455 2012-08-10

Publications (2)

Publication Number Publication Date
DE102013108473A1 true DE102013108473A1 (de) 2014-02-13
DE102013108473B4 DE102013108473B4 (de) 2020-06-25

Family

ID=49999322

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013108473.7A Active DE102013108473B4 (de) 2012-08-10 2013-08-06 Halbleitervorrichtung mit einem graben in einem halbleitersubstrat und verfahren zur herstellung einer halbleitervorrichtung

Country Status (3)

Country Link
US (3) US9219144B2 (de)
CN (1) CN103579325B (de)
DE (1) DE102013108473B4 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015116579A1 (de) 2015-09-30 2017-03-30 Infineon Technologies Austria Ag Superjunction-Halbleitervorrichtung und Herstellungsverfahren
DE102017212871A1 (de) * 2017-07-26 2019-01-31 Robert Bosch Gmbh Verfahren zum Herstellen einer vertikalen Feldeffekttransistorstruktur und entsprechende vertikale Feldeffekttransistorstruktur
DE102018122739A1 (de) * 2018-09-17 2020-03-19 Infineon Technologies Ag Halbleitervorrichtung mit einer Dotierstoffquelle

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015041638A (ja) * 2013-08-20 2015-03-02 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
CN104979440B (zh) * 2014-04-10 2019-01-18 传感器电子技术股份有限公司 复合衬底
US10324530B2 (en) * 2015-12-14 2019-06-18 Facebook Technologies, Llc Haptic devices that simulate rigidity of virtual objects
DE102016116499B4 (de) * 2016-09-02 2022-06-15 Infineon Technologies Ag Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente
KR102618350B1 (ko) * 2016-12-14 2023-12-28 삼성디스플레이 주식회사 디스플레이 장치
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
US10593659B2 (en) 2017-03-30 2020-03-17 International Business Machines Corporation Deep high capacity capacitor for bulk substrates
IT201700119626A1 (it) * 2017-10-23 2019-04-23 Valentina Daddi Transistor ibrido a gate isolato multi-struttura e multi-materiale
US11380597B2 (en) * 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
CN112201694B (zh) * 2020-10-20 2022-03-08 杭州电子科技大学温州研究院有限公司 一种半椭圆氧化沟槽ldmos晶体管
CN112466942B (zh) * 2020-12-01 2022-06-07 西安电子科技大学 具有插指型金刚石散热层的GaN HEMT及制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6040208A (en) * 1997-08-29 2000-03-21 Micron Technology, Inc. Angled ion implantation for selective doping
JP4371521B2 (ja) * 2000-03-06 2009-11-25 株式会社東芝 電力用半導体素子およびその製造方法
JP2005150522A (ja) * 2003-11-18 2005-06-09 Toshiba Corp 半導体装置及びその製造方法
JP2009141218A (ja) 2007-12-07 2009-06-25 Toshiba Corp 半導体装置
US7893488B2 (en) * 2008-08-20 2011-02-22 Alpha & Omega Semiconductor, Inc. Charged balanced devices with shielded gate trench
US8021926B2 (en) 2009-09-22 2011-09-20 Freescale Semiconductor, Inc. Methods for forming semiconductor devices with low resistance back-side coupling

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015116579A1 (de) 2015-09-30 2017-03-30 Infineon Technologies Austria Ag Superjunction-Halbleitervorrichtung und Herstellungsverfahren
DE102017212871A1 (de) * 2017-07-26 2019-01-31 Robert Bosch Gmbh Verfahren zum Herstellen einer vertikalen Feldeffekttransistorstruktur und entsprechende vertikale Feldeffekttransistorstruktur
DE102018122739A1 (de) * 2018-09-17 2020-03-19 Infineon Technologies Ag Halbleitervorrichtung mit einer Dotierstoffquelle
US11664416B2 (en) 2018-09-17 2023-05-30 Infineon Technologies Ag Semiconductor device with a dopant source

Also Published As

Publication number Publication date
US9842904B2 (en) 2017-12-12
US9219144B2 (en) 2015-12-22
US20140042593A1 (en) 2014-02-13
US20170148887A1 (en) 2017-05-25
US20160035842A1 (en) 2016-02-04
CN103579325A (zh) 2014-02-12
DE102013108473B4 (de) 2020-06-25
CN103579325B (zh) 2016-12-28
US9570566B2 (en) 2017-02-14

Similar Documents

Publication Publication Date Title
DE102013108473B4 (de) Halbleitervorrichtung mit einem graben in einem halbleitersubstrat und verfahren zur herstellung einer halbleitervorrichtung
DE102013105567B4 (de) Halbleiterdiode und halbleitervorrichtung mit trenchstrukturen und verfahren zur herstellung
DE102014110650B4 (de) Halbleitervorrichtung mit zelltrenchstrukturen und kontakten und verfahren zum herstellen einer halbleitervorrichtung
DE102014117297B4 (de) Halbleitervorrichtung mit zelltrenchstrukturen und kontakten und verfahren zum herstellen einer halbleitervorrichtung
DE102014113214B4 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013113284B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102005008495B4 (de) Verfahren zur Herstellung eines Kanten-Begrenzungsbereichs für ein Trench-MIS-Bauteil mit einem implantierten Drain-Drift-Bereich, Verfahren zur Herstellung eines Halbleiter-Chips, umfassend dieses und entsprechender Halbleiter-Chip
DE102005041793B4 (de) Top Drain MOSgated Einrichtung und Herstellungsprozess dafür
DE102014108309B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit ausgerichteten Kontaktstöpseln und Halbleitervorrichtung
DE102012216969B4 (de) Halbleiterbauelement mit einem Halbleitervia und Verfahren zum Herstellen eines Halbleiterbauelements
DE102013022619B3 (de) Verfahren zum Herstellen eines Halbleiterkörpers
DE102014119603B4 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung
DE102012109921B4 (de) Vertikaler Leistungs-MOSFET und Verfahren zu dessen Herstellung
TW200301526A (en) Method for fabricating a high voltage power MOSFET having a voltage sustaining region that includes doped columns formed by rapid diffusion
DE102014101937A1 (de) Verfahren zum Herstellen einer Superübergang-Halbleitervorrichtung und Halbleitervorrichtung
DE102013107632A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen mittels Ionenimplantation und Halbleitervorrichtung
DE102015116576B4 (de) Superjunction-Halbleitervorrichtung mit entgegengesetzt dotierten Halbleiterbereichen, die in Gräben ausgebildet sind, und Verfahren zur Herstellung
DE102016219094B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102014106094A1 (de) Halbleitervorrichtung mit einer Superjunctionstruktur mit einem, zwei oder mehreren Paaren von Kompensationsschichten
DE102014113946A1 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102018130927A1 (de) Halbleiterbauelement mit integriertem pn-Dioden-Temperatursensor
CN103996623B (zh) 具有过补偿区的超级结半导体器件
DE112008000826T5 (de) Verfahren und Struktur zum Herstellen eines oberseitigen Kontakts mit einem Substrat
DE102014115321B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mittels einer Ausrichtungsschicht

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023482000

Ipc: H01L0029780000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023482000

Ipc: H01L0029780000

Effective date: 20140918

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative