DE102016219094B4 - Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements - Google Patents

Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements Download PDF

Info

Publication number
DE102016219094B4
DE102016219094B4 DE102016219094.6A DE102016219094A DE102016219094B4 DE 102016219094 B4 DE102016219094 B4 DE 102016219094B4 DE 102016219094 A DE102016219094 A DE 102016219094A DE 102016219094 B4 DE102016219094 B4 DE 102016219094B4
Authority
DE
Germany
Prior art keywords
region
semiconductor
type
face
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016219094.6A
Other languages
English (en)
Other versions
DE102016219094A1 (de
Inventor
Yuichi Harada
Yasuyuki Hoshi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE102016219094A1 publication Critical patent/DE102016219094A1/de
Application granted granted Critical
Publication of DE102016219094B4 publication Critical patent/DE102016219094B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Halbleiterbauelement, das Folgendes umfasst:einen aktiven Bereich (10), in dem ein Hauptstrom fließt, wobei der aktive Bereich (10) auf einem Halbleitersubstrat (40) eines ersten Leitfähigkeitstyps angeordnet ist und aus einem Halbleitermaterial hergestellt ist, das einen Bandabstand aufweist, der breiter als der von Silicium ist;einen Randabschlussbereich (20), der einen Umfang des aktiven Bereichs (10) umgibt;eine Vertiefung (21), an der der Randabschlussbereich (20) niedriger als der aktive Bereich (10) ist und die auf einer vorderen Oberfläche des Halbleitersubstrats (40) angeordnet ist;einen ersten Halbleiterbereich (3) eines zweiten Leitfähigkeitstyps, der selektiv auf einer Seite der vorderen Oberfläche des Halbleitersubstrats (40) in dem aktiven Bereich (10) angeordnet ist und sich zu einer ersten Fläche (21a) erstreckt, die in dem Randabschlussbereich (20) durch die Vertiefung (21) gebildet wird; undHalbleiterbereiche (31, 32) des zweiten Leitfähigkeitstyps, die in der ersten Fläche (21a) angeordnet sind, um eine konzentrische Ringform aufzuweisen, die den Umfang des aktiven Bereichs (10) umgibt, und zunehmend niedrigere Verunreinigungskonzentrationen aufzuweisen, während die Nähe zu einer Außenseite zunimmt, wobeiein innerster Halbleiterbereich (31) von den Halbleiterbereichen (31, 32) des zweiten Leitfähigkeitstyps von der ersten Fläche (21a) entlang einer dritten Fläche (21b) zwischen der ersten Fläche (21a) und einer zweiten Fläche, die weiter auf der Seite des aktiven Bereichs als die Vertiefung (21) ist, angeordnet ist,ein Abschnitt (33) des innersten Halbleiterbereichs (31) positioniert ist, um sich in einer Tiefenrichtung mit einem Abschnitt des ersten Halbleiterbereichs (3) an einer Abgrenzung (21c) der ersten Fläche (21a) und der dritten Fläche (21b) zu überlappen, undder innerste Halbleiterbereich (31) eine Verunreinigungskonzentration aufweist, die an dem Abschnitt (33), der sich mit dem ersten Halbleiterbereich (3) überlappt, am höchsten ist.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • 1. Gebiet der Erfindung
  • Die hierin erörterten Ausführungsformen betreffen ein Halbleiterbauelement und ein Verfahren zur Herstellung eines Halbleiterbauelements.
  • 2. Beschreibung des Standes der Technik
  • Herkömmlich wird Silicium (Si) als ein Bestandmaterial eines Leistungshalbleiterbauelements verwendet, das eine hohe Spannung und/oder eine hohe Stromstärke steuert. Es gibt mehrere Typen von Leistungshalbleiterbauelementen, wie Bipolartransistoren, Isolierschicht-Bipolartransistoren („Insulated Gate Bipolar Transistors“, IGBT) und Metalloxid-Halbleiter-Feldeffekttransistoren („Metal Oxide Semiconductor Field Effect Transistors, MOSFET). Diese Bauelemente werden gezielt gemäß dem Verwendungszweck verwendet.
  • Bipolartransistoren und IGBT beispielsweise weisen im Vergleich zu MOSFET eine hohe Stromdichte auf und können auf eine hohe Stromstärke angepasst werden, können jedoch nicht mit einer hohen Geschwindigkeit geschaltet werden. Insbesondere ist die Grenze der Schaltfrequenz etwa mehrere kHz für Bipolartransistoren und etwa mehrere zehn kHz für IGBT. Andererseits weisen Leistungs-MOSFET im Vergleich zu Bipolartransistoren und IGBT eine niedrige Stromdichte auf und lassen sich schwer auf eine hohe Stromstärke anpassen, können jedoch mit einer hohen Geschwindigkeit von bis zu etwa mehreren MHz geschaltet werden.
  • Im Markt lag jedoch eine hohe Nachfrage nach einem Leistungshalbleiterbauelement vor, das sowohl eine hohe Stromstärke als auch eine hohe Geschwindigkeit erzielt. Somit wurden IGBT und Leistungs-MOSFET intensiv entwickelt und verbessert und die Arbeitsleistung von Leistungsbauelementen hat im Wesentlichen die theoretische Grenze erreicht, die von dem Material bestimmt wird. Was Leistungshalbleiterbauelemente angeht, wurden Halbleitermaterialien, die Silizium ersetzen, untersucht und man konzentrierte sich auf Siliciumcarbid (SiC) als ein Halbleitermaterial, das die Produktion (Herstellung) eines Leistungshalbleiterbauelements der nächsten Generation mit Charakteristika einer niedrigen On-Spannung/hohen Geschwindigkeit und Hochtemperaturcharakteristika ermöglicht (siehe beispielsweise K. Shenai et al., „Optimum Semiconductors for High-Power Electronics“, IEEE Transactions on Electron Devices, September 1989, Bd. 36, Nr. 9, Seiten 1811-1823).
  • Siliciumcarbid ist chemisch ein sehr stabiles Halbleitermaterial, weist einen breiten Bandabstand von 3 eV auf und kann selbst bei hohen Temperaturen sehr stabil als ein Halbleiter verwendet werden. Siliciumcarbid weist eine kritische elektrische Feldstärke auf, die das Zehnfache von Silicium oder mehr beträgt, und es wird somit davon erwartet, dass es ein Halbleitermaterial ist, das den On-Widerstand ausreichend senken kann. Diese Vorzüge von Siliciumcarbid sind anderen Halbleitern mit breitem Bandabstand (hierin im Folgenden Halbleiter mit breitem Bandabstand) gemein, die einen höheren Bandabstand als Silicium aufweisen, wie Galliumnitrid (GaN). Somit kann ein Hochspannungshalbleiterbauelement durch Verwenden eines Halbleiters mit breitem Bandabstand erzielt werden (siehe beispielsweise B. Jayant Baliga, „Silicon Carbide Power Devices“, U.S.A, World Scientific Publishing Co., 30. März 2006, Seite 61).
  • In derartigen Hochspannungshalbleiterbauelementen wird eine hohe Spannung nicht nur auf einen aktiven Bereich, in dem Bauelementstrukturen ausgebildet sind und Strom in einem On-Zustand fließt, sondern auch auf einen Randabschlussbereich angewendet, der den Umfang des aktiven Bereichs umgibt und eine Durchschlagspannung verhindert. Ein elektrisches Feld konzentriert sich in dem Randabschlussbereich. Die Durchschlagspannung eines Hochspannungshalbleiterbauelements wird von der Verunreinigungskonzentration, der Dicke und der elektrischen Feldstärke des Halbleiters bestimmt. Der Durchschlagwiderstand, der auf diese Weise von halbleiterspezifischen Charakteristika bestimmt wird, ist von dem aktiven Bereich zu dem Randabschlussbereich konstant. Folglich unterliegt der Randabschlussbereich infolge der Konzentration des elektrischen Felds an dem Randabschlussbereich dem Risiko, einer elektrischen Last ausgesetzt wird, die den Durchschlagwiderstand übersteigt, was zu einer Zerstörung führt. Anders ausgedrückt, die Durchschlagspannung eines Hochspannungshalbleiterbauelements wird von dem Durchschlagwiderstand an dem Randabschlussbereich begrenzt.
  • Als ein Bauelement, das die Durchschlagspannung eines Hochspannungshalbleiterbauelements insgesamt durch Verteilen oder Abschwächen des elektrischen Felds des Randabschlussbereichs verbessert, sind Bauelemente bekannt, die eine Durchschlagspannungsstruktur, wie eine Übergangsabschlussverlängerungsstruktur (JTE-Struktur, JTE = „Junction Termination Extension“) oder eine Feldbegrenzungsringstruktur (FLR-Struktur, FLR = „Field Limiting Ring“), in dem Randabschlussbereich anordnen (siehe beispielsweise die japanischen Offenlegungsschriften JP 2010-50 147 A und JP 2006-165 225 A ). In der japanischen Offenlegungsschrift JP 2010-50 147 A ist eine schwebende Metallelektrode, die einen FLR berührt, als eine Feldplatte (FP) angeordnet, um eine Ladung freizusetzen, die an dem Randabschlussbereich erzeugt wird, und dadurch die Zuverlässigkeit zu verbessern.
  • Ein MOSFET, der eine JTE-Struktur umfasst, wird als ein Beispiel genommen, um eine Durchschlagspannungsstruktur eines herkömmlichen Hochspannungshalbleiterbauelements zu beschreiben. 6 ist eine Schnittansicht einer Struktur eines herkömmlichen Halbleiterbauelements. Ein in 6 dargestelltes herkömmliches Halbleiterbauelement umfasst auf einem Halbleiterbasiskörper 140, der aus Siliciumcarbid hergestellt ist (hierin im Folgenden Siliciumcarbidbasiskörper (Halbleiterchip)), einen aktiven Bereich 110 und einen Randabschlussbereich 120, der den Umfang des aktiven Bereichs 110 umgibt. Der Siliciumcarbidbasiskörper 140 ist ein tragendes n+-Typ-Substrat 101, das aus Siliciumcarbid hergestellt ist (hierin im Folgenden n+-Typ-Siliciumcarbidsubstrat), auf dem eine n--Typ-Halbleiterschicht 102, die aus Siliciumcarbid hergestellt ist (hierin im Folgenden n--Typ-Siliciumcarbidschicht, und eine p-Typ-Halbleiterschicht 104, die aus Siliciumcarbid hergestellt ist (hierin im Folgenden p-Typ-Siliciumcarbidschicht), sequentiell auf einer vorderen Oberfläche des n+-Typ-Siliciumcarbidsubstrats 101 gestapelt sind.
  • Im aktiven Bereich 110 ist eine Metalloxid-Halbleiter-Gate-Struktur (MOS-Gate-Struktur, MOS = „Metal Oxide Semiconductor“) auf einer Seite der vorderen Oberfläche (Oberfläche auf der Seite der p-Typ-Siliciumcarbidschicht 104) des Siliciumcarbidbasiskörpers 140 angeordnet. Die p-Typ-Siliciumcarbidschicht 104 wird von dem gesamten Randabschlussbereich 120 entfernt, wodurch auf der vorderen Oberfläche des Siliciumcarbidbasiskörpers 140 eine Vertiefung 121 gebildet wird, die den Randabschlussbereich 120 niedriger als den aktiven Bereich 110 macht (zu der Drain-Side hin vertieft), und die n--Typ-Siliciumcarbidschicht 102 wird an einem Boden 121a der Vertiefung 121 freigelegt. In dem Randabschlussbereich 120 ist eine JTE-Struktur 130 angeordnet, die mehrere benachbarte p--Typ-Niederkonzentrationsbereiche, die zunehmend niedrigere Verunreinigungskonzentrationen haben, je weiter der p--Typ-Niederkonzentrationsbereich zu der Außenseite (Chiprandseite) angeordnet sind, (zwei im vorliegenden Beispiel, die durch die Bezugsziffern 131, 132 angezeigt sind und von denen angenommen wird, dass sie ein p--Typ und ein p---Typ sind, sequentiell von einer Innenseite des Randabschlussbereichs 120), und die benachbart angeordnet sind, umfasst.
  • Der p--Typ-Niederkonzentrationsbereich (hierin im Folgenden der erste JTE-Bereich) 131 und der p---Typ-Niederkonzentrationsbereich (hierin im Folgenden der zweite JTE-Bereich) 132 sind jeweils gezielt in der n--Typ-Siliciumcarbidschicht 102 an einem Abschnitt, der am Boden 121a der Vertiefung 121 freigelegt ist, angeordnet. Am Boden 121a der Vertiefung 121 berührt der erste JTE-Bereich 131 einen äußersten p-Typ-Basisbereich 103. Die JTE-Struktur 130 und ein Abschnitt 103a des p-Typ-Basisbereichs 103, der sich in den Boden 121a der Vertiefung 121 erstrecken, bilden die Durchschlagspannungsstruktur. Eine Drain-Elektrode 115, die eine hintere Oberfläche des Siliciumcarbidbasiskörpers 140 (hintere Oberfläche des n+-Typ-Siliciumcarbidsubstrats 101) berührt, ist angeordnet. Die Bezugsziffern 105 bis 109 und 111 bis 114 zeigen einen n+-Typ-Source-Bereich, einen p+-Typ-Kontaktbereich, einen n-Typ-JFET-Bereich, einen Gate-Isolierfilm, eine Gate-Elektrode, einen Feldoxidfilm, einen Zwischenschicht-Isolierfilm, eine Source-Elektrode bzw. einen Passivierungsfilm.
  • In dem MOSFET mit der in 6 dargestellten Struktur wird ein pn-Übergang zwischen einem p-Typ-Basisbereich 104a und einem n-Typ-JFET-Bereich 107, wenn eine positive Spannung in Bezug auf die Source-Elektrode 113 an die Drain-Elektrode 115 angelegt wird und eine Spannung, die niedriger als die Grenzspannung ist, an die Gate-Elektrode 109 angelegt wird, umgekehrt vorgespannt, die Umkehrdurchschlagspannung des aktiven Bereichs wird nicht erreicht und es fließt kein Strom. Der p-Typ-Basisbereich 104a ist ein Abschnitt der p-Typ-Siliciumcarbidschicht 104, ausschließlich des n+-Typ-Source-Bereichs 105 und des p+-Typ-Kontaktbereichs 106.
  • Andererseits wird einen n-Typ-Inversionsschicht (ein Kanal), wenn eine Spannung, die größer gleich der Grenzspannung ist, an die Gate-Elektrode 109 angelegt wird, an der Oberflächenschicht eines Abschnitts des p-Typ-Basisbereichs 104a direkt unter der Gate-Elektrode 109 (Drain-Seite) gebildet. Demzufolge fließt Strom durch einen Pfad des n+-Typ-Siliciumcarbidsubstrats 101, der n--Typ-Siliciumcarbidschicht 102, des n-Typ-JFET-Bereichs 107, der Inversionsschicht auf der Oberfläche des p-Typ-Basisbereichs 104a und des n+-Typ-Source-Bereichs 105. Somit kann ein allgemein bekannter MOSFET-Schaltvorgang durch Steuern der Gate-Spannung durchgeführt werden.
  • Des Weiteren breitet sich eine Abreicherungsschicht in dem MOSFET mit der in 6 dargestellten Struktur, wenn eine Spannung angelegt wird, nach außen von einem pn-Übergang zwischen dem p-Typ-Basisbereich 103 und einer n--Typ-Drift-Schicht zu beiden des ersten und des zweiten JTE-Bereichs 131, 132 aus. Die n--Typ-Drift-Schicht ist ein Abschnitt der n--Typ-Siliciumcarbidschicht 102, ausschließlich des p-Typ-Basisbereichs 103 und des ersten und des zweiten JTE-Bereichs 131, 132. Die Durchschlagspannung am Randabschlussbereich wird durch einen pn-Übergang zwischen dem ersten und dem zweiten JTE-Bereich 131, 132 und der n--Typ-Drift-Schicht aufrechterhalten.
  • Als ein anderes Hochspannungshalbleiterbauelement wurde ein Bauelement vorgeschlagen, in dem auf der vorderen Oberfläche eines Siliciumcarbidbasiskörpers eine Vertiefung ausgebildet ist, an der der Randabschlussbereich niedriger als der aktive Bereich ist, und ein p-Typ-Bereich, der eine Durchschlagspannungsstruktur bildet, ist angeordnet, um eine Abgrenzung einer Seitenwand und eines Bodens der Vertiefung (hierin im Folgenden Bodeneckabschnitt der Vertiefung) abzudecken (siehe beispielsweise die japanischen Offenlegungsschriften JP 2010-045 388 A , JP 2002-164 541 A und JP 2014-107 500 A ).
  • Des Weiteren beschreibt die DE 11 2013 006 308 T5 einen mit einem Graben versehenen MISFET mit einem durch eine p-leitende Bodyschicht in das Driftgebiet gebildeten Graben, der eine n-leitende Widerstandsrelaxationsschicht, welche den Bodenabschnitt des Grabens bedeckt, und eine p-leitende Feldrelaxationsschicht aufweist. Die p-leitende Feldrelaxationsschicht ist durch die Widerstandsrelaxationsschicht vom Grabenbodenabschnitt getrennt und breiter als die Widerstandsrelaxationsschicht.
  • Die DE 11 2012 003 282 T5 beschreibt eine Halbleitervorrichtung beinhaltend ein Siliciumcarbidhalbleitersubstrat, einen Transistor, der in einer Zellenregion des Halbleitersubstrats ausgebildet ist, und eine spannungsdurchbruchsresistente Struktur, die in einer Region ausgebildet ist, die eine äußere Peripherie der Zellenregion umgibt. Das Halbleitersubstrat beinhaltet ein Substrat eines ersten Leitfähigkeitstyps, eine Driftschicht eines ersten Leitfähigkeitstyps auf dem Substrat eines ersten Leitfähigkeitstyps, eine Schicht eines zweiten Leitfähigkeitstyps auf der Driftschicht und eine Schicht eines ersten Leitfähigkeitstyps auf der Schicht eines zweiten Leitfähigkeitstyps. Die spannungsdurchbruchsresistente Struktur beinhaltet eine erste Vertiefung, die die äußere Peripherie der Zellenregion umgibt und die Driftschicht erreicht, einen Graben, der sich an einer Seitenfläche der Vertiefung auf einer inneren Peripherie der Vertiefung befindet, und eine eingebettete Schicht eines zweiten Leitfähigkeitstyps, die in dem Graben eingebettet ist, um die Seitenfläche der ersten Vertiefung bereitzustellen.
  • Und die US 2015/0 115 285 A1 beschreibt, dass Bereiche vom P+-Typ und ein Bereich vom p-Typ selektiv in einer Oberflächenschicht einer Siliziumkarbid-Substratbasis angeordnet sind. Der Bereich vom P+-Typ ist in einem Durchbruchspannungsstrukturabschnitt angeordnet, der einen aktiven Bereich umgibt. Der Bereich vom P+-Typ ist in dem aktiven Bereich angeordnet, um eine JBS-Struktur zu bilden. Der Bereich vom p-Typ umgibt den Bereich vom P+-Typ, um eine Junction-Termination(JTE)-Struktur zu bilden. Eine Schottky-Elektrode bildet einen Schottky-Übergang mit einer Siliziumkarbid-Epitaxieschicht vom n-Typ. Die Schottky-Elektrode überragt einen Zwischenschicht-Isolierfilm, der einen Teil des Bereichs vom P+-Typ und des Bereichs vom p-Typ bedeckt, und dieser überhängende Teil wirkt als eine Feldplatte.
  • KURZDARSTELLUNG DER ERFINDUNG
  • Gemäß einem Gesichtspunkt der vorliegenden Erfindung umfasst ein Halbleiterbauelement einen aktiven Bereich, in dem ein Hauptstrom fließt, wobei der aktive Bereich auf einem Halbleitersubstrat eines ersten Leitfähigkeitstyps angeordnet ist und aus einem Halbleitermaterial hergestellt ist, das einen Bandabstand aufweist, der breiter als der von Silicium ist; einen Randabschlussbereich, der einen Umfang des aktiven Bereichs umgibt; eine Vertiefung, an der der Randabschlussbereich niedriger als der aktive Bereich ist und die auf einer vorderen Oberfläche des Halbleitersubstrats angeordnet ist; einen ersten Halbleiterbereich eines zweiten Leitfähigkeitstyps, der gezielt auf einer Vorderflächenseite des Halbleitersubstrats in dem aktiven Bereich angeordnet ist und sich zu einer ersten Fläche erstreckt, die in dem Randabschlussbereich von der Vertiefung gebildet wird; und Halbleiterbereiche des zweiten Leitfähigkeitstyps, die in der ersten Fläche angeordnet sind, um eine konzentrische Ringform zu haben, die den Umfang des aktiven Bereichs umgibt, und zunehmend geringere Verunreinigungskonzentrationen zu haben, während die Nähe zu einer Außenseite zunimmt. Ein innerster Halbleiterbereich von den Halbleiterbereichen des zweiten Leitfähigkeitstyps ist von der ersten Fläche entlang einer dritten Fläche zwischen der ersten Fläche und einer zweiten Fläche, die weiter auf der Seite des aktiven Bereichs als die Vertiefung ist, angeordnet.
  • In dem Halbleiterbauelement ist ein Abschnitt des innersten Halbleiterbereichs positioniert, um sich in einer Tiefenrichtung mit einem Abschnitt des ersten Halbleiterbereichs an einer Abgrenzung der ersten Fläche und der dritten Fläche zu überlappen. Der innerste Halbleiterbereich weist eine Verunreinigungskonzentration auf, die an einem Abschnitt, der sich mit dem ersten Halbleiterbereich überlappt, am höchsten ist.
  • In dem Halbleiterbauelement ist eine Dicke des innersten Halbleiterbereichs dicker als eine Dicke des ersten Halbleiterbereichs an der ersten Fläche.
  • In dem Halbleiterbauelement ist die dritte Fläche geneigt, um einen stumpfen Winkel mit der ersten Fläche zu bilden.
  • Das Halbleiterbauelement umfasst weiterhin einen dritten Halbleiterbereich des zweiten Leitfähigkeitstyps, der angeordnet ist, den ersten Halbleiterbereich abzudecken; einen zweiten Halbleiterbereich des ersten Leitfähigkeitstyps, der gezielt in dem dritten Halbleiterbereich angeordnet ist; einen Gate-Isolierfilm, der angeordnet ist, um einen Bereich des dritten Halbleiterbereichs zwischen dem zweiten Halbleiterbereich und dem Halbleitersubstrat zu berühren; eine Gate-Elektrode, die mittels des Gate-Isolierfilms auf einer Seite angeordnet ist, die entgegengesetzt zu dem dritten Halbleiterbereich ist; eine erste Elektrode, die angeordnet ist, um den dritten Halbleiterbereich und den zweiten Halbleiterbereich zu berühren; und eine zweite Elektrode, die angeordnet ist, um eine hintere Oberfläche des Halbleitersubstrats zu berühren.
  • In dem Halbleiterbauelement ist das Halbleitermaterial, das einen Bandabstand aufweist, der breiter als der von Silicium ist, Siliciumcarbid.
  • Gemäß einem anderen Gesichtspunkt der Erfindung umfasst ein Verfahren zur Herstellung eines Halbleiterbauelements, das einen aktiven Bereich, der auf einem Halbleitersubstrat eines ersten Leitfähigkeitstyps angeordnet ist und aus einem Halbleitermaterial hergestellt ist, das einen Bandabstand aufweist, der breiter als der von Silicium ist, und einen Randabschlussbereich umfasst, der einen Umfang des aktiven Bereichs umgibt, das Bilden einer Vertiefung auf einer vorderen Oberfläche des Halbleitersubstrats, wobei an der Vertiefung der Randabschlussbereich niedriger als der aktive Bereich ist; das gezielte Bilden eines ersten Halbleiterbereichs eines zweiten Leitfähigkeitstyps auf einer Seite der vorderen Oberfläche des Halbleitersubstrats in dem aktiven Bereich, wobei der erste Halbleiterbereich gebildet ist, um sich zu einer ersten Fläche zu erstrecken, die in dem Randabschlussbereich von der Vertiefung gebildet wird; und das Bilden von Halbleiterbereichen des zweiten Leitfähigkeitstyps in der ersten Fläche, wobei die Halbleiterbereiche gebildet sind, um eine konzentrische Ringform zu haben, die den Umfang des aktiven Bereichs umgibt, und zunehmend geringere Verunreinigungskonzentrationen zu haben, während die Nähe zu einer Außenseite zunimmt. Das Bilden der Halbleiterbereiche des zweiten Leitfähigkeitstyps umfasst das Bilden eines innersten Halbleiterbereichs von den Halbleiterbereichen des zweiten Leitfähigkeitstyps von der ersten Fläche entlang einer dritten Fläche zwischen der ersten Fläche und einer zweiten Fläche, die weiter auf der Seite des aktiven Bereichs als die Vertiefung ist, derart, dass ein Abschnitt des innersten Halbleiterbereichs positioniert ist, um sich in einer Tiefenrichtung mit einem Abschnitt des ersten Halbleiterbereichs an einer Abgrenzung der ersten Fläche und der dritten Fläche zu überlappen.
  • Gegenstände, Merkmale und Vorteile der vorliegenden Erfindung sind in der folgenden ausführlichen Beschreibung der Erfindung spezifisch dargelegt oder werden aus dieser offensichtlich werden, wenn sie in Verbindung mit den begleitenden Zeichnungen gelesen wird.
  • Figurenliste
    • 1 ist eine Schnittansicht einer Struktur eines Halbleiterbauelements gemäß einer Ausführungsform;
    • die 2, 3 und 4 sind Schnittansichten des Halbleiterbauelements gemäß der Ausführungsform während der Herstellung;
    • 5 ist ein Charakteristikadiagramm, das Durchschlagspannungscharakteristika des Halbleiterbauelements gemäß einem Beispiel darstellt; und
    • 6 ist eine Schnittansicht einer Struktur eines herkömmlichen Halbleiterbauelements.
  • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • Ausführungsformen eines Halbleiterbauelements und eines Verfahrens zur Herstellung eines Halbleiterbauelements gemäß der vorliegenden Erfindung werden unter Bezugnahme auf die begleitenden Zeichnungen ausführlich beschrieben. In der vorliegenden Beschreibung und den begleitenden Zeichnungen bedeuten Schichten und Bereiche, denen n oder p vorangestellt ist, dass Mehrheitsträger Elektronen oder Löcher sind. Darüber hinaus bedeutet ein an n oder p angehängtes + oder -, dass die Verunreinigungskonzentration höher bzw. niedriger als Schichten und Bereiche ohne + oder - ist. In der folgenden Beschreibung von Ausführungsformen und den begleitenden Zeichnungen werden identischen Bestandelementen dieselben Bezugsziffern gegeben und werden nicht wiederholt beschrieben. Des Weiteren bedeutet „-“ in der vorliegenden Beschreibung, wenn Miller-Indizes beschrieben werden, einen Balken, der einem Index unmittelbar hinter dem "" hinzugefügt wird, und ein negativer Index wird durch Voranstellen von „-“ an den Index ausgedrückt.
  • Das Halbleiterbauelement gemäß der vorliegenden Erfindung wird unter Verwendung eines Halbleitermaterials mit breitem Bandabstand hergestellt. In der vorliegenden Ausführungsform wird ein Siliciumcarbidhalbleiterbauelement, das unter Verwendung von beispielsweise Siliciumcarbid (SiC) als einem Halbleitermaterial mit breitem Bandabstand produziert wird, beschrieben, wobei ein planarer Gate-Typ-MOSFET als ein Beispiel genommen wird. 1 ist eine Schnittansicht einer Struktur des Halbleiterbauelements gemäß der Ausführungsform. Wie in 1 dargestellt, umfasst das Siliciumcarbidhalbleiterbauelement gemäß der Ausführungsform umfasst auf einem Halbleiterbasiskörper 40, der aus Siliciumcarbid hergestellt ist (hierin im Folgenden Siliciumcarbidbasiskörper (Halbleitersubstrat (Halbleiterchip))), einen aktiven Bereich 10 und einen Randabschlussbereich 20, der einen Umfang des aktiven Bereichs 10 umgibt. Der aktive Bereich 10 ist ein Bereich, durch den Strom in einem On-Zustand fließt. Der Randabschlussbereich 20 ist ein Bereich, der das elektrische Feld der Seite einer vorderen Oberfläche des Basiskörpers eines Drift-Bereichs abschwächt und die Durchschlagspannung aufrechterhält.
  • Der Siliciumcarbidbasiskörper 40 wird von einer n--Typ-Halbleiterschicht (n--Typ-Siliciumcarbidschicht) 2, die aus Siliciumcarbid hergestellt ist, und einer p-Typ-Halbleiterschicht (p-Typ-Siliciumcarbidschicht) 4, die durch Siliciumcarbid gebildet wird, gebildet, die sequentiell auf einer vorderen Oberfläche eines tragenden n+-Typ-Substrats (n+-Typ-Siliciumcarbidsubstrats) 1, das aus Siliciumcarbid hergestellt ist, gestapelt sind. Das n+-Typ-Siliciumcarbidsubstrat 1 fungiert als ein Drain-Bereich. In dem aktiven Bereich 10 sind p-Typ-Basisbereiche (erste Halbleiterbereiche) 3 gezielt in einer Oberflächenschicht der n--Typ-Siliciumcarbidschicht 2 auf einer Seite angeordnet, die entgegengesetzt (Seite der vorderen Oberfläche des Basiskörpers) zu der Seite des n+-Typ-Siliciumcarbidsubstrats 1 ist. Der äußerste (Chiprandseite) p-Typ-Basisbereich 3 erstreckt sich von der Seite des aktiven Bereichs 10 zu einem Boden (erste Fläche) 21a einer Vertiefung 21, die hierin im Folgenden beschrieben ist, und ein Abschnitt des p-Typ-Basisbereichs 3 ist am Boden 21a der Vertiefung 21 freigelegt. Der Boden 21a der Vertiefung 21 ist eine vordere Oberfläche des Siliciumcarbidbasiskörpers 40, die durch die Bildung der Vertiefung 21 neu an dem Randabschlussbereich 20 gebildet wurde. Eine Freilegung am Boden 21a der Vertiefung 21 ist dazu eingerichtet, einen Kontakt mit einem Feldoxidfilm 11 zu ermöglichen, der hierin im Folgenden beschrieben wird. Ein Abschnitt der n--Typ-Siliciumcarbidschicht 2, ausschließlich des p-Typ-Basisbereichs 3 und des ersten und des zweiten JTE-Bereichs 31, 32, die hierin im Folgenden beschrieben sind, ist ein Drift-Bereich.
  • Auf der Oberfläche der n--Typ-Siliciumcarbidschicht 2 auf einer Seite, die entgegengesetzt zu der Seite des n+-Typ-Siliciumcarbidsubstrats 1 ist, ist eine p-Typ-Siliciumcarbidschicht 4 vorgesehen, um den p-Typ-Basisbereich 3 abzudecken. Die Verunreinigungskonzentration der p-Typ-Siliciumcarbidschicht 4 ist geringer als die Verunreinigungskonzentration des p-Typ-Basisbereichs 3. In der p-Typ-Siliciumcarbidschicht 4 an einem Abschnitt, der dem p-Typ-Basisbereich 3 in einer Tiefenrichtung zugewandt ist, sind ein n+-Typ-Source-Bereich (zweiter Halbleiterbereich) 5 und ein p+-Typ-Kontaktbereich 6 jeweils gezielt angeordnet. Des Weiteren ist in der p-Typ-Siliciumcarbidschicht 4 ein n-Typ-Halbleiterbereich 7 angeordnet, der die p-Typ-Siliciumcarbidschicht 4 in der Tiefenrichtung durchdringt und die n--Typ-Siliciumcarbidschicht 2 erreicht. Der n-Typ-Halbleiterbereich 7 ist von dem n+-Typ-Source-Bereich 5 weg auf einer Seite des n+-Typ-Source-Bereichs 5 entgegengesetzt zu dem p+-Typ-Kontaktbereich 6 angeordnet.
  • Ein Abschnitt (hierin im Folgenden zweiter p-Typ-Basisbereich (erster Halbleiterbereich) 4a der p-Typ-Siliciumcarbidschicht 4, ausschließlich des n+-Typ-Source-Bereichs 5, des p+-Typ-Kontaktbereichs 6 und des n-Typ-Halbleiterbereichs 7, fungiert als ein Basisbereich zusammen mit den p-Typ-Basisbereichen (hierin im Folgenden erste p-Typ-Basisbereiche) 3. Der n-Typ-Halbleiterbereich (hierin im Folgenden n-Typ-JFET-Bereich) 7 ist ein Übergangs-FET-Bereich (JFET-Bereich, JFET = „Junction FET“) zwischen benachbarten Basisbereichen und fungiert als die n--Typ-Siliciumcarbidschicht 2 und ein Drift-Bereich. Die Verunreinigungskonzentration des n-Typ-JFET-Bereichs 7 zwischen benachbarten Basisbereichen wird höher als die Verunreinigungskonzentration der n--Typ-Siliciumcarbidschicht 2 gemacht, was eine Verringerung der JFET-Resistivität erleichtert.
  • Auf einer Oberfläche eines Abschnitts des zweiten p-Typ-Basisbereichs 4a zwischen dem n+-Typ-Source-Bereich 5 und dem n-Typ-JFET-Bereich 7 ist eine Gate-Elektrode 9 mittels eines Gate-Isolierfilms 8 von dem n+-Typ-Source-Bereich 5 zu dem n-Typ-JFET-Bereich 7 angeordnet. Der erste und der zweite p-Typ-Basisbereich 3, 4a, der n+-Typ-Source-Bereich 5, der p+-Typ-Kontaktbereich 6, der Gate-Isolierfilm 8 und die Gate-Elektrode 9 konfigurieren eine MOS-Gate-Struktur auf der Seite der vorderen Oberfläche des Siliciumcarbidbasiskörpers 40 (Seite der Oberfläche der p-Typ-Siliciumcarbidschicht 4). Obwohl eine MOS-Gate-Struktur in 1 dargestellt ist, können mehrere MOS-Gate-Strukturen parallel in dem aktiven Bereich 10 eingerichtet werden. Eine Source-Elektrode (erste Elektrode) 13 berührt den n+-Typ-Source-Bereich 5 und den p+-Typ-Kontaktbereich 6 und ist von der Gate-Elektrode 9 durch einen Zwischenschicht-Isolierfilm 12 elektrisch isoliert.
  • Die p-Typ-Siliciumcarbidschicht 4 wird von dem gesamten Randabschlussbereich 20 entfernt, wodurch auf der vorderen Oberfläche des Siliciumcarbidbasiskörpers 40 eine Vertiefung 21 gebildet wird, an der der Randabschlussbereich 20 niedriger als der aktive Bereich 10 ist (zu der Drain-Side hin vertieft). Anders ausgedrückt, am Boden 21a der Vertiefung 21 ist die n--Typ-Siliciumcarbidschicht 2 freigelegt. Eine Seitenwand (dritte Fläche) 21b der Vertiefung 21 ist die vordere Oberfläche des Siliciumcarbidbasiskörpers 40, die zwischen dem Boden 21a der Vertiefung 21 und der vorderen Oberfläche des Basiskörpers (zweite Fläche) positioniert ist, die weiter auf der Seite des aktiven Bereichs 10 als die Vertiefung 21 ist, und geneigt ist, um einen stumpfen Winkel (Winkel θ) mit dem Boden 21a der Vertiefung 21 zu bilden. Der Winkel θ, der von dem Boden 21a und der Seitenwand 21b der Vertiefung gebildet wird, kann beispielsweise etwa 90 Grad (90 Grad ≤ θ < 180 Grad) sein. Die Seitenwand 21b der Vertiefung 21 ist beispielsweise nahe der Abgrenzung des Randabschlussbereichs 20 mit dem aktiven Bereich 10 positioniert. Eine Tiefe d1 der Vertiefung 21 ist größer gleich einer Dicke t4 (d1 ≥ t4) der p-Typ-Siliciumcarbidschicht 4 und an der Seitenwand 21b der Vertiefung 2a sind die p-Typ-Siliciumcarbidschicht 4 oder die p-Typ-Siliciumcarbidschicht 4 und der erste p-Typ-Basisbereich 3 freigelegt.
  • Eine Abgrenzung 21c des Bodens 21a und der Seitenwand 21b der Vertiefung 21 (hierin im Folgenden Bodeneckabschnitt der Vertiefung 21) ist weiter auf der Drain-Seite als die Abgrenzung der p-Typ-Siliciumcarbidschicht 4 und des äußersten ersten p-Typ-Basisbereichs 3 und in einer Tiefe, die nicht durch den äußersten ersten p-Typ-Basisbereich 3 dringt, positioniert. Anders ausgedrückt, mindestens die Drain-Seite des Bodeneckabschnitts 21c der Vertiefung 21 wird von dem äußersten ersten p-Typ-Basisbereich 3 abgedeckt. Die Vertiefung 21 ist angeordnet, um ein im Wesentlichen ringförmiges planares Layout zu haben, das den Umfang des aktiven Bereichs 10 umgibt. Des Weiteren ist in dem Randabschlussbereich 20 eine JTE-Struktur 30 angeordnet, die mehrere benachbarte p--Typ-Niederkonzentrationsbereiche (Halbleiterbereiche eines zweiten Leitfähigkeitstyps, hierin zwei, einschließlich eines p--Typs und eines p---Typs, die durch die Bezugsziffern 31, 32 angezeigt werden, von der Innenseite (Seite des aktiven Bereichs 10)) umfasst, die zunehmend niedrigere Verunreinigungskonzentrationen aufweisen, je weiter der p--Typ-Niederkonzentrationsbereich zu der Außenseite hin angeordnet ist. Die JTE-Struktur 30 ist angeordnet, um ein im Wesentlichen ringförmiges planares Layout zu haben, das den Umfang des aktiven Bereichs 10 umgibt.
  • Der p--Typ-Niederkonzentrationsbereich (hierin im Folgenden erster JTE-Bereich) 31 ist entlang der Seitenwand 21b von dem Boden 21a der Vertiefung 21 angeordnet und deckt den Bodeneckabschnitt 21c ab. Infolgedessen überlappt ein Abschnitt des ersten JTE-Bereichs 31 sich mit einem Abschnitt des äußersten ersten p-Typ-Basisbereichs 3 in der Tiefenrichtung (Strichlinienabschnitt, der durch die Bezugsziffer 33 angezeigt ist) an dem Bodeneckabschnitt 21c der Vertiefung 21. Anders ausgedrückt, der erste JTE-Bereich 31 weist die höchste Verunreinigungskonzentration an dem Abschnitt 33 auf, der sich mit dem ersten p-Typ-Basisbereich 3 überlappt, und was die Verteilung in der Tiefenrichtung angeht, demonstriert die Verunreinigungskonzentration einen Peak nahe dem Bodeneckabschnitt 21c der Vertiefung 21 an einem Abschnitt, der tiefer auf der Drain-Seite als der Boden 21a der Vertiefung 21 ist. Der erste JTE-Bereich 31 kann angeordnet sein, um sich mit dem zweiten p-Typ-Basisbereich 4a an der Seitenwand 21b der Vertiefung 21 (Strichlinienabschnitt, der durch die Bezugsziffer 34 angezeigt ist) zu überlappen. Eine Dicke (Tiefe von dem Boden 21a der Vertiefung 21) t1 eines Abschnitts des ersten JTE-Bereichs 31 am Boden 21a der Vertiefung 21 ist größer als eine Dicke t3 eines Abschnitts des ersten p-Typ-Basisbereichs 3 am Boden 21a der Vertiefung 21 (t1 > t3).
  • Ein p---Typ-Niederkonzentrationsbereich (hierin im Folgenden zweiter JTE-Bereich) 32 ist entlang dem Bodeneckabschnitt 21c der Vertiefung 21 angeordnet und berührt die Außenseite des ersten JTE-Bereichs 31. Eine Dicke t2 des zweiten JTE-Bereichs 32 ist in etwa gleich einer Dicke t1 eines Abschnitts des ersten JTE-Bereichs 31 am Boden 21a der Vertiefung 21 (t1 ≈ t2). Der erste und der zweite JTE-Bereich 31, 32 sind angeordnet, um ein konzentrisches ringförmiges planares Layout aufzuweisen. Eine Breite eines Abschnitts des ersten und des zweiten JTE-Bereichs 31, 32 entlang dem Boden 21a der Vertiefung 21 kann zunehmend schmaler sein, je weiter der Abschnitt auf der Außenseite angeordnet ist. In 1 ist ein Fall dargestellt, in dem der erste JTE-Bereich 31 angeordnet ist, um sich mit dem ersten und dem zweiten p-Typ-Basisbereich 3, 4a zu überlappen, und das Ende des ersten JTE-Bereichs 31 auf der Innenseite weiter auf der Innenseite als die Seitenwand 21b der Vertiefung 21 positioniert ist.
  • Der Randabschlussbereich 20 ist von dem Chip-Ende zu dem Ende des ersten JTE-Bereichs 31 auf der Innenseite. Auf der vorderen Oberfläche des Siliciumcarbidbasiskörpers 40 im Randabschlussbereich 20 erstreckt sich der Zwischenschicht-Isolierfilm 12 von der Seite des aktiven Bereichs 10 und deckt den ersten und den zweiten JTE-Bereich 31, 32 ab. Zwischen der vorderen Oberfläche des Siliciumcarbidbasiskörpers 40 und dem Zwischenschicht-Isolierfilm 12 im Randabschlussbereich 20 kann der Feldoxidfilm 11 angeordnet sein. Des Weiteren ist auf dem Zwischenschicht-Isolierfilm 12 im Randabschlussbereich 20 ein Passivierungsfilm, beispielsweise ein Schutzfilm 14, der aus Polyimid hergestellt ist, angeordnet. Der Schutzfilm 14 hat eine Funktion des Verhinderns einer Entladung. Der Schutzfilm 14 kann sich auf ein Ende der Source-Elektrode 13 erstrecken. Auf der hinteren Oberfläche des Siliciumcarbidbasiskörpers 40 (hintere Oberfläche des n+-Typ-Siliciumcarbidsubstrats 1) ist eine Drain-Elektrode (zweite Elektrode) 15 angeordnet.
  • Das Verfahren zur Herstellung eines Halbleiterbauelements gemäß der vorliegenden Ausführungsform wird für einen Fall des Produzierens eines 1200-V-MOSFET als ein Beispiel beschrieben. Die 2, 3 und 4 sind Schnittansichten des Halbleiterbauelements gemäß der Ausführungsform während der Herstellung. Beispielsweise wird das n+-Typ-Siliciumcarbidsubstrat (Halbleiterwafer) 1 aus Einkristall-Siliciumcarbid, das mit einer n-Typ-Verunreinigung (Dotierstoff), wie Stickstoff (N), auf eine Verunreinigungskonzentration von 2,0 × 1019/cm3 dotiert wurde, hergestellt. Die vordere Oberfläche des n+-Typ-Siliciumcarbidsubstrats 1 kann beispielsweise eine (000-1)-Fläche mit einem Off-Winkel von etwa 4 Grad in einer <11-20>-Richtung sein. Auf der vorderen Oberfläche des n+-Typ-Siliciumcarbidsubstrats 1 wird die n--Typ-Siliciumcarbidschicht 2 epitaxial wachsen gelassen, beispielsweise um eine Dicke von 10 µm zu haben. Die n--Typ-Siliciumcarbidschicht 2 weist eine n-Typ-Verunreinigung, wie Stickstoff, beispielsweise mit einer Verunreinigungskonzentration von 1,0 × 1016/cm3 auf.
  • Die ersten p-Typ-Basisbereiche 3 werden durch Photolithographie und Ionenimplantation gezielt in der Oberflächenschicht der n--Typ-Siliciumcarbidschicht 2 gebildet. Hier wird der äußerste erste p-Typ-Basisbereich 3 so gebildet, dass er sich zu dem Boden 21a der Vertiefung 21 erstreckt, die in einem anschließenden Vorgang gebildet wird. In der Ionenimplantation kann beispielsweise eine p-Typ-Verunreinigung (Dotierstoff), wie Aluminium (Al), durch eine Dosierungsmenge von 1,0 × 1014/cm2 implantiert und die Verunreinigungskonzentration des ersten p-Typ-Basisbereichs 3 kann als 1,0 × 1018/cm3 eingestellt werden. Der erste p-Typ-Basisbereich 3 kann beispielsweise in einem gestreiften planaren Layout angeordnet werden und die Breite (Streifenbreite) und die Tiefe können 13 µm bzw. 0,5 µm sein. Ein Intervall zwischen benachbarten ersten p-Typ-Basisbereichen 3 kann beispielsweise 2 µm sein. Auf der Oberfläche der n--Typ-Siliciumcarbidschicht 2 wird die p-Typ-Siliciumcarbidschicht 4 epitaxial wachsen gelassen, beispielsweise um eine Dicke von 0,5 µm zu haben. Die p-Typ-Siliciumcarbidschicht 4 weist eine p-Typ-Verunreinigung, wie Aluminium, beispielsweise mit einer Verunreinigungskonzentration von 2,0 × 1016/cm3 auf.
  • Durch die Vorgänge bis zu diesem Punkt wird der Siliciumcarbidbasiskörper 40 produziert, bei dem die n--Typ-Siliciumcarbidschicht 2 und die p-Typ-Siliciumcarbidschicht 4 sequentiell auf der vorderen Oberfläche des n+-Typ-Siliciumcarbidsubstrats 1 gestapelt sind. Ein Abschnitt der p-Typ-Siliciumcarbidschicht 4 wird in den anderen Leitfähigkeitstyp umgekehrt, um gezielt den n-Typ-JFET-Bereich 7 durch Photolithographie und Ionenimplantation zu bilden. In der Ionenimplantation kann eine n-Typ-Verunreinigung, wie Stickstoff, derart implantiert werden, dass die Verunreinigungskonzentration des n-Typ-JFET-Bereichs 7 beispielsweise 5,0 × 1016/cm3 wird. Die Breite und die Tiefe des n-Typ-JFET-Bereichs 7 können beispielsweise 2,0 µm bzw. 0,6 µm sein.
  • Der n+-Typ-Source-Bereich 5 und der p+-Typ-Kontaktbereich 6 werden durch wiederholtes Durchführen durch unterschiedliche Ionenimplantationsbedingungen gebildet, ein Vorgang, der die Bildung einer Maske zur Ionenimplantation durch Photolithographie und Ätzen, die Ionenimplantation unter Verwendung der Maske und die Entfernung der Maske kombiniert. Die Abfolge, in der der n-Typ-JFET-Bereich 7, der n+-Typ-Source-Bereich 5 und der p+-Typ-Kontaktbereich 6 gebildet werden, kann verschiedenerlei geändert werden. Nach der Bildung der Vertiefung 21, die hierin im Folgenden beschrieben wird, und vor der Aktivierungsverarbeitung können der n-Typ-JFET-Bereich 7, der n+-Typ-Source-Bereich 5 und der p+-Typ-Kontaktbereich 6 gebildet werden.
  • Die Vertiefung 21 wird auf der vorderen Oberfläche des Siliciumcarbidbasiskörpers beispielsweise in einer Tiefe von 0,7 µm durch Photolithographie und Ätzen gebildet; die p-Typ-Siliciumcarbidschicht 4 wird von dem gesamten Randabschlussbereich 20 entfernt und die n--Typ-Siliciumcarbidschicht 2 wird freigelegt. Infolgedessen wird der erste p-Typ-Basisbereich 3 am Bodeneckabschnitt 21c der Vertiefung 21 und auf der Seite des aktiven Bereichs 10 des Bodens 21a der Vertiefung 21 freigelegt. Der zweite p-Typ-Basisbereich 4a (die p-Typ-Siliciumcarbidschicht 4) wird an der Seitenwand 21b der Vertiefung 21 freigelegt. Hier kann die Vertiefung 21 beispielsweise durch isotropes Ätzen gebildet werden, wobei die Seitenwand 21b der Vertiefung 21 geneigt sein kann, um einen stumpfen Winkel (Winkel θ) mit dem Boden 21a zu bilden. Der bis zu diesem Punkt erzielte Zustand ist in 2 dargestellt.
  • Eine Resistmaske 51, die an einem Abschnitt geöffnet ist, der einem Bildungsbereich des ersten JTE-Bereichs 31 entspricht, wird auf der vorderen Oberfläche des Siliciumcarbidbasiskörpers 40 durch Photolithographie und Ätzen gebildet. Eine Ionenimplantation 52 zum Implantieren einer p-Typ-Verunreinigung unter Verwendung der Resistmaske 51 als einer Maske wird durchgeführt und der erste JTE-Bereich 31 wird gebildet, um den Bodeneckabschnitt 21c der Vertiefung 21 abzudecken. Hier wird die Ionenimplantation 52 zum Implantieren einer p-Typ-Verunreinigung entlang der Seitenwand 21b der Vertiefung 21 durchgeführt und der erste JTE-Bereich 31 wird derart gebildet, dass der erste und der zweite p-Typ-Basisbereich 3, 4a sich überlappen. In 3 sind die Abschnitte 33, 34 des ersten JTE-Bereichs 31, wo der erste und der zweite p-Typ-Basisbereich 3, 4a sich überlappen, durch Strichlinien angezeigt (ähnlich in 4). In der Ionenimplantation 52 wird beispielsweise eine p-Typ-Verunreinigung, wie Aluminium, durch eine Dosierungsmenge von 1,0 × 1013/cm2 implantiert und der erste JTE-Bereich 31 wird mit einer Verunreinigungskonzentration gebildet, die niedriger als die des ersten p-Typ-Basisbereichs 3 ist.
  • Des Weiteren, wie beschrieben, ist die Seitenwand 21b der Vertiefung 21 in einem Winkel θ geneigt, wodurch ein stumpfer Winkel mit dem Boden 21a gebildet wird, wobei in der Ionenimplantation 52 aus einer Richtung (Tiefenrichtung), die im Wesentlichen orthogonal zu der vorderen Oberfläche des Siliciumcarbidbasiskörpers 40 ist, eine p-Typ-Verunreinigungskonzentration in der gleichen Tiefe von der Seitenwand 21b ebenfalls in die Seitenwand 21b der Vertiefung 21 eingebracht wird. Folglich kann durch eine Sitzung der Ionenimplantation 52 aus der Richtung, die im Wesentlichen orthogonal zu der vorderen Oberfläche des Siliciumcarbidbasiskörpers 40 ist, der erste JTE-Bereich 31 von dem Boden 21a der Vertiefung 21 zu der Seitenwand 21b gebildet werden. In diesem Fall sind die Dicke d11 von der vorderen Oberfläche des Basiskörpers des Abschnitts 34 des ersten JTE-Bereichs 31, der sich mit dem zweiten p-Typ-Basisbereich 4a überlappt, und die Tiefe d12 des ersten JTE-Bereichs 31 von der Seitenwand 21b der Vertiefung 21 in einer Richtung, die orthogonal zu der vorderen Oberfläche des Basiskörpers ist, in etwa gleich der Dicke t1 eines Abschnitts des ersten JTE-Bereiches 31 am Boden 21a der Vertiefung 21 d11 ≈ t1, d12 ≈ t1. Des Weiteren ermöglicht die Verwendung der Resistmaske 51 mit einer Öffnung mit einer Breite, die sich über die Seitenwand 21b der Vertiefung 21 hinaus erstreckt, auf der Seite des aktiven Bereichs 10 die Bildung eines ersten JTE-Bereichs 31 in der Tiefe d12, die über die gesamte Seitenwand 21b der Vertiefung 21 gleich ist. Der bis zu diesem Punkt erzielte Zustand ist in 3 dargestellt.
  • Nachdem die Resistmaske 51, die beim Bilden des ersten JTE-Bereichs 31 verwendet wird, entfernt wurde, wird eine Resistmaske 53, die an einem Abschnitt geöffnet ist, der einem Bildungsbereich des zweiten JTE-Bereichs 32 entspricht, auf der vorderen Oberfläche des Siliciumcarbidbasiskörpers 4 gebildet. Eine Ionenimplantation 54 zum Implantieren einer p-Typ-Verunreinigung unter Verwendung der Resistmaske 53 als einer Maske wird durchgeführt und der zweite JTE-Bereich 32 wird am Boden 21a der Vertiefung 21 benachbart zu der Außenseite des ersten JTE-Bereichs 31 gebildet. Die Verunreinigungskonzentration des zweiten JTE-Bereichs 32 kann beispielsweise etwa 1/2 der Verunreinigungskonzentration des ersten JTE-Bereichs 31 sein. Der bis zu diesem Punkt erzielte Zustand ist in 4 dargestellt. Die Resistmaske 53, die beim Bilden des zweiten JTE-Bereichs 32 verwendet wird, wird entfernt. Die Abfolge, in der der erste und der zweite JTE-Bereich 31, 32 gebildet wird, ist austauschbar.
  • Eine Wärmebehandlung (ein Tempern) zum Aktivieren des ersten p-Typ-Basisbereichs 3, des n+-Typ-Source-Bereichs 5, des p+-Typ-Kontaktbereichs 6, des n-Typ-JFET-Bereichs 7 und des ersten und des zweiten JTE-Bereichs 31, 32 wird beispielsweise bei etwa 1620 Grad Celsius für etwa 2 Minuten durchgeführt. Die vordere Oberfläche des Siliciumcarbidbasiskörpers 40 wird beispielsweise durch eine Wärmebehandlung bei einer Temperatur von etwa 1000 Grad Celsius in einer Mischgasatmosphäre von Sauerstoffgas (O2) und Wasserstoffgas (H2) thermisch oxidiert und der Gate-Isolierfilm 8 wird beispielsweise so gebildet, dass er eine Dicke von etwa 100 nm aufweist. Somit wird die gesamte vordere Oberfläche des Siliciumcarbidbasiskörpers 40 von dem Gate-Isolierfilm 8 abgedeckt.
  • Auf dem Gate-Isolierfilm 8 wird beispielsweise eine Polysiliciumschicht (Poly-Si-Schicht), in der Phosphor (P) dotiert ist, gebildet. Die Polysiliciumschicht wird strukturiert und gezielt entfernt, wobei ein Abschnitt auf der Oberfläche des zweiten p-Typ-Basisbereichs 4a zwischen dem n+-Typ-Source-Bereich 5 und dem n-Typ-JFET-Bereich 7 zurückgelassen wird. Die Polysiliciumschicht, die auf dem Gate-Isolierfilm 8 verbleibt, wird die Gate-Elektrode 9. Die Polysiliciumschicht, die die Gate-Elektrode 9 bildet, kann auf der Oberfläche des zweiten p-Typ-Basisbereichs 4a an einem Abschnitt zwischen dem n+-Typ-Source-Bereich 5 und dem n-Typ-JFET-Bereich 7 und auf dem n-Typ-JFET-Bereich 7 zurückgelassen werden.
  • Auf der gesamten vorderen Oberfläche des Siliciumcarbidbasiskörpers 40 kann beispielsweise der Zwischenschicht-Isolierfilm 12 durch Phosphorsilikatglas (PSG) usw. so gebildet werden, dass er eine Dicke von beispielsweise 1,0 µm aufweist und die Gate-Elektrode 9 abdeckt. Der Zwischenschicht-Isolierfilm 12 und der Gate-Isolierfilm 8 werden strukturiert und ein Kontaktloch wird durch Photolithographie und Ätzen gebildet, wobei der n+-Typ-Source-Bereich 5 und der p+-Typ-Kontaktbereich 6 freigelegt werden. Nachdem die Gate-Elektrode 9 gebildet wurde und bevor der Zwischenschicht-Isolierfilm 12 gebildet wird, kann der Feldoxidfilm 11 auf der vorderen Oberfläche des Siliciumcarbidbasiskörpers 40 im Randabschlussbereich 20 gebildet werden.
  • Der Zwischenschicht-Isolierfilm 12 wird durch Wärmebehandlung (Reflow) planarisiert. Anschließend wird beispielsweise auf der vorderen Oberfläche des Siliciumcarbidbasiskörpers 40 die Source-Elektrode 13 durch einen Zerstäubungsvorgang gebildet, um in dem Kontaktloch eingebettet zu sein. Die Source-Elektrode 13 wird durch Photolithographie und Ätzen strukturiert. Eine Dicke der Source-Elektrode 13 kann beispielsweise 5 µm sein. Das Material der Source-Elektrode 13 kann beispielsweise Aluminium (Al-Si) sein, das Silicium (Si) in einer Rate von 1 % umfasst.
  • Auf der hinteren Oberfläche des Siliciumcarbidbasiskörpers 40 (die hintere Oberfläche des n+-Typ-Siliciumcarbidsubstrats 1) wird beispielsweise ein Nickelfilm (Ni-Film) als die Drain-Elektrode 15 gebildet.
  • Des Weiteren wird beispielsweise ein ohmscher Kontakt der Drain-Elektrode 15 und des Siliciumcarbidbasiskörpers 40 durch Wärmebehandlung bei 970 Grad Celsius gebildet. Auf einer Oberfläche des Nickelfilms werden beispielsweise ein Titanfilm (Ti-Film), ein Nickelfilm und ein Goldfilm (Au-Film) sequentiell als die Drain-Elektrode 15 gebildet. Auf der vorderen Oberfläche des Siliciumcarbidbasiskörpers 40 wird der Schutzfilm 14 gebildet. Danach wird der Siliciumcarbidbasiskörper 40 in separate Chips geschnitten (in Mikroplättchen geschnitten), wodurch der in 1 dargestellte MOSFET fertig gestellt wird.
  • Wie beschrieben, wird der erste JTE-Bereich gemäß der vorliegenden Ausführungsform von dem Boden der Vertiefung und entlang der Seitenwand angeordnet, wobei der erste JTE-Bereich und der erste Basisbereich sich an einem Bodeneckabschnitt der Vertiefung überlappen. Infolgedessen kann an einem Abschnitt am Boden der Vertiefung verhindert werden, dass die Dicke des p-Typ-Bereichs, der die Durchschlagspannungsstruktur bildet, auf der Seite des aktiven Bereichs dünner wird, wodurch eine Verringerung der Durchschlagspannung des Randabschlussbereichs verhindert werden kann. Des Weiteren ist die Verunreinigungskonzentration des ersten JTE-Bereichs an dem Abschnitt am höchsten, der sich mit dem ersten p-Typ-Basisbereich überlappt (beispielsweise eine Verunreinigungskonzentration, die um einige wenige Prozent verhältnismäßig höher ist), und in Bezug auf die Verteilung in der Tiefenrichtung kann die Spitze der p-Typ-Verunreinigungskonzentration nahe dem Bodeneckabschnitt der Vertiefung an einem Abschnitt positioniert werden, der tiefer auf der Drain-Seite als der Boden der Vertiefung ist. Infolgedessen kann die Last des elektrischen Felds am Bodeneckabschnitt der Vertiefung durch einen flachen Abschnitt (den Boden der Vertiefung) weiter auf der Außenseite als der Bodeneckabschnitt der Vertiefung verringert werden und die Konzentration des elektrischen Felds am Bodeneckabschnitt der Vertiefung wird abgeschwächt, wodurch eine vorherbestimmte Durchschlagspannung des Randabschlussabschnitts stabil aufrechterhalten werden kann. Wenn die Verunreinigungskonzentration des ersten JTE-Bereichs an dem Abschnitt, der sich mit dem ersten p-Typ-Basisbereich überlappt, zu hoch ist, kann die Durchschlagspannung des Randabschlussbereichs abnehmen; innerhalb eines Verunreinigungskonzentrationsbereichs für eine typische JTE-Struktur nimmt die Verunreinigungskonzentration des ersten JTE-Bereichs an dem Abschnitt, der sich mit dem ersten p-Typ-Basisbereich überlappt, jedoch nicht zu, je mehr die Durchschlagspannung des Randabschlussbereichs abnimmt.
  • Des Weiteren kann die p-Typ-Verunreinigungskonzentration nahe des Bodeneckabschnitts der Vertiefung gemäß der vorliegenden Ausführungsform erhöht werden, selbst wenn die Verunreinigungskonzentration des ersten Basisbereichs niedrig ist, was ermöglicht, eine hohe Durchschlagspannung des Randabschlussbereichs zu erleichtern. Gemäß der vorliegenden Erfindung, nachdem die Vertiefung in dem Randabschlussbereich gebildet wurde, wird der erste JTE-Bereich durch Ionenimplantation gebildet und folglich kann der erste JTE-Bereich ohne Abhängigkeit von einer Dimensionsvariation in der Tiefenrichtung des Ätzens, um die Vertiefung zu bilden, in der im Wesentlichen gleichen Tiefe von dem Boden der Vertiefung gebildet werden. Infolgedessen kann eine Variation der Verunreinigungskonzentration des ersten JTE-Bereichs unterdrückt werden, was ermöglicht, eine vorherbestimmte Durchschlagspannung des Randabschlussbereichs stabil aufrechtzuerhalten. Da eine vorherbestimmte Durchschlagspannung des Randabschlussbereichs stabil aufrechterhalten werden kann, kann somit ein Halbleiterbauelement mit einer Durchschlagspannungsstruktur, in der eine Stoßentladung in dem aktiven Bereich eher als die in dem Randabschlussbereich auftritt, stabil bereitgestellt werden.
  • Eine Verifizierung bezüglich der Beziehung der Verunreinigungskonzentration des ersten p-Typ-Basisbereichs 3 und der Durchschlagspannung des Randabschlussbereichs 20 wurde durchgeführt. 5 ist ein Charakteristikadiagramm, das Durchschlagspannungscharakteristika des Halbleiterbauelements gemäß einem Beispiel darstellt. Die horizontale Achse in 5 stellt die Verunreinigungskonzentration des ersten p-Typ-Basisbereichs 3 dar und die vertikale Achse stellt die Durchschlagspannung des Randabschlussbereichs 20 dar. Die in Klammern in 5 angezeigten Zahlen zeigen die Tiefe der Vertiefung 21 an. Mehrere MOSFET, für die sich die Tiefe d1 der Vertiefung 21 und die Verunreinigungskonzentration des ersten p-Typ-Basisbereichs 3 unterschieden, wurden gemäß der beschriebenen Struktur des Halbleiterbauelements gemäß der Ausführungsform (siehe 1) produziert (hierin im Folgenden Beispiel). Insbesondere in Bezug auf drei Beispiele, für die die Tiefe d1 der Vertiefung 21 0,5 µm, 0,7 µm bzw. 0,9 µm war, wurde die Verunreinigungskonzentration des ersten p-Typ-Basisbereichs 3 für jede um einen Bereich von 1,00 × 1016/cm3 bis 1,00 × 1019/cm3 variiert. Die Ergebnisse der Messung der Durchschlagspannung des Randabschlussbereichs 20 in Mustern der Beispiele sind in 5 dargestellt. In 5 sind zudem Durchschlagspannungscharakteristika des Randabschlussbereichs 120 des herkömmlichen Halbleiterbauelements (siehe 6) dargestellt (hierin im Folgenden herkömmliches Beispiel). In den herkömmlichen Beispielen wurde der erste JTE-Bereich 131 nur am Boden 121a der Vertiefung 121 gebildet und der erste und der zweite p-Typ-Basisbereich 103, 104a wurden nicht überlappt. Die Tiefe der Vertiefung 121 des herkömmlichen Beispiels und die Verunreinigungskonzentration des ersten p-Typ-Basisbereichs 103 waren genauso wie in den Beispielen.
  • Aus den in 5 dargestellten Ergebnissen wurde bestätigt, dass die Durchschlagspannung des Randabschlussbereichs 120 in den herkömmlichen Beispielen deutlich abnahm, was Abnahmen der Verunreinigungskonzentration des ersten p-Typ-Basisbereichs 103 entsprach (siehe beispielsweise den Abschnitt, der durch die Bezugsziffer 62 angezeigt ist). Des Weiteren wurde in den herkömmlichen Beispielen bestätigt, dass die Durchschlagspannung des Randabschlussbereichs 120 abnahm, was Anstiegen der Tiefe der Vertiefung 121 entsprach. Andererseits wurde in den Beispielen bestätigt, dass die Durchschlagspannung des Randabschlussbereichs 20 im Vergleich zu den herkömmlichen Beispielen wesentlich verbessert war, selbst wenn die Verunreinigungskonzentration des ersten p-Typ-Basisbereichs 3 einen niedrigen Bereich aufwies (siehe beispielsweise den Abschnitt, der durch die Bezugsziffer 61 angezeigt ist). Die Durchschlagspannung des Randabschlussbereichs 20 kann folglich verbessert werden, selbst wenn die Verunreinigungskonzentration des ersten p-Typ-Basisbereichs 3 niedrig ist. Des Weiteren wurde in den Beispielen bestätigt, dass Durchschlagspannungscharakteristika des Randabschlussbereichs 20 von der Verunreinigungskonzentration des ersten p-Typ-Basisbereichs 3 abhängig waren und von der Tiefe d1 der Vertiefung 21 unabhängig waren. Es wurde folglich bestätigt, dass eine vorherbestimmte Durchschlagspannung des Randabschlussbereichs 20 in der vorliegenden Erfindung ohne Abhängigkeit von einer Dimensionsvariation in der Tiefenrichtung des Ätzens, um die Vertiefung 21 zu bilden, stabil verhindert werden kann.
  • Die vorliegende Erfindung ist nicht auf die beschriebene Ausführungsform beschränkt und verschiedene Änderungen sind möglich, ohne vom Gedanken der Erfindung abzuweichen. Beispielsweise ist in der Ausführungsform, obwohl ein MOSFET als ein Beispiel beschrieben ist, ohne Einschränkung der obigen Ausführungsform die Anwendung auf ein Halbleiterbauelement aus verschiedenen Bauelementstrukturen, wie einem Bipolartransistor, IGBT usw., möglich. Des Weiteren sind die Dimensionen und Verunreinigungskonzentrationen von Komponenten usw. entsprechend erforderlichen Spezifikationen konfiguriert. Obwohl in der Ausführungsform eine Doppelzonen-JTE-Struktur, in der 2 JTE-Bereiche benachbart angeordnet sind, als ein Beispiel beschrieben ist, kann der innerste JTE-Bereich angeordnet sein, um den Bodeneckabschnitt der Vertiefung abzudecken, oder kann als eine Mehrzonen-JTE-Struktur mit 3 oder mehr sich berührenden JTE-Bereichen mit zunehmend niedrigeren Verunreinigungskonzentrationen, je weiter der JTE-Bereich auf der Außenseite angeordnet ist, konfiguriert sein. Des Weiteren erzielt die vorliegende Erfindung die gleichen Effekte in einem Halbleiterbauelement, das ein anderes Halbleitermaterial mit breitem Bandabstand, wie Galliumnitrid (GaN), verwendet, und einem Halbleiterbauelement, das Silicium verwendet. Obwohl in der Ausführungsform von dem ersten Leitfähigkeitstyp angenommen wird, dass er ein n-Typ ist, und von dem zweiten Leitfähigkeitstyp angenommen wird, dass er ein p-Typ ist, ist die Erfindung weiterhin anwendbar, wenn der erste Leitfähigkeitstyp ein p-Typ ist und der zweite Leitfähigkeitstyp ein n-Typ ist.
  • In dem herkömmlichen MOSFET der in 6 dargestellten Struktur ist die p-Typ-Siliciumcarbidschicht 104, die als die oberste Schicht des Siliciumcarbidbasiskörpers 140 gestapelt ist, jedoch ein Bereich, der in dem Randabschlussbereich 120 unnötig ist, und die Vertiefung 121 wird folglich gebildet, um die n--Typ-Siliciumcarbidschicht 102 in dem Randabschlussbereich 120 freizulegen. Hier kann eine Dicke t103 des Abschnitts 103a des p-Typ-Basisbereichs 103, der vorher in der n--Typ-Siliciumcarbidschicht 102 gebildet wird und der sich in den Boden 121a der Vertiefung 121 erstreckt, infolge einer Dimensionsvariation in der Tiefenrichtung während des Ätzens, um die Vertiefung 121 zu bilden, dünn werden. Infolgedessen tritt an dem Abschnitt 103a des p-Typ-Basisbereichs 103, der sich in den Boden 121a der Vertiefung 121 erstreckt, eine Variation der Verunreinigungskonzentration auf, was zu einem Problem einer verringerten Durchschlagspannung des Randabschlussbereichs 120 führt.
  • In der japanischen Offenlegungsschrift JP 2010-045 388 A konzentriert sich ein elektrisches Feld, da die p-Typ-Verunreinigungskonzentration vom Boden zur Seitenwand der Vertiefung gleichmäßig ist, am Bodeneckabschnitt der Vertiefung (der Abgrenzung des Bodens 121a der Vertiefung 121 und der Seitenwand 121b), was zu einem Problem einer Unfähigkeit zum Stabilisieren und Verhindern der Durchschlagspannung des Randabschlussbereichs führt. In den japanischen Offenlegungsschriften JP 2002-164 541 A und JP 2014-107 500 A befindet sich die Spitze der p-Typ-Verunreinigungskonzentration, obwohl ein Unterschied der p-Typ-Verunreinigungskonzentration an der Seitenwand der Vertiefung auftritt, an einem Abschnitt, der weiter auf der Seite des aktiven Bereichs als der Bodeneckabschnitt der Vertiefung ist, d. h. befindet sich an einem Abschnitt, der seicht von der vorderen Oberfläche des Basiskörpers der Seitenwand der Vertiefung ist. Ähnlich der japanischen Offenlegungsschrift JP 2010-045 388 A konzentriert das elektrische Feld sich auch in den japanischen Offenlegungsschriften JP 2002-164 541 A und JP 2014-107 500 A am Bodeneckabschnitt der Vertiefung.
  • Gemäß der vorliegenden Erfindung überlappen sich der innerste Halbleiterbereich des zweiten Leitfähigkeitstyps und der erste Halbleiterbereich am Bodeneckabschnitt der Vertiefung (Abgrenzung des Bodens und der Seitenwand der Vertiefung) und die Spitze der Konzentration der Verunreinigung des zweiten Leitfähigkeitstyps am Bodeneckabschnitt der Vertiefung befindet sich folglich an einem Abschnitt auf der Drain-Seite (der Seite der zweiten Elektrode), tiefer als der Boden der Vertiefung. Infolgedessen kann die Konzentration des elektrischen Felds am Bodeneckabschnitt der Vertiefung abgeschwächt werden.
  • Das Halbleiterbauelement und das Verfahren zur Herstellung eines Halbleiterbauelements gemäß der vorliegenden Erfindung erzielen insofern einen Effekt, dass eine vorherbestimmte Durchschlagspannung des Randabschlussbereichs bewahrt werden kann, was ermöglicht, ein stabiles Hochspannungshalbleiterbauelement bereitzustellen.
  • Wie beschrieben, sind das Halbleiterbauelement und das Verfahren zur Herstellung eines Halbleiterbauelements gemäß der vorliegenden Erfindung für Halbleiter von Nutzen, die als Schaltbauelemente verwendet werden, und sind für MOSFET vom vertikalen Typ unter Verwendung eines Halbleiters mit breitem Bandabstand besonders geeignet.

Claims (6)

  1. Halbleiterbauelement, das Folgendes umfasst: einen aktiven Bereich (10), in dem ein Hauptstrom fließt, wobei der aktive Bereich (10) auf einem Halbleitersubstrat (40) eines ersten Leitfähigkeitstyps angeordnet ist und aus einem Halbleitermaterial hergestellt ist, das einen Bandabstand aufweist, der breiter als der von Silicium ist; einen Randabschlussbereich (20), der einen Umfang des aktiven Bereichs (10) umgibt; eine Vertiefung (21), an der der Randabschlussbereich (20) niedriger als der aktive Bereich (10) ist und die auf einer vorderen Oberfläche des Halbleitersubstrats (40) angeordnet ist; einen ersten Halbleiterbereich (3) eines zweiten Leitfähigkeitstyps, der selektiv auf einer Seite der vorderen Oberfläche des Halbleitersubstrats (40) in dem aktiven Bereich (10) angeordnet ist und sich zu einer ersten Fläche (21a) erstreckt, die in dem Randabschlussbereich (20) durch die Vertiefung (21) gebildet wird; und Halbleiterbereiche (31, 32) des zweiten Leitfähigkeitstyps, die in der ersten Fläche (21a) angeordnet sind, um eine konzentrische Ringform aufzuweisen, die den Umfang des aktiven Bereichs (10) umgibt, und zunehmend niedrigere Verunreinigungskonzentrationen aufzuweisen, während die Nähe zu einer Außenseite zunimmt, wobei ein innerster Halbleiterbereich (31) von den Halbleiterbereichen (31, 32) des zweiten Leitfähigkeitstyps von der ersten Fläche (21a) entlang einer dritten Fläche (21b) zwischen der ersten Fläche (21a) und einer zweiten Fläche, die weiter auf der Seite des aktiven Bereichs als die Vertiefung (21) ist, angeordnet ist, ein Abschnitt (33) des innersten Halbleiterbereichs (31) positioniert ist, um sich in einer Tiefenrichtung mit einem Abschnitt des ersten Halbleiterbereichs (3) an einer Abgrenzung (21c) der ersten Fläche (21a) und der dritten Fläche (21b) zu überlappen, und der innerste Halbleiterbereich (31) eine Verunreinigungskonzentration aufweist, die an dem Abschnitt (33), der sich mit dem ersten Halbleiterbereich (3) überlappt, am höchsten ist.
  2. Halbleiterbauelement nach Anspruch 1, wobei eine Dicke (t1) des innersten Halbleiterbereichs (31) dicker als eine Dicke (t3) des ersten Halbleiterbereichs (3) an der ersten Fläche (21a) ist.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, wobei die dritte Fläche (21b) geneigt ist, um einen stumpfen Winkel (8) mit der ersten Fläche (21a) zu bilden.
  4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, das weiterhin Folgendes umfasst: einen dritten Halbleiterbereich (4) des zweiten Leitfähigkeitstyps, der angeordnet ist, den ersten Halbleiterbereich (3) abzudecken; einen zweiten Halbleiterbereich (5) des ersten Leitfähigkeitstyps, der selektiv in dem dritten Halbleiterbereich (4) angeordnet ist; einen Gate-Isolierfilm (8), der angeordnet ist, um einen Bereich des dritten Halbleiterbereichs (4) zwischen dem zweiten Halbleiterbereich (5) und dem Halbleitersubstrat (40) zu berühren; eine Gate-Elektrode (9), die mittels des Gate-Isolierfilms (8) auf einer Seite angeordnet ist, die entgegengesetzt zu dem dritten Halbleiterbereich (4) ist; eine erste Elektrode (13), die angeordnet ist, um den dritten Halbleiterbereich (4) und den zweiten Halbleiterbereich (5) zu berühren; und eine zweite Elektrode (15), die angeordnet ist, um eine hintere Oberfläche des Halbleitersubstrats (40) zu berühren.
  5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, wobei das Halbleitermaterial, das einen Bandabstand aufweist, der breiter als der von Silicium ist, Siliciumcarbid ist.
  6. Verfahren zur Herstellung eines Halbleiterbauelements, das einen aktiven Bereich (10), der auf einem Halbleitersubstrat (40) eines ersten Leitfähigkeitstyps angeordnet ist und aus einem Halbleitermaterial hergestellt ist, das einen Bandabstand aufweist, der breiter als der von Silicium ist, und einen Randabschlussbereich (20), der einen Umfang des aktiven Bereichs (10) umgibt, umfasst, wobei das Verfahren Folgendes umfasst: Bilden einer Vertiefung (21) auf einer vorderen Oberfläche des Halbleitersubstrats (40), wobei an der Vertiefung (21) der Randabschlussbereich (20) niedriger als der aktive Bereich (10) ist; selektives Bilden eines ersten Halbleiterbereichs (3) eines zweiten Leitfähigkeitstyps auf einer Seite der vorderen Oberfläche des Halbleitersubstrats (40) in dem aktiven Bereich (10), wobei der erste Halbleiterbereich (3) gebildet wird, um sich zu einer ersten Fläche (21a) zu erstrecken, die in dem Randabschlussbereich (20) durch die Vertiefung (21) gebildet wird; und Bilden von Halbleiterbereichen (31, 32) des zweiten Leitfähigkeitstyps in der ersten Fläche (21a), wobei die Halbleiterbereiche (31, 32) gebildet werden, um eine konzentrische Ringform aufzuweisen, die den Umfang des aktiven Bereichs (10) umgibt, und zunehmend niedrigere Verunreinigungskonzentrationen aufzuweisen, während die Nähe zu einer Außenseite zunimmt, wobei das Bilden der Halbleiterbereiche (31, 32) des zweiten Leitfähigkeitstyps das Bilden eines innersten Halbleiterbereichs (31) von den Halbleiterbereichen (31, 32) des zweiten Leitfähigkeitstyps von der ersten Fläche (21a) entlang einer dritten Fläche (21b) zwischen der ersten Fläche (21a) und einer zweiten Fläche, die weiter auf der Seite des aktiven Bereichs als die Vertiefung (21) ist, umfasst, derart, dass ein Abschnitt (33) des innersten Halbleiterbereichs (31) positioniert ist, um sich in einer Tiefenrichtung mit einem Abschnitt des ersten Halbleiterbereichs (3) an einer Abgrenzung (21c) der ersten Fläche (21a) und der dritten Fläche (21b) zu überlappen.
DE102016219094.6A 2015-11-13 2016-09-30 Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements Active DE102016219094B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015223473A JP6705155B2 (ja) 2015-11-13 2015-11-13 半導体装置および半導体装置の製造方法
JP2015-223473 2015-11-13

Publications (2)

Publication Number Publication Date
DE102016219094A1 DE102016219094A1 (de) 2017-05-18
DE102016219094B4 true DE102016219094B4 (de) 2023-06-15

Family

ID=58640333

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016219094.6A Active DE102016219094B4 (de) 2015-11-13 2016-09-30 Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements

Country Status (3)

Country Link
US (1) US10096703B2 (de)
JP (1) JP6705155B2 (de)
DE (1) DE102016219094B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017047283A1 (ja) * 2015-09-17 2017-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6347309B2 (ja) * 2015-09-17 2018-06-27 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7087280B2 (ja) * 2017-05-31 2022-06-21 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7029710B2 (ja) * 2017-06-16 2022-03-04 富士電機株式会社 半導体装置
JP2019145616A (ja) * 2018-02-19 2019-08-29 株式会社東芝 半導体装置
JP6862381B2 (ja) * 2018-03-02 2021-04-21 株式会社東芝 半導体装置
US10910501B2 (en) * 2018-09-05 2021-02-02 Monolith Semiconductor, Inc. Stucture and method for SIC based protection device
JP7404710B2 (ja) * 2019-08-22 2023-12-26 富士電機株式会社 窒化物半導体装置及び窒化物半導体装置の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164541A (ja) 2000-11-29 2002-06-07 Denso Corp 半導体装置およびその製造方法
JP2006165225A (ja) 2004-12-07 2006-06-22 Mitsubishi Electric Corp 半導体装置
JP2010045388A (ja) 2006-02-07 2010-02-25 Mitsubishi Electric Corp 炭化珪素半導体装置
JP2010050147A (ja) 2008-08-19 2010-03-04 Panasonic Corp 半導体装置
DE112012003282T5 (de) 2011-08-10 2014-04-30 Denso Corporation Siliciumcarbidhalbleitervorrichtung und Verfahren zum Herstellen derselben
JP2014107500A (ja) 2012-11-29 2014-06-09 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
US20150115285A1 (en) 2012-04-27 2015-04-30 Fuji Electric Co., Ltd. Semiconductor device and fabrication method of semiconductor device
DE112013006308T5 (de) 2013-01-23 2015-09-10 Hitachi, Ltd. Siliziumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4830285B2 (ja) * 2004-11-08 2011-12-07 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5691259B2 (ja) * 2010-06-22 2015-04-01 株式会社デンソー 半導体装置
JP5745954B2 (ja) * 2011-06-29 2015-07-08 三菱電機株式会社 半導体装置およびその製造方法
US9425265B2 (en) * 2013-08-16 2016-08-23 Cree, Inc. Edge termination technique for high voltage power devices having a negative feature for an improved edge termination structure

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164541A (ja) 2000-11-29 2002-06-07 Denso Corp 半導体装置およびその製造方法
JP2006165225A (ja) 2004-12-07 2006-06-22 Mitsubishi Electric Corp 半導体装置
JP2010045388A (ja) 2006-02-07 2010-02-25 Mitsubishi Electric Corp 炭化珪素半導体装置
JP2010050147A (ja) 2008-08-19 2010-03-04 Panasonic Corp 半導体装置
DE112012003282T5 (de) 2011-08-10 2014-04-30 Denso Corporation Siliciumcarbidhalbleitervorrichtung und Verfahren zum Herstellen derselben
US20150115285A1 (en) 2012-04-27 2015-04-30 Fuji Electric Co., Ltd. Semiconductor device and fabrication method of semiconductor device
JP2014107500A (ja) 2012-11-29 2014-06-09 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
DE112013006308T5 (de) 2013-01-23 2015-09-10 Hitachi, Ltd. Siliziumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung

Also Published As

Publication number Publication date
JP2017092355A (ja) 2017-05-25
JP6705155B2 (ja) 2020-06-03
US10096703B2 (en) 2018-10-09
US20170141222A1 (en) 2017-05-18
DE102016219094A1 (de) 2017-05-18

Similar Documents

Publication Publication Date Title
DE102016219094B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112016003509B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102015121532B4 (de) Verfahren zum Herstellen eines Siliziumkarbidbauelements mit einem abgeschirmten Gate
DE102014113214B4 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE112011101442B4 (de) Halbleitervorrichtung
DE102013113939B4 (de) Halbleiterbauelemente mit stufenförmigem Randabschluss und Verfahren zum Fertigen eines Halbleiterbauelements
DE102013106946B4 (de) Verfahren zum Bilden von lateral variierenden Dotierungskonzentrationen und eines Halbleiterbauelements
DE112016004718B4 (de) Halbleitereinheit
DE112016002613B4 (de) Leistungs-Halbleiterbauelement
DE112020000226T5 (de) SiC-HALBLEITERBAUTEIL
DE112015004374T5 (de) Halbleitervorrichtung
DE112013002538T5 (de) Halbleiterbauelement
DE112013002213T5 (de) Halbleitereinrichtung
DE112017004237B4 (de) Halbleitereinheit
DE112012004541T5 (de) Halbleitervorrichtung
DE112016007257B4 (de) Siliziumcarbid-Halbleitervorrichtung
DE102014201521A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102014101164A1 (de) Halbleitervorrichtung mit einem randbereich und verfahren zur herstellung einer halbleitervorrichtung
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE112014006692B4 (de) Halbleiteranordnung
DE112010005980T5 (de) Halbleiterelement
EP0748520B1 (de) Mis-struktur auf siliciumcarbid-basis mit hoher latch-up-festigkeit
DE112016006380T5 (de) Halbleiterbauelement
DE112017002113B4 (de) Halbleitereinheit

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final