JP2006165225A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006165225A
JP2006165225A JP2004353757A JP2004353757A JP2006165225A JP 2006165225 A JP2006165225 A JP 2006165225A JP 2004353757 A JP2004353757 A JP 2004353757A JP 2004353757 A JP2004353757 A JP 2004353757A JP 2006165225 A JP2006165225 A JP 2006165225A
Authority
JP
Japan
Prior art keywords
region
type region
type
edge
jte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004353757A
Other languages
English (en)
Other versions
JP4186919B2 (ja
Inventor
Kenichi Otsuka
健一 大塚
Yoichiro Tarui
陽一郎 樽井
Yoshinori Matsuno
吉徳 松野
Hiroshi Sugimoto
博司 杉本
Kenichi Kuroda
研一 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2004353757A priority Critical patent/JP4186919B2/ja
Priority to US11/142,322 priority patent/US7564072B2/en
Priority to CN200510082033A priority patent/CN100590884C/zh
Priority to DE102005034871A priority patent/DE102005034871A1/de
Publication of JP2006165225A publication Critical patent/JP2006165225A/ja
Application granted granted Critical
Publication of JP4186919B2 publication Critical patent/JP4186919B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S388/00—Electricity: motor control systems
    • Y10S388/907—Specific control circuit element or device
    • Y10S388/917—Thyristor or scr

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】製造工程が容易で且つ充分な耐圧特性を得ることが可能なＪＴＥ構造を得る。
【解決手段】半導体装置は、ＳｉＣ基板１に形成されたｎ型のドリフト層２にショットキ接続するアノード電極３とその外周部に形成されたＪＴＥ領域６を有する。ＪＴＥ領域６は、ドリフト層２の上部におけるアノード電極３のエッジの下を含む領域に形成された第１のｐ型領域６ａと、その外側に形成され第１のｐ型領域６ａよりも不純物面濃度が低い第２のｐ型領域６ｂとから成る。第２のｐ型領域６ｂは、アノード電極３のエッジから１５μｍ以上外側に配設される。第１のｐ型領域６ａの不純物面濃度は、１．８×１０13〜４×１０13ｃｍ-2であり、第２のｐ型領域６ｂの不純物面濃度は、１×１０13〜２．５×１０13ｃｍ-2である。
【選択図】図１

Description

この発明は半導体装置構造に関するものであり、特に、ショットキ電極を有する半導体素子の終端構造に関するものである。
ＳｉＣ（炭化シリコン）を用いた半導体装置は、温度特性および耐圧特性に優れたデバイスとして知られている。しかし、炭化シリコンを使用した半導体装置の製造技術には、多くの解決すべき課題が残されており、特に高電圧用の装置に関しては課題が多い。例えば、ＳｉＣを用いたショットキ障壁ダイオードでは、素子の周囲に適切な終端構造を設けることが課題とされている。ショットキ電極の外縁部（エッジ）近傍には、電界のピーク（電界集中）が発生するのが通常であるため、その部分の電界集中を低減すること可能な終端構造が望まれている。
ＳｉＣ基板に形成したショットキ障壁ダイオード素子の終端構造としては、ＳｉＣ基板におけるショットキ電極の外周にｐ型領域を設け、該ｐ型領域のチャージレベルを素子の外側に向けて段階的に小さくしたJunction Termination Extension（ＪＴＥ）構造が知られている（例えば特許文献１）。
特表平２００１−５０８９５０号公報
ＪＴＥ構造では、上記ｐ型領域（以下「ＪＴＥ領域」と称する）のチャージレベルが素子の外側に向けて徐々に小さくなるように、不純物濃度ないしは厚さの異なる複数の領域を形成する必要がある。即ち、ＪＴＥ領域は、チャージレベルの異なる複数個のｐ型領域により形成される。そのためＪＴＥ領域を形成するためには多くの工程数が必要とされ、製造コスト低減を妨げる要因となる。
先に述べたように、電界集中はショットキ電極のエッジ近傍で発生しやすい。そのため、ＪＴＥ領域におけるショットキ電極と接する部分の濃度および厚さを適切に設定する必要がある。そうでなければ、ショットキ電極端の電界集中を十分には緩和することができず、当該ショットキ電極端でのトンネル電流が増大し、理想耐圧に近い降伏電圧を得ることができない。また電界集中は、ＪＴＥ領域を構成する複数のｐ型領域の境界部分、つまりチャージレベルが急激に変化する部分でも生じ、ＪＴＥ領域の耐圧特性を劣化させる要因になっている。
本発明は以上のような課題を解決するためになされたものであり、製造工程が容易で且つ充分な耐圧特性を得ることが可能なＪＴＥ構造を有する半導体装置、および、内部での電界集中の発生を抑制可能なＪＴＥ構造を有する半導体装置を提供することを目的とする。
本発明の第１の局面に係る半導体装置は、半導体基板と、前記半導体基板に形成されたｎ型ドリフト層と、前記半導体基板上に形成され、前記ｎ型ドリフト層にショットキ接続する電極と、前記ｎ型ドリフト層上部に形成され、前記電極の前記半導体基板に接する部分のエッジの下を含む領域に配設されたｐ型のＪＴＥ領域とを備える半導体装置であって、前記ＪＴＥ領域は、前記エッジに接続する第１のｐ型領域と、前記第１のｐ型領域の外側に形成され、当該第１のｐ型領域よりも不純物面濃度が低い第２のｐ型領域とから成り、前記第２のｐ型領域は、前記エッジから１５μｍ以上外側に配設されており、前記第１のｐ型領域の不純物面濃度は、１．８×１０13〜４×１０13ｃｍ-2であり、前記第２のｐ型領域の不純物面濃度は、１×１０13〜２．５×１０13ｃｍ-2であるものである。
本発明の第２の局面に係る半導体装置は、半導体基板と、前記半導体基板に形成されたｎ型ドリフト層と、前記半導体基板上に形成され、前記ｎ型ドリフト層にショットキ接続する電極と、前記ｎ型ドリフト層上部に形成され、前記電極の前記半導体基板に接する部分のエッジの下を含む領域に配設されたｐ型のＪＴＥ領域とを備える半導体装置であって、前記ＪＴＥ領域の不純物面濃度は、前記エッジから外側に向けて連続的に低くなっており、前記ＪＴＥ領域において、前記エッジ下の部分の不純物面濃度は、１．８×１０13〜４×１０13ｃｍ-2であり、前記エッジから１５μｍ外側の部分の不純物面濃度は、１×１０13〜２．５×１０13ｃｍ-2であるものである。
本発明の第１の局面によれば、ＪＴＥ領域は、第１のｐ型領域と第２のｐ型領域という２つのｐ型領域により構成されており、構造が簡単である。よって、従来のＪＴＥ構造よりも少ない工程数で形成可能である。従って、製造工程の簡略化および製造コストの低減に寄与できる。且つ、第１のｐ型領域の不純物面濃度は１．８×１０13〜４×１０13ｃｍ-2であり、第２のｐ型領域の不純物面濃度は１×１０13〜２．５×１０13ｃｍ-2であるので、ＪＴＥ領域内での電界集中の発生を抑制でき、半導体装置の耐圧特性を向上させることができる。
本発明の第２の局面によれば、ＪＴＥ領域内における不純物面濃度は、電極のエッジ下の部分で１．８×１０13〜４×１０13ｃｍ-2であり、当該エッジから１５μｍの部分で１×１０13〜２．５×１０13ｃｍ-2であるので、ＪＴＥ領域内での電界集中の発生を抑制でき、半導体装置の耐圧特性を向上させることができる。また、ＪＴＥ領域内の不純物面濃度は、電極のエッジ下の部分から外側に向けて連続的に低くなるので、ＪＴＥ領域内での電界集中の発生が抑制され、電界分布が均一化される。よって、ＪＴＥ領域の耐圧特性はさらに向上する。
＜実施の形態１＞
図１は本発明の実施の形態１に係る半導体装置の構造を示す断面図である。当該半導体装置は、ＳｉＣ基板１に形成されたショットキ障壁ダイオードを備えている。即ち、ｎ型のＳｉＣ基板１に同じくｎ型のＳｉＣドリフト層２が形成され、その上面には、当該ドリフト層２とショットキ接続するアノード電極３（ショットキ電極）が形成される。ドリフト層２は、当該ダイオードが１０００Ｖ程度の耐圧を実現できるよう、不純物濃度（ドーピング濃度）は２×１０15〜１２×１０15ｃｍ-3に、厚さは５〜１５μｍに設定されている。ドリフト層２の上面の、アノード電極３が接しない領域には絶縁膜４が形成される。また、ＳｉＣ基板の底面には当該ダイオードのカソード電極５が設けられる。
ドリフト層２の上部におけるアノード電極３の外周部には、終端構造としてのＪＴＥ領域６が形成される。より具体的には、ＪＴＥ領域６は、アノード電極３のＳｉＣ基板１に接する部分のエッジの下を含む領域に形成される。なお、以下の説明において「アノード電極３のエッジ」とは、「アノード電極３におけるＳｉＣ基板１に接する部分のエッジ」（即ち図１に示す点Ａ）を指すものとする。
本実施の形態では、当該ＪＴＥ領域６は図１の如く、第１のｐ型領域６ａおよび第２のｐ型領域６ｂという２つのｐ型領域により構成される。第１のｐ型領域６ａは、ドリフト層２の上部に形成され、アノード電極３のエッジに接するように形成される。この第１のｐ型領域６ａは、アノード電極３のエッジから内側に５μｍ以上、外側に１５μｍ以上の幅で形成されていればよい。
第２のｐ型領域６ｂは、第１のｐ型領域６ａよりもチャージレベルが低いものであり、ドリフト層２の上部における第１のｐ型領域６ａの外側に形成される。第２のｐ型領域６ｂは、第１のｐ型領域６ａとの境界から外側に１５μｍ以上の幅で形成されていればよい。
ここで、不純物領域のチャージレベルを示す概念として、「不純物面濃度（ｃｍ-2）」を導入する。不純物面濃度は、不純物領域の単位体積あたりの不純物濃度（ｃｍ-3）に、その不純物領域の厚さを乗じて得られる。面濃度が高いほどチャージレベルが高いと言える。なお、以下の説明で「不純物濃度」という場合は、単位体積あたりの濃度を示すものとする。
本発明者は、図１に示した構造のダイオードについて、第１のｐ型領域６ａおよび第２のｐ型領域６ｂのチャージレベル（面濃度）を変化させたときの電界分布の変化をシミュレーションし、第１のｐ型領域６ａおよび第２のｐ型領域６ｂそれぞれの適切な不純物面濃度を検討した。図２および図３にその結果を示す。
図２は、図１に示した構造のダイオードに１０００Ｖの逆方向電圧を印加させた場合の、ＪＴＥ領域６におけるアノード電極３のエッジ下の不純物面濃度（即ち、第１のｐ型領域６ａの不純物面濃度）と、その部分の電界強度との関係を示している。通常、アノード電極３のエッジ下では電界のピークが発生する。シミュレーションの結果、図２に示すように、第１のｐ型領域６ａの不純物面濃度が１．８×１０13〜４×１０13ｃｍ-2の範囲のときはそのピークが１ＭＶ／ｃｍ以下に抑制されることが分かる。
一方図３は、図１に示した構造のダイオードに１０００Ｖの逆方向電圧を印加させた場合の、第２のｐ型領域６ｂの不純物面濃度と、当該第２のｐ型領域６ｂの内側端（即ち第１のｐ型領域６ａとの境界）（図１の点Ｘ）および外側端（図１の点Ｙ）の電界強度との関係を示している。図１のＪＴＥ領域６では、通常その２つの部分（第２のｐ型領域６ｂの内側端および外側端）で電界のピークが発生する。図３のように、第２のｐ型領域６ｂの不純物面濃度が低くなると第２のｐ型領域６ｂの内側端のピークが大きくなり、高くなると外側端のピークが大きくなる。シミュレーションの結果、第２のｐ型領域６ｂの不純物面濃度が１×１０13〜２．５×１０13ｃｍ-2の範囲のときは、その２つのピークが共に３．５ＭＶ／ｃｍ以下に抑制されることが分かる。
そこで本実施の形態では、第１のｐ型領域６ａの不純物面濃度を１．８×１０13〜４×１０13ｃｍ-2に設定し、第２のｐ型領域６ｂの不純物面濃度を１×１０13〜２．５×１０13ｃｍ-2に設定する。但し、第２のｐ型領域６ｂの不純物面濃度は第１のｐ型領域６ａのそれよりも低くする。
例えば、第１のｐ型領域６ａおよび第２のｐ型領域６ｂの厚さを共に０．７μｍに設定し、第１のｐ型領域６ａの不純物濃度を５×１０17ｃｍ-3、第２のｐ型領域６ｂの不純物濃度を２×１０17ｃｍ-3に設定すればよい。このとき、第１のｐ型領域６ａの不純物面濃度は３．５×１０13ｃｍ-2であり、第２のｐ型領域６ｂの不純物面濃度は１．４×１０13ｃｍ-2になる。
図２および図３に示したシミュレーション結果から分かるように、不純物面濃度が１．８×１０13〜４×１０13ｃｍ-2の第１のｐ型領域６ａと、１×１０13〜２．５×１０13ｃｍ-2の第２のｐ型領域６ｂとから成るＪＴＥ領域６を用いることにより、例えば１０００Ｖ程度の電圧がダイオードに印加されてもアノード電極３のエッジ下の電界ピークは１ＭＶ／ｃｍ以下に抑えられる。従って、アノード電極３のエッジ下の電界集中に伴うトンネル電流の増大が抑制され、降伏現象の発生を防止できる。それと共に、第２のｐ型領域６ｂの内側端および外側端の電界ピークは、共に３．５ＭＶ／ｃｍ以下に抑えられ、ＪＴＥ領域６内の電界分布が平坦化される。即ち、ＪＴＥ領域６の特定の部分に高電界が生じることが抑制される。従って、電界集中に起因してなだれ現象が生じる降伏点が、アノード電極３に近くなり、降伏現象は安定に且つ可逆的に生じることになる。その結果、本実施の形態に係るダイオードは、理想耐圧に近い降伏電圧を得ることができる。
以上説明したように、本実施の形態のＪＴＥ領域６は、第１のｐ型領域６ａと第２のｐ型領域６ｂという２つのｐ型領域により構成されており、構造が簡単である。よって、従来のＪＴＥ構造よりも少ない工程数で形成可能である。従って、製造工程の簡略化および製造コストの低減に寄与できる。且つ、第１のｐ型領域６ａの不純物面濃度を１．８×１０13〜４×１０13ｃｍ-2に設定し、第２のｐ型領域６ｂの不純物面濃度を１×１０13〜２．５×１０13ｃｍ-2に設定しているので、電界集中の発生を抑制でき、半導体装置の耐圧特性を向上させることができる。
なお、図１においては、アノード電極３はその一部が絶縁膜４の上面に乗り上げた形状であるが、本発明の適用はそのような形状のアノード電極３に限られるものではない。即ち、アノード電極３が絶縁膜４の上面に形成されない（アノード電極３の下側全面がＳｉＣ基板１に接する）構造であってもよい。
＜実施の形態２＞
実施の形態１では、図１に示したように第１のｐ型領域６ａと第２のｐ型領域６ｂとを、同じ厚さに形成した。そしてそれら各々の不純物濃度を調整することにより、第１のｐ型領域６ａの不純物面濃度を１．８×１０13〜４×１０13ｃｍ-2に、第２のｐ型領域６ｂの不純物面濃度を１×１０13〜２．５×１０13ｃｍ-2に設定した。
しかし上記したように、不純物面濃度は、不純物領域の不純物濃度に、当該不純物領域の厚さを乗じて得られるので、その厚さを調整することによって面濃度を調整することもできる。
図４は、本発明の実施の形態２に係る半導体装置の構造を示す断面図である。同図において、図１に示したものと同様の要素には、同一符号を付してあるので、それらの詳細な説明は省略する。
本実施の形態では、第１のｐ型領域６ａおよび第２のｐ型領域６ｂの不純物濃度を等しくし、厚さに差をつけることによって、第１のｐ型領域６ａの不純物面濃度を１．８×１０13〜４×１０13ｃｍ-2に、第２のｐ型領域６ｂの不純物面濃度を１×１０13〜２．５×１０13ｃｍ-2に設定する。
例えば、第１のｐ型領域６ａおよび第２のｐ型領域６ｂの不純物濃度を共に５×１０17ｃｍ-3にする。そして図４のように、第１のｐ型領域６ａと第２のｐ型領域６ｂとで厚さに差をつける。例えば、第１のｐ型領域６ａの厚さを０．７μｍにし、第２のｐ型領域６ｂの厚さを０．３μｍにする。それにより、第１のｐ型領域６ａの不純物面濃度は３．５×１０13ｃｍ-2になり、第２のｐ型領域６ｂの不純物面濃度は１．５×１０13ｃｍ-2になる。
本実施の形態においても、第１のｐ型領域６ａの不純物面濃度は１．８×１０13〜４×１０13ｃｍ-2になり、第２のｐ型領域６ｂの不純物面濃度は１×１０13〜２．５×１０13ｃｍ-2になるので、実施の形態１と同様に電界集中の発生を抑制でき、半導体装置の耐圧特性を向上させることができる。また本実施の形態でも、ＪＴＥ領域６は２つのｐ型領域により構成されるので、実施の形態１と同様に少ない工程数で形成可能である。
＜実施の形態３＞
先に述べたように、従来のＪＴＥ構造では、ＪＴＥ領域を構成する複数のｐ型領域の境界、即ち、ＪＴＥ領域内でチャージレベルが急激に変化する部分で電界集中が生じていた。本実施の形態では、ＪＴＥ領域内部での電界集中の発生を抑制できるＪＴＥ構造を示す。
図５は、実施の形態３に係る半導体装置の構造を示す断面図である。同図においても、図１に示したものと同様の要素には、同一符号を付してある。
ＪＴＥ領域６を構成するｐ型領域は、アノード電極３のエッジ下を含む領域に形成されており、当該エッジから外側に２０μｍ以上の長さを有している。本実施の形態では、図５の如くＪＴＥ領域６の厚さは一定である。そして、ＪＴＥ領域６内における不純物濃度を、アノード電極３のエッジから外側に向けて連続的に低くなるようにする。このときアノード電極３のエッジ下の部分の不純物面濃度が１．８×１０13〜４×１０13ｃｍ-2になり、アノード電極３のエッジから１５μｍの部分の不純物面濃度は、１×１０13〜２．５×１０13ｃｍ-2になるように設定する。
例えば、ＪＴＥ領域６の厚さを０．７μｍにし、アノード電極３のエッジ下の部分の不純物濃度が５×１０17ｃｍ-3、当該エッジから１５μｍの部分の不純物濃度が２×１０17ｃｍ-3になるように、ＪＴＥ領域６内の不純物濃度を連続的に変化させればよい。即ち、ＪＴＥ領域６内の不純物濃度分布を図６のグラフのようにする。それにより、ＪＴＥ領域６におけるアノード電極３のエッジ下の部分の不純物面濃度は３．５×１０13ｃｍ-2になり、当該エッジから１５μｍの部分の不純物面濃度は１．４×１０13ｃｍ-2になる。
ＪＴＥ領域６内における不純物面濃度を、アノード電極３のエッジ下の部分で１．８×１０13〜４×１０13ｃｍ-2にし、当該エッジから１５μｍの部分で１×１０13〜２．５×１０13ｃｍ-2になるように設定することにより、当該ＪＴＥ領域６の不純物面濃度分布は実施の形態１に類似したものとなる。従って、実施の形態１と同様に、電界集中の発生が抑制され、半導体装置の耐圧特性を向上させることができる。
また本実施の形態では、ＪＴＥ領域６の厚さを一定にし、不純物濃度をアノード電極３のエッジ下の部分から外側に向けて連続的に低くしているので、当該ＪＴＥ領域６内の不純物面濃度は、アノード電極３のエッジ下の部分から外側に向けて連続的に低くなる。つまり、ＪＴＥ領域６内には不純物面濃度が急激に（不連続的に）変化する部分がない。従って、ＪＴＥ領域６内での電界集中の発生が抑制され、電界分布が均一化される。よって、ＪＴＥ領域６の耐圧特性はさらに向上する。
＜実施の形態４＞
図７は、実施の形態４に係る半導体装置の構造を示す断面図である。同図においても、図１に示したものと同様の要素には、同一符号を付してある。
ＪＴＥ領域６を構成するｐ型領域は、アノード電極３のエッジ下を含む領域に形成されており、当該エッジから外側に２０μｍ以上の長さを有している。本実施の形態では、ＪＴＥ領域６内の不純物濃度は一定である。そして図７の如く、ＪＴＥ領域６の厚さを、アノード電極３のエッジから外側に向けて連続的に小さくする。このときアノード電極３のエッジ下の部分の不純物面濃度が１．８×１０13〜４×１０13ｃｍ-2になり、アノード電極３のエッジから１５μｍの部分の不純物面濃度は、１×１０13〜２．５×１０13ｃｍ-2になるように設定する。
例えば、ＪＴＥ領域６の不純物濃度を５×１０17ｃｍ-3にし、アノード電極３のエッジ下の部分の厚さが０．７μｍ、当該エッジから１５μｍの部分の厚さが０．３μｍになるように、ＪＴＥ領域６内の厚さを連続的に変化させればよい。即ち、ＪＴＥ領域６の厚さ分布を図８のグラフのようにする。それにより、ＪＴＥ領域６におけるアノード電極３のエッジ下の部分の不純物面濃度は３．５×１０13ｃｍ-2になり、当該エッジから１５μｍの部分の不純物面濃度は１．５×１０13ｃｍ-2になる。
ＪＴＥ領域６内における不純物面濃度を、アノード電極３のエッジ下の部分で１．８×１０13〜４×１０13ｃｍ-2にし、当該エッジから１５μｍの部分で１×１０13〜２．５×１０13ｃｍ-2になるように設定することにより、当該ＪＴＥ領域６の不純物面濃度分布は実施の形態１に類似したものとなる。従って、実施の形態１と同様に、電界集中の発生が抑制され、半導体装置の耐圧特性を向上させることができる。
また本実施の形態では、ＪＴＥ領域６の不純物濃度を一定にし、厚さをアノード電極３のエッジ下の部分から外側に向けて連続的に小さくしているので、ＪＴＥ領域６内の不純物面濃度は、アノード電極３のエッジ下の部分から外側に向けて連続的に低くなる。つまり、ＪＴＥ領域６内には不純物面濃度が急激に（不連続的に）変化する部分がない。従って、ＪＴＥ領域６内での電界集中の発生が抑制され、電界分布が均一化される。よって、ＪＴＥ領域６の耐圧特性はさらに向上する。
実施の形態１に係る半導体装置の構造を示す断面図である。 実施の形態１の効果を説明するためのシミュレーション結果を示すグラフである。 実施の形態１の効果を説明するためのシミュレーション結果を示すグラフである。 実施の形態２に係る半導体装置の構造を示す断面図である。 実施の形態３に係る半導体装置の構造を示す断面図である。 実施の形態３のＪＴＥ領域内の不純物濃度分布を示す図である。 実施の形態４に係る半導体装置の構造を示す断面図である。 実施の形態４のＪＴＥ領域内の厚さ分布を示す図である。
符号の説明
１ ＳｉＣ基板、２ ドリフト層、３ アノード電極、４ 絶縁膜、５ カソード電極、６ ＪＴＥ領域、６ａ 第１のｐ型領域、６ｂ 第２のｐ型領域。

Claims (6)

  1. 半導体基板と、
    前記半導体基板に形成されたｎ型ドリフト層と、
    前記半導体基板上に形成され、前記ｎ型ドリフト層にショットキ接続する電極と、
    前記ｎ型ドリフト層上部に形成され、前記電極の前記半導体基板に接する部分のエッジの下を含む領域に配設されたｐ型のＪＴＥ（Junction Termination Extension）領域とを備える半導体装置であって、
    前記ＪＴＥ領域は、
    前記エッジに接続する第１のｐ型領域と、
    前記第１のｐ型領域の外側に形成され、当該第１のｐ型領域よりも不純物面濃度が低い第２のｐ型領域とから成り、
    前記第２のｐ型領域は、前記エッジから１５μｍ以上外側に配設されており、
    前記第１のｐ型領域の不純物面濃度は、１．８×１０13〜４×１０13ｃｍ-2であり、
    前記第２のｐ型領域の不純物面濃度は、１×１０13〜２．５×１０13ｃｍ-2である
    ことを特徴とする半導体装置。
  2. 請求項１記載の半導体装置であって、
    前記第１のｐ型領域と前記第２のｐ型領域とは、厚さは互いに等しく、単位体積あたりの不純物濃度は第２のｐ型領域の方が低い
    ことを特徴とする半導体装置。
  3. 請求項１記載の半導体装置であって、
    前記第１のｐ型領域と前記第２のｐ型領域とは、単位体積あたりの不純物濃度は互いに等しく、厚さは前記第２のｐ型領域の方が小さい
    ことを特徴とする半導体装置。
  4. 半導体基板と、
    前記半導体基板に形成されたｎ型ドリフト層と、
    前記半導体基板上に形成され、前記ｎ型ドリフト層にショットキ接続する電極と、
    前記ｎ型ドリフト層上部に形成され、前記電極の前記半導体基板に接する部分のエッジの下を含む領域に配設されたｐ型のＪＴＥ（Junction Termination Extension）領域とを備える半導体装置であって、
    前記ＪＴＥ領域の不純物面濃度は、前記エッジから外側に向けて連続的に低くなっており、
    前記ＪＴＥ領域において、
    前記エッジ下の部分の不純物面濃度は、１．８×１０13〜４×１０13ｃｍ-2であり、
    前記エッジから１５μｍ外側の部分の不純物面濃度は、１×１０13〜２．５×１０13ｃｍ-2である
    ことを特徴とする半導体装置。
  5. 請求項４記載の半導体装置であって、
    前記ＪＴＥ領域は、厚さが一定であり、単位体積あたりの不純物濃度が前記エッジから外側に向けて連続的に低くなっている
    ことを特徴とする半導体装置。
  6. 請求項４記載の半導体装置であって、
    前記ＪＴＥ領域は、単位体積あたりの不純物濃度が一定であり、厚さが前記エッジから外側に向けて連続的に小さくなっている
    ことを特徴とする半導体装置。
JP2004353757A 2004-12-07 2004-12-07 半導体装置 Active JP4186919B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004353757A JP4186919B2 (ja) 2004-12-07 2004-12-07 半導体装置
US11/142,322 US7564072B2 (en) 2004-12-07 2005-06-02 Semiconductor device having junction termination extension
CN200510082033A CN100590884C (zh) 2004-12-07 2005-07-05 半导体器件
DE102005034871A DE102005034871A1 (de) 2004-12-07 2005-07-26 Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004353757A JP4186919B2 (ja) 2004-12-07 2004-12-07 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008185860A Division JP2008252143A (ja) 2008-07-17 2008-07-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2006165225A true JP2006165225A (ja) 2006-06-22
JP4186919B2 JP4186919B2 (ja) 2008-11-26

Family

ID=36441830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004353757A Active JP4186919B2 (ja) 2004-12-07 2004-12-07 半導体装置

Country Status (4)

Country Link
US (1) US7564072B2 (ja)
JP (1) JP4186919B2 (ja)
CN (1) CN100590884C (ja)
DE (1) DE102005034871A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034646A (ja) * 2006-07-28 2008-02-14 Toshiba Corp 高耐圧半導体装置
DE102010005625A1 (de) 2009-05-14 2010-11-18 Mitsubishi Electric Corp. Herstellungsverfahren einer Siliciumcarbid-Halbleitervorrichtung
WO2013146326A1 (ja) * 2012-03-30 2013-10-03 富士電機株式会社 炭化珪素半導体デバイス
JP2013251407A (ja) * 2012-05-31 2013-12-12 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
DE102016219094A1 (de) 2015-11-13 2017-05-18 Fuji Electric Co., Ltd. Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
US9722029B2 (en) 2015-12-16 2017-08-01 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US10269952B2 (en) 2016-11-16 2019-04-23 Fuji Electric Co., Ltd. Semiconductor device having steps in a termination region and manufacturing method thereof
US10490625B2 (en) 2017-05-31 2019-11-26 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US10903374B2 (en) 2017-03-15 2021-01-26 Sumitomo Electric Industries, Ltd. Schottky semiconductor device with junction termination extensions

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8026160B2 (en) * 2005-09-08 2011-09-27 Mitsubishi Electric Corporation Semiconductor device and semiconductor device manufacturing method
JP5601849B2 (ja) * 2010-02-09 2014-10-08 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5459403B2 (ja) * 2011-03-28 2014-04-02 トヨタ自動車株式会社 縦型半導体装置
JP6206862B2 (ja) * 2012-05-31 2017-10-04 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN105493293B (zh) * 2013-09-09 2018-08-24 株式会社日立制作所 半导体装置及其制造方法
CN104134703A (zh) * 2014-08-08 2014-11-05 上海安微电子有限公司 一种低漏电低正向压降肖特基二极管结构及其制备方法
JP6265278B2 (ja) 2014-10-15 2018-01-24 富士電機株式会社 炭化珪素半導体装置およびその製造方法
CN114023805A (zh) * 2021-10-18 2022-02-08 西安电子科技大学 具有P型掺杂区和凹陷缓冲层的4H-SiC金属半导体场效应管

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4927772A (en) 1989-05-30 1990-05-22 General Electric Company Method of making high breakdown voltage semiconductor device
US6002159A (en) * 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
SE9700156D0 (sv) * 1997-01-21 1997-01-21 Abb Research Ltd Junction termination for Si C Schottky diode
SE512259C2 (sv) * 1998-03-23 2000-02-21 Abb Research Ltd Halvledaranordning bestående av dopad kiselkarbid vilken innefattar en pn-övergång som uppvisar åtminstone en ihålig defekt och förfarande för dess framställning
US6215168B1 (en) 1999-07-21 2001-04-10 Intersil Corporation Doubly graded junction termination extension for edge passivation of semiconductor devices
US6573128B1 (en) * 2000-11-28 2003-06-03 Cree, Inc. Epitaxial edge termination for silicon carbide Schottky devices and methods of fabricating silicon carbide devices incorporating same
JP3873798B2 (ja) * 2002-04-11 2007-01-24 富士電機デバイステクノロジー株式会社 炭化けい素半導体素子およびその製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034646A (ja) * 2006-07-28 2008-02-14 Toshiba Corp 高耐圧半導体装置
DE102010005625A1 (de) 2009-05-14 2010-11-18 Mitsubishi Electric Corp. Herstellungsverfahren einer Siliciumcarbid-Halbleitervorrichtung
US7919403B2 (en) 2009-05-14 2011-04-05 Mitsubishi Electric Corporation Method of manufacturing silicon carbide semiconductor device
KR101217107B1 (ko) 2009-05-14 2012-12-31 미쓰비시덴키 가부시키가이샤 탄화 규소 반도체 장치의 제조방법
US8350353B2 (en) 2009-05-14 2013-01-08 Mitsubishi Electric Corporation Method of manufacturing silicon carbide semiconductor device
KR101322743B1 (ko) 2009-05-14 2013-10-28 미쓰비시덴키 가부시키가이샤 탄화 규소 반도체 장치
KR101440395B1 (ko) * 2009-05-14 2014-09-15 미쓰비시덴키 가부시키가이샤 탄화 규소 반도체 장치
US9240451B2 (en) 2012-03-30 2016-01-19 Fuji Electric Co., Ltd. Silicon carbide semiconductor device
WO2013146326A1 (ja) * 2012-03-30 2013-10-03 富士電機株式会社 炭化珪素半導体デバイス
JP2013211503A (ja) * 2012-03-30 2013-10-10 Fuji Electric Co Ltd ＳｉＣ半導体デバイス
JP2013251407A (ja) * 2012-05-31 2013-12-12 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
DE102016219094A1 (de) 2015-11-13 2017-05-18 Fuji Electric Co., Ltd. Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
US10096703B2 (en) 2015-11-13 2018-10-09 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
DE102016219094B4 (de) 2015-11-13 2023-06-15 Fuji Electric Co., Ltd. Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
US9722029B2 (en) 2015-12-16 2017-08-01 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US10269952B2 (en) 2016-11-16 2019-04-23 Fuji Electric Co., Ltd. Semiconductor device having steps in a termination region and manufacturing method thereof
US10903374B2 (en) 2017-03-15 2021-01-26 Sumitomo Electric Industries, Ltd. Schottky semiconductor device with junction termination extensions
US10490625B2 (en) 2017-05-31 2019-11-26 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device

Also Published As

Publication number Publication date
CN100590884C (zh) 2010-02-17
CN1787228A (zh) 2006-06-14
DE102005034871A1 (de) 2006-06-08
US20060118812A1 (en) 2006-06-08
US7564072B2 (en) 2009-07-21
JP4186919B2 (ja) 2008-11-26

Similar Documents

Publication Publication Date Title
US7564072B2 (en) Semiconductor device having junction termination extension
JP6407920B2 (ja) 負べベルにより終端された高阻止電圧を有するＳｉＣデバイス
JP5196766B2 (ja) 半導体装置
JP5470826B2 (ja) 半導体装置
JP5136578B2 (ja) 半導体装置
JP2000277726A (ja) 高耐圧半導体素子
JP6214680B2 (ja) 炭化珪素半導体装置
JP2009105200A (ja) ジャンクションバリアショットキーダイオード
JP6064547B2 (ja) 半導体装置
JP2008258443A (ja) 電力用半導体素子及びその製造方法
JP5365016B2 (ja) 半導体素子およびその製造方法
JP2008252143A (ja) 半導体装置
JP2011204935A (ja) 半導体装置とその製造方法
JP6146097B2 (ja) 半導体装置
JP2003318413A (ja) 高耐圧炭化珪素ダイオードおよびその製造方法
JP4889645B2 (ja) 半導体装置の製造方法
JP3875245B2 (ja) 半導体装置
JP2009087973A (ja) ダイオード
JP2019096732A (ja) 半導体装置
JP2014192433A (ja) 半導体装置
JP2008277353A (ja) 半導体装置
JP2007258617A (ja) 半導体装置及びその半導体装置の製造方法
JP6930113B2 (ja) 半導体装置および半導体装置の製造方法
JP2009043924A (ja) ダイオード
JP5169428B2 (ja) 炭化珪素半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080310

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080310

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080717

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080819

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080901

R151 Written notification of patent or utility model registration

Ref document number: 4186919

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110919

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110919

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120919

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130919

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250