DE102005034871A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102005034871A1
DE102005034871A1 DE102005034871A DE102005034871A DE102005034871A1 DE 102005034871 A1 DE102005034871 A1 DE 102005034871A1 DE 102005034871 A DE102005034871 A DE 102005034871A DE 102005034871 A DE102005034871 A DE 102005034871A DE 102005034871 A1 DE102005034871 A1 DE 102005034871A1
Authority
DE
Germany
Prior art keywords
zone
edge
doping concentration
jte region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102005034871A
Other languages
English (en)
Inventor
Kenichi Ohtsuka
Yoichiro Tarui
Yoshinori Matsuno
Kenichi Kuroda
Hiroshi Sugimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102005034871A1 publication Critical patent/DE102005034871A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S388/00—Electricity: motor control systems
    • Y10S388/907—Specific control circuit element or device
    • Y10S388/917—Thyristor or scr

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Halbleitervorrichtung beinhaltet eine Anodenelektrode (3) mit einem Schottky-Kontakt zu einer n-Driftschicht (2), die in einem SiC-Substrat (1) ausgebildet ist, und eine JTE-Region (6), die außerhalb der Anodenelektrode (3) ausgebildet ist. Die JTE-Region (6) besteht aus einer ersten p-Zone (6a), die in einem oberen Abschnitt der Driftschicht (2) unterhalb eines Randes der Anodenelektrode (3) ausgebildet ist, und einer zweiten p-Zone (6b), die außerhalb der ersten p-Zone (6a) ausgebildet ist mit einer niedrigeren Flächendotierungskonzentration als die erste p-Zone (6b). Die zweite p-Zone (6b) ist 15 mum oder mehr außerhalb des Randes der Anodenelektrode (3) vorgesehen. Die Flächendotierungskonzentration der ersten p-Zone (6a) erreicht von 1,8 x 10·13· bis 4 x 10·13· cm·-2· und jene der zweiten p-Zone (6b) erreicht von 1 x 10·13· bis 2,5 x 10·13· cm·-2·.

Description

  • Die vorliegende Erfindung bezieht sich auf einen Aufbau einer Halbleitervorrichtung und spezieller auf einen Randabschluss einer Halbleitervorrichtung mit einer Schottky-Elektrode.
  • Halbleitervorrichtungen mit Siliziumkarbid, das als ein Grundmaterial verwendet wird, sind für ihre exzellenten Temperatureigenschaften und Durchbruchspannungseigenschaften bekannt. Die Herstellungstechnologie für SiC-Halbleiter hat jedoch viele Schwierigkeiten zu überwinden und viele von diesen werden insbesondere angetroffen in Vorrichtungen, die zur Verwendung in Hochspannungsanwendungen bestimmt sind. Eines dieser zu lösenden Probleme ist beispielsweise die Herstellung eines sauberen Randabschlusses um eine Schottky-Barrierendiode herum, bei der SiC als ein Grundmaterial verwendet wird. Da das elektrische Feld normalerweise seinen höchsten Wert in der Nachbarschaft des äußeren Randes einer Schottky-Elektrode erreicht (hier im folgenden als "Konzentration des elektrischen Feldes" bezeichnet), ist ein Randabschluss gefordert, der die Konzentration des elektrischen Feldes an und um den Rand herum verringern kann.
  • Als Randabschluss für eine Schottky-Barrierendiode, die auf einem SiC-Substrat gebildet ist, ist eine Übergangs-Abschluss-Erweiterung (JTE) bekannt, bei der das Ladungsniveau einer Region mit p-Leitfähigkeit, die um eine Schottky-Elektrode auf dem SiC-Substrat herum vorgesehen ist, schrittweise in eine Richtung von der Diode nach außen erniedrigt wird (z.B. US-Patent 5,914,500).
  • Bei der JTE müssen eine Mehrzahl von Zonen unterschiedlicher Dotierungskonzentrationen oder Dicken dergestalt vorgesehen werden, dass das Ladungsniveau der obigen p-Region (hier im folgenden als eine "JTE-Region" bezeichnet) von der Vorrichtung nach außen hin stufenweise abfällt. Dies bedeutet, die JTE-Region besteht aus einer Mehrzahl von p-Zonen mit unterschiedlichen Ladungsniveaus. Deshalb ist zum Bilden der JTE-Region eine große Anzahl von Schritten erforderlich, was zu einer Beeinträchtigung der Verringerung der Herstellungskosten beiträgt.
  • Wie oben beschrieben, ist es wahrscheinlich, dass die Konzentration des elektrischen Feldes in der Umgebung des Randes einer Schottky-Elektrode auftritt. Dies erfordert ein exaktes Einstellen von Konzentration und Dicke der JTE-Region an einem Ort, an dem die JTE-Region in Kontakt mit der Schottky-Elektrode steht; andernfalls ist die Konzentration des elektrischen Feldes am Rand der Schottky-Elektrode nicht hinreichend erniedrigt, was in einem Anwachsen des Tunnelstroms am Rand der Schottky-Elektrode resultiert, was es unmöglich macht, eine Durchbruchsspannung nahe einer idealen Durchbruchsspannung zu erhalten. Weiterhin tritt die Konzentration des elektrischen Feldes ebenfalls an der Grenze zwischen einer Mehrzahl von p-Zonen auf, die die JTE-Region ausmachen, das heißt an einer Position, an der sich das Ladungsniveau abrupt ändert, was zu ei ner Degradation der Durchbruchsspannungseigenschaften der JTE-Region beiträgt.
    •
  • Es ist eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung mit einer JTE bereitzustellen, die in der Lage ist, auf einfache Weise gebildet zu werden und hinreichende Durchbruchsspannungseigenschaften erreicht sowie eine Halbleitervorrichtung mit einer JTE bereitzustellen, die in der Lage ist, das Auftreten einer Konzentration des elektrischen Feldes in ihrem Inneren zu unterdrücken.
  • Die Aufgabe wird gelöst durch eine Halbleitervorrichtung nach Anspruch 1 oder 4.
  • Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
  • Die Halbleitervorrichtung gemäß der vorliegenden Erfindung beinhaltet ein Halbleitersubstrat, eine n-Driftschicht, die in dem Halbleitersubstrat gebildet ist, eine auf dem Halbleitersubstrat gebildete Elektrode und eine p-Übergangs-Abschluss-Erweiterungsregion, die in einem oberen Abschnitt der n-Driftschicht gebildet ist. Die Elektrode kommt mit der n-Driftschicht in einen Schottky-Kontakt. Die JTE-Region erstreckt sich unter einem Rand der Elektrode, welche in Kontakt mit dem Halbleitersubstrat ist.
  • Gemäß eines ersten Aspekts der Erfindung beinhaltet die JTE-Region eine erste p-Zone, die mit dem Rand verbunden ist und eine zweite p-Zone, die außerhalb der ersten p-Zone gebildet ist und eine niedrigere Flächendotierungskonzentration als die erste p-Zone aufweist. Die zweite p-Zone ist 15 μm oder mehr nach außen hin von dem Rand entfernt vorgesehen. Die erste p-Zone hat eine Flächendotierungskonzentration, die von 1,8 × 1013 bis 4 × 1013 cm–2 reicht. Die zweite p-Zone hat eine Flächendotierungskonzentration, die von 1 × 1013 bis 2,5 × 1013 cm–2 reicht.
  • Die JTE-Region weist einen einfachen Aufbau auf, der aus den beiden p-Zonen, das heißt der ersten und der zweiten p-Zone besteht, und kann somit sie in einer geringeren Anzahl von Schritten gebildet werden als eine bekannte JTE. Dies trägt zu vereinfachten Herstellungsschritten und verringerten Herstellungskosten bei. Da die Flächendotierungskonzentration der ersten p-Zone von 1,8 × 1013 bis 4 × 1013 cm–2 reicht, und jene der zweiten p-Zone von 1 × 1013 bis 2,5 × 1013 cm–2 reicht, wird weiterhin das Auftreten einer Konzentration des elektrischen Feldes in der JTE-Region unterdrückt. Deshalb hat die Halbleitervorrichtung verbesserte Durchbruchsspannungseigenschaften.
  • Gemäß eines zweiten Aspekts der Erfindung weist die JTE-Region eine Flächendotierungskonzentration auf, die von dem Rand nach außen kontinuierlich abnimmt. Die Flächendotierungskonzentration reicht von 1,8 × 1013 bis 4 × 1013 cm–2 unterhalb des Randes und reicht von 1 × 1013 bis 2,5 × 1013 cm–2 an einem Ort 15 μm nach außen von dem Rand entfernt.
  • Da die Flächendotierungskonzentration bei der JTE-Region von 1,8 × 1013 bis 4 × 1013 cm–2 unterhalb des Randes der Elektrode und von 1 × 1013 bis 2,5 × 1013 cm–2 an einem Ort 15 μm von dem Rand entfernt reicht, wird das Auftreten einer Konzentration des elektrischen Feldes in der JTE-Region unterdrückt. Deshalb weist die Halbleitervorrichtung verbesserte Durchbruchsspannungseigenschaften auf. Da die JTE-Region eine Flächendotierungskonzentration aufweist, die von unterhalb des Randes der Elektrode kontinuierlich nach außen abfällt, wird das Auftreten einer Konzentration des elektrischen Feldes in der JTE-Region unter drückt, was ein Abflachen der elektrischen Feldverteilung gestattet. Deshalb weist die JTE-Region stärker verbesserte Durchbruchsspannungseigenschaften auf.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Zeichnungen. von den Figuren zeigen:
  • 1 eine Querschnittsansicht des Rufbaus einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
  • 2 und 3 Diagramme, von denen jedes das Ergebnis einer Simulation zur Beschreibung der durch die erste Ausführungsform erzielten Wirkungen zeigt;
  • 4 eine Querschnittsansicht des Aufbaus einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der Erfindung;
  • 5 eine Querschnittsansicht des Aufbaus einer Halbleitervorrichtung gemäß einer dritten Ausführungsform der Erfindung;
  • 6 ein Diagramm, das die Dotierungskonzentrationsverteilung in einer JTE-Region gemäß der dritten Ausführungsform zeigt;
  • 7 eine Querschnittsansicht des Aufbaus einer Halbleitervorrichtung gemäß einer vierten Ausführungsform der Erfindung; und
  • 8 ein Diagramm, das die Dickenverteilung einer JTE-Region gemäß der vierten Ausführungsform zeigt.
    •
  • Erste Ausführungsform
  • 1 ist eine Querschnittsansicht, die den Aufbau einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der Erfindung zeigt. Die Halbleitervorrichtung ist mit einer auf einem SiC-Substrat 1 gebildeten Schottky-Barrierendiode versehen. Spezieller ist in dem n-SiC-Substrat 1 eine n-SiC-Driftschicht 2 gebildet und auf der Deckfläche der SiC-Driftschicht 2 ist eine Anodenelektrode 3 (Schottky-Elektrode) so gebildet, dass sie mit der Drift-Schicht 2 in einen Schottky-Kontakt gelangt. Die Dotierungskonzentration (Dotierung) der Driftschicht 2 wird auf 2 × 1015 bis 12 × 1015 cm–3 eingestellt und die Dicke der Driftschicht 2 wird auf 5 bis 15 μm eingestellt, so dass die Diode eine Durchbruchsspannung von ungefähr 1000 V erzielen kann. In einem Bereich, der nicht in Kontakt mit der Anodenelektrode gelangt, ist auf der Deckfläche der Driftschicht 2 ebenfalls eine Isolationsschicht 4 gebildet. Eine Kathodenelektrode 5 der Diode ist auf dem Boden des SiC-Substrats 1 vorgesehen.
  • In dem oberen Abschnitt der Driftschicht 2 ist eine JTE-Region 6 als ein Randabschluss außerhalb der Anodenelektrode 3 gebildet. Spezieller ist die JTE-Region 6 unterhalb eines Randes der Anodenelektrode 3, die in Kontakt mit dem SiC-Substrat 1 ist, gebildet. In der folgenden Beschreibung soll "der Rand der Anodenelektrode 3'' "der Rand der Anodenelektrode 3, der sich in Kontakt mit dem SiC-Substrat 1 befindet" bedeuten (d.h. Punkt A, der in 1 gezeigt ist).
  • In der vorliegenden Ausführungsform besteht die JTE-Region 6 aus zwei p-Zonen: einer ersten p-Zone 6a und einer zweiten p-Zone 6b, wie in 1 gezeigt. Die erste p-Zone 6a ist in dem oberen Abschnitt der Driftschicht 2 dergestalt gebildet, dass sie in Kontakt mit dem Rand der Anodenelektrode 3 gelangt. Die erste p-Zone 6a kann dergestalt ausgebildet werden, dass sie ausgehend von dem Rand der Anodenelektrode 35 μm oder mehr nach innen reicht und von dem Rand 15 μm oder mehr nach außen reicht.
  • Die zweite p-Zone 6b weist ein Ladungsniveau auf, das niedriger ist als jenes der ersten p-Zone 6a, und ist außerhalb der ersten p-Zone 6a in dem oberen Abschnitt der Driftschicht 2 ausgebildet. Die zweite p-Zone 6b kann dergestalt ausgebildet werden, dass sie von der Grenze zu der ersten p-Zone 6a 15 μm oder mehr nach außen reicht.
  • Nun wird die "Flächendotierungskonzentration (cm–2)" als ein Konzept zur Darstellung eines Ladungsniveaus einer Dotierungsregion eingeführt. Die Flächendotierungskonzentration wird erhalten durch Multiplizieren der Dotierungskonzentration (cm–3) pro Einheitsvolumen einer Dotierungsregion mit der Dicke der Dotierungsregion. Man kann sagen, dass das Ladungsniveau anwächst, wenn die Flächendotierungskonzentration anwächst. Die "Dotierungskonzentration" soll in der folgenden Beschreibung die Konzentration pro Einheitsvolumen bezeichnen.
  • Die Erfinder der vorliegenden Erfindung haben die wie in 1 gezeigt konstruierte Diode bezüglich Änderungen der elektrischen Feldverteilung simuliert, wenn das Ladungsniveau (Flächendotierungskonzentration) der ersten und zweiten p-Zonen 6a bzw. 6b verändert wurde zur Untersuchung der exakten Flächendotierungskonzentration für sowohl die erste p-Zone 6a als auch die zweite p-Zone 6b. Die Ergebnisse der Simulation sind 2 und 3 gezeigt.
  • 2 zeigt die Beziehung zwischen der Flächendotierungskonzentration unter dem Randes der Anodenelektrode 3 in der JTE-Region 6 und der elektrischen Feldstärke an dem Rand, wenn eine Sperrspannung von 1000 V an die wie in 1 gezeigt konstruierte Diode angelegt wird. Normalerweise erreicht das elektrische Feld seinen Maximalwert unter dem Rand der Anodenelektrode 3. Die Ergebnisse der Simulation lassen erkennen, dass der Maximalwert des elektrischen Feldes bei 1 MV/cm oder weniger bleibt, wenn die Flächendotierungskonzentration der ersten p-Zone 6a von 1,8 × 1013 bis 4 × 1013 cm–2 reicht.
  • 3 zeigt die Beziehung zwischen der Flächendotierungskonzentration der zweiten p-Zone 6b und sowohl der elektrischen Feldstärke an einem inneren Rand der zweiten p-Zone 6b (d.h. der Grenze zu der ersten p-Zone 6a; Punkt X in 1) als auch der elektrischen Feldstärke an einem äußeren Rand (Punkt Y in 1), wenn eine Sperrspannung von 1000 V an die wie in 1 gezeigt konstruierte Diode angelegt wird. Bei der in 1 gezeigten JTE-Region 6 erreicht das elektrische Feld normalerweise seinen Maximalwert an zwei Punkten (d.h. dem Innen- und dem Außenrand der zweiten p-Zone 6b). Der Maximalwert an dem inneren Rand der zweiten p-Zone 6b wächst wie in 3 gezeigt an, wenn die Flächendotierungskonzentration der zweiten p-Zone 6b abnimmt, während der Maximalwert an dem äußeren Rand anwächst, wenn die Flächendotierungskonzentration anwächst. Die Simulationsergebnisse lassen erkennen, dass die beiden Maximalwerte bei 3,5 MV/cm oder weniger bleiben, wenn die Flächendotierungskonzentration der zweiten p-Zone 6b von 1 × 1013 bis 2,5 × 1013 cm–2 reicht.
  • Folglich wird die Flächendotierungskonzentration der ersten p-Zone 6a auf 1,8 × 1013 bis 4 × 1013 cm–2 gesetzt und jene der zweiten p-Zone 6b auf 1 × 1013 bis 2,5 × 1013 cm–2 gesetzt. Die Flächendotierungskonzentration der zweiten p-Zone 6b wird niedriger eingestellt als jene der ersten p-Zone 6a.
  • Beispielsweise können die erste und zweite p-Zone 6a und 6b in ihrer Dicke beide auf 0,7 μm gesetzt werden und die Dotierungskonzentration der ersten p-Zone 6a kann auf 5 × 101 7 cm–3 gesetzt werden, während jene der zweiten p-Zone 6b auf 2 × 1017cm–3 gesetzt werden kann. In diesem Fall wird die Flächendotierungskonzentration der ersten p-Zone 6a 3,5 × 1013cm– 2 und jene der zweiten p-Zone 6b wird 1,4 × 1013 cm–2.
  • Wie anhand der Simulationsergebnisse, die in 2 und 3 gezeigt sind, ersichtlich ist, erlaubt das Ausbilden der JTE-Region 6 durch die erste p-Zone 6a mit einer Flächendotierungskonzentration, die von 1,8 × 1013 bis 4 × 1013 cm–2 reicht, und der zweiten p-Zone 6b mit einer Flächendotierungskonzentration, die von 1 × 1013 bis 2,5 × 1013 cm–2 reicht, dass der Maximalwert des elektrischen Feldes unterhalb des Randes der Anodenelektrode 3 bei 1 MV/cm oder weniger bleibt, sogar wenn beispielsweise eine Spannung von ungefähr 1000 V an die Diode angelegt wird. Dies unterdrückt ein Anwachsen des Tunnelstroms zusammen mit der Konzentration des elektrischen Feldes unterhalb des Randes der Anodenelektrode 3, was das Auftreten eines Spannungsdurchbruchs verhindern kann. Zusätzlich bleiben die Maximalwerte des elektrischen Feldes am Innen- und Außenrand der zweiten p-Zone 6b beide bei 3,5 MV/cm oder weniger, so dass die elektrische Feldverteilung in der JTE-Region 6 abflacht. Dies bedeutet, das Auftreten eines hohen elektrischen Feldes in einem speziellen Abschnitt der JTE-Region 6 wird verhindert. Eine Grenze, an der ein Avalanche-Durchbruch auftritt, nähert sich deshalb der Anodenelektrode 3 an, was zu einem stabilen und reversiblen Auf treten eines Spannungsdurchbruchs führt. Als ein Ergebnis kann die Diode gemäß der vorliegenden Ausführungsform eine Durchbruchsspannung nahe einer idealen Durchbruchsspannung erreichen.
  • Wie oben beschrieben, weist die JTE-Region 6 der vorliegenden Ausführungsform einen einfachen Aufbau bestehend aus den beiden, d.h. der ersten und der zweiten, p-Zonen 6a und 6b auf. Somit kann sie in einer geringeren Anzahl von Schritten ausgebildet werden als eine bekannte JTE, was zu vereinfachten Herstellungsschritten und verringerten Herstellungskosten beiträgt. Weiterhin wird die Flächendotierungskonzentration der ersten p-Zone 6a auf 1,8 × 1013 bis 4 × 1013 cm–2 gesetzt und jene der zweiten p-Zone 6b wird auf 1 × 1013 bis 2,5 × 1013 cm–2 gesetzt, was das Auftreten einer Konzentration des elektrischen Feldes unterdrückt. Deshalb hat die Halbleitervorrichtung verbesserte Durchbruchsspannungseigenschaften.
  • Obwohl, wie in 1 gezeigt, sich die Anodenelektrode 3 teilweise über die Deckfläche der isolierenden Schicht 4 erstreckt, ist die Anwendung der vorliegenden Erfindung nicht auf eine Anodenelektrode einer derartigen Gestalt beschränkt. Dies bedeutet, die Anodenelektrode 3 kann so ausgebildet werden, dass sie sich nicht über die isolierende Schicht 4 erstreckt (was bedeutet, dass die gesamte Bodenfläche der Anodenelektrode 3 in Kontakt zu dem SiC-Substrat 1 kommt).
  • Zweite Ausführungsform
  • Bei der ersten Ausführungsform werden die erste und die zweite p-Zone 6a und 6b mit der gleichen Dicke ausgebildet, wie in 1 gezeigt. Dann wird durch Einstellen der Dotierungskonzentration der entsprechenden Zonen die Flächendotierungskon zentration der ersten p-Zone 6a auf 1,8 × 1013 bis 4 × 1013 cm–2 eingestellt und jene der zweiten p-Zone 6b auf 1 × 1013 bis 2,5 × 1013 cm–2 eingestellt.
  • Wie vorher beschrieben, wird jedoch die Flächendotierungskonzentration durch Multiplizieren der Dotierungskonzentration einer Dotierungsregion mit der Dicke der Dotierungsregion erhalten. Folglich kann die Flächendotierungskonzentration auch durch Einstellen der Dicke der Dotierungsregion eingestellt werden.
  • 4 ist eine Querschnittsansicht des Aufbaus einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der Erfindung. In dieser Zeichnung sind Komponenten, die ähnlich zu jenen sind, welche in 1 gezeigt sind, mit den gleichen Bezugszeichen bezeichnet und eine detaillierte Beschreibung derselben wird hier somit unterlassen.
  • In der vorliegenden Ausführungsform, bei der für die erste und zweite p-Zone 6a und 6b die gleiche Dotierungskonzentration und eine unterschiedliche Dicke gewählt werden, ist die Flächendotierungskonzentration der ersten p-Zone 6a auf 1,8 × 1013 bis 4 × 1013 cm–2 gesetzt und jene der zweiten p-Zone 6b auf 1 × 1013 bis 2,5 × 1013 cm–2 gesetzt.
  • Beispielsweise wird die Dotierungskonzentration sowohl der ersten als auch der zweiten p-Zone 6a und 6b auf 5 × 101 7 cm–3 gesetzt. Dann werden, wie in 4 gezeigt, die erste und die zweite p-Zone 6a und 6b mit unterschiedlichen Dicken ausgebildet. Beispielsweise wird die erste p-Zone 6a in der Dicke auf 0,7 μm eingestellt und die zweite p-Zone 6b wird in der Dicke auf 0,3 μm eingestellt. Folglich wird die Flächendotierungskonzentration der ersten p-Zone 6a 3,5 × 1013cm– 2 und jene der zweiten p-Zone 6b wird 1,5 × 1013 cm–2.
  • Bei der vorliegenden Ausführungsform reicht die Flächendotierungskonzentration der ersten p-Zone 6a ebenfalls von 1,8 × 1013 bis4 × 1013 cm–2 und jene der zweiten p-Zone 6b reicht ebenfalls von 1 × 1013 bis 2,5 × 1013 cm–2, was das Auftreten einer Konzentration des elektrischen Feldes unterdrückt, ähnlich zu der ersten Ausführungsform. Deshalb weist die Halbleitervorrichtung verbesserte Durchbruchsspannungseigenschaften auf. Darüber hinaus besteht in der vorliegenden Ausführungsform die JTE-Region 6 ebenfalls aus zwei p-Zonen, die in einer geringen Anzahl von Schritten ausgebildet werden können, ähnlich zu der ersten Ausführungsform.
  • Dritte Ausführungsform
  • Wie früher beschrieben, tritt bei der bekannten JTE die Konzentration des elektrischen Feldes an der Grenze zwischen einer Mehrzahl von p-Zonen, die die JTE-Region bilden, auf, d.h. an einer Position, an der das Ladungsniveau sich in der JTE-Region abrupt ändert. Bei der vorliegenden Ausführungsform wird eine JTE beschrieben, die in der Lage ist, das Auftreten einer Konzentration des elektrischen Feldes in einer JTE-Region zu unterdrücken.
  • 5 ist eine Querschnittsansicht, die den Aufbau einer Halbleitervorrichtung gemäß einer dritten Ausführungsform der Erfindung zeigt. In dieser Zeichnung sind Komponenten, die ähnlich sind zu jenen, die in 1 gezeigt sind, mit den gleichen Bezugszeichen bezeichnet.
  • Die p-Zonen, die die JTE-Region 6 bilden, sind so ausgebildet, dass sie sich unterhalb des Randes der Anodenelektrode 3 erstrecken und von dem Rand 20 μm oder mehr nach außen reichen. Wie in 5 gezeigt, weist bei der vorliegenden Ausführungs form die JTE-Region 6 eine konstante Dicke auf und eine von dem Rand der Anodenelektrode 3 nach außen kontinuierlich abnehmende Dotierungskonzentration. In diesem Fall wird die Flächendotierungskonzentration unterhalb des Randes der Anodenelektrode 3 auf 1,8 × 1013 bis 4 × 1013 cm–2 gesetzt und jene an einer Position 15μm von dem Rand der Anodenelektrde 3 entfernt wird auf 1 × 1013 bis 2,5 × 1013 cm–2 gesetzt.
  • Beispielsweise kann die JTE-Region 6 in ihrer Dicke auf 0,7 μm eingestellt werden und die Dotierungskonzentration in der JTE-Region 6 kann kontinuierlich verändert werden, so dass sie unterhalb des Randes der Anodenelektrode 3 5 × 101 7 cm–3 wird und an der Position, die 15 μm von dem Rand entfernt ist, 2 × 1017cm–3 erreicht. Dies bedeutet, die Dotierungskonzentrationsverteilung in der JTE-Region 6 soll sich so ändern, wie es in dem Diagramm von 6 gezeigt ist. Folglich wird die Flächendotierungskonzentration in der JTE-Region 6 3,5 × 1013cm– 2 unterhalb des Randes der Anodenelektrode 3 und 1,4 × 1013 cm–2 an der Position, die 15 μm von dem Rand entfernt ist.
  • Das Einstellen der Flächendotierungskonzentration in der JTE-Region 6 auf 1,8 × 1013 bis 4 × 1013 cm–2 unterhalb des Randes der Anodenelektrode 3 und auf 1 × 1013 bis 2,5 × 1013 cm–2 an der Position, die 15 μm von dem Rand entfernt ist, macht die Verteilung der Flächendotierungskonzentration der JTE-Region 6 ähnlich zu jener, die in der ersten Ausführungsform erhalten wird. Deshalb kann ähnlich zu der ersten Ausführungsform das Auftreten einer Konzentration des elektrischen Feldes unterdrückt werden und die Halbleitervorrichtung weist verbesserte Durchbruchsspannungseigenschaften auf.
  • Bei der vorliegenden Ausführungsform weist die JTE-Region 6 weiterhin eine konstante Dicke auf sowie eine von dem Rand der Anodenelektrode 3 nach außen hin kontinuierlich abnehmende Do tierungskonzentration. Somit nimmt von unterhalb des Randes der Anodenelektrode 3 die Flächendotierungskonzentration in der JTE-Region 6 kontinuierlich nach außen ab. Dies bedeutet, die Flächendotierungskonzentration ändert sich nicht irgendwo in der JTE-Region 6 abrupt. Folglich ist das Auftreten einer Konzentration des elektrischen Feldes in der JTE-Region 6 unterdrückt, was ein Abflachen der elektrischen Feldverteilung gestattet. Deshalb weist die JTE-Region 6 stärker verbesserte Durchbruchsspannungseigenschaften auf.
  • Vierte Ausführungsform
  • 7 ist eine Querschnittsansicht, die den Aufbau einer Halbleitervorrichtung gemäß einer vierten Ausführungsform der Erfindung zeigt. In dieser Zeichnung sind Komponenten, die ähnlich zu jenen sind, die in 1 gezeigt sind, durch die gleichen Bezugszeichen bezeichnet.
  • Die p-Zonen, die die JTE-Region 6 ausmachen, sind dergestalt ausgebildet, dass sie sich unter dem Rand der Anodenelektrode 3 erstrecken und 20 μm oder mehr von dem Rand hinweg nach außen erstrecken. In der vorliegenden Ausführungsform weist die JTE-Region 6 eine konstante Dotierungskonzentration auf und, wie in 7 gezeigt, die JTE-Region 6 ist dergestalt ausgebildet, dass ihre Dicke von dem Rand der Anodenelektrode 3 kontinuierlich nach außen abnimmt. In diesem Fall wird die Flächendotierungskonzentration unterhalb des Randes der Anodenelektrode 3 auf 1,8 × 1013 bis 4 × 1013 cm–2 gesetzt und an einer Position, die von dem Rand der Anodenelektrode 3 15 μm entfernt ist, auf 1 × 1013 bis 2,5 × 1013 cm–2 gesetzt.
  • Beispielsweise kann die Dotierungskonzentration in der JTE-Region 6 auf 5 × 101 7 cm–3 gesetzt werden und die JTE-Region 6 kann kontinuierlich in der Dicke verändert werden, so dass diese unterhalb des Randes der Anodenelektrode 3 0,7 μm beträgt und an dem 15 μm von dem Rand entfernten Ort 0,3 μm beträgt. Dies bedeutet, die Dickenverteilung der JTE-Region 6 soll so sein, wie es in dem Diagramm von 8 gezeigt ist. Folglich wird die Flächendotierungskonzentration in der JTE-Region 6 unterhalb des Randes der Anodenelektrode 3 zu 3,5 × 1013cm– 2 und an der 15 μm von dem Rand entfernten Position zu 1,5 × 1013cm–2.
  • Das Setzen der Flächendotierungskonzentration in der JTE-Region 6 auf 1,8 × 1013 bis 4 × 1013 cm–2 unterhalb des Randes der Anodenelektrode 3 und auf 1 × 1013 bis 2,5 × 1013 cm–2 an dem 15 μm von dem Rand entfernten Ort macht die Verteilung der Flächendotierungskonzentration der JTE-Region 6 ähnlich zu jener, die in der ersten Ausführungsform erhalten wird. Ähnlich zu der ersten Ausführungsform wird deshalb das Auftreten einer Konzentration des elektrischen Feldes unterdrückt und die Halbleitervorrichtung weist verbesserte Durchbruchspannungseigenschaften auf.
  • In der vorliegenden Ausführungsform weist die JTE-Region 6 weiterhin eine konstante Dotierungskonzentration und eine von dem Rand der Anodenelektrode 3 kontinuierlich nach außen abnehmende Dicke auf. Somit nimmt die Flächendotierungskonzentration in der JTE-Region 6 von unterhalb des Randes der Anodenelektrode 3 kontinuierlich nach außen ab. Dies bedeutet, die Flächendotierungskonzentration ändert sich nicht irgendwo in der JTE-Region 6 abrupt. Folglich wird das Auftreten einer Konzentration des elektrischen Feldes in der JTE-Region 6 unterdrückt, was eine Abflachung der elektrischen Feldverteilung erlaubt. Deshalb weist die JTE-Region 6 verbesserte Durchbruchspannungseigenschaften auf.

Claims (6)

  1. Halbleitervorrichtung mit: einem Halbleitersubstrat (1), einer n-Driftschicht (2), die in dem Halbleitersubstrat (1) ausgebildet ist, einer Elektrode (5), die auf dem Halbleitersubstrat (1) dergestalt ausgebildet ist, dass sie in einen Schottky-Kontakt zu der n-Driftschicht (2) gelangt und einer p-Übergangs-Abschluss-Erweiterungsregion (6), die in einem oberen Abschnitt der n-Driftschicht (2) unterhalb eines Randes der Elektrode (5) ausgebildet ist, welche in Kontakt mit dem Halbleitersubstrat (1) ist, wobei die JTE-Region (6) beinhaltet: eine erste p-Zone (6a), die mit dem Rand verbunden ist und eine zweite p-Zone (6b), die außerhalb der ersten p-Zone (6a) mit einer geringeren Flächendotierungskonzentration als die erste p-Zone (6a) ausgebildet ist, und die zweite p-Zone (6b) 15 μm oder mehr außerhalb des Randes vorgesehen ist, die erste p-Zone (6a) eine Flächendotierungskonzentration aufweist, die von 1,8 × 1013 bis 4 × 1013 cm–2 aufweist und die zweite p-Zone (6b) eine Flächendotierungskonzentration aufweist, die von 1 × 1013 bis 2,5 × 1013 cm–2 aufweist.
  2. Halbleitervorrichtung nach Anspruch 1, bei der die erste und zweite p-Zone (6a, 6b) die gleiche Dicke aufweisen und die zweite p-Zone (6b) eine niedrigere Dotierungskonzentration pro Einheitsvolumen aufweist, als die erste p-Zone (6a).
  3. Halbleitervorrichtung nach Anspruch 1, bei der die erste und zweite p-Zone (6a, 6b) die gleiche Dotierungskonzentration pro Einheitsvolumen aufweisen und die zweite p-Zone (6b) dünner ist als die erste p-Zone (6a).
  4. Halbleitervorrichtung mit: einem Halbleitersubstrat (1), einer in dem Halbleitersubstrat (1) ausgebildeten n-Driftschicht (2), einer Elektrode (5), die auf dem Halbleitersubstrat (1) dergestalt ausgebildet ist, dass sie in einen Schottky-Kontakt zu der n-Driftschicht (2) gelangt, und einer p-Übergangs-Abschluss-Erweiterungsregion (6), die in einem oberen Abschnitt der n-Driftschicht (2) unterhalb eines Randes der Elektrode (5) ausgebildet ist, welche in Kontakt mit dem Halbleitersubstrat (1) ist, wobei die JTE-Region (6) eine Flächendotierungskonzentration aufweist, die von dem Rand kontinuierlich nach außen abnimmt, die Flächendotierungskonzentration unterhalb des Randes von 1,8 × 1013 bis 4 × 1013 cm–2 reicht und an einem Ort 15 μm außerhalb des Randes von 1 × 1013 bis 2,5 × 1013 cm–2 reicht.
  5. Halbleitervorrichtung nach Anspruch 4, bei der die JTE-Region (6) eine konstante Dicke aufweist und eine Dotierungskonzentration pro Einheitsvolumen, die von dem Rand kontinuierlich nach außen abfällt.
  6. Halbleitervorrichtung nach Anspruch 4, bei der die JTE-Region (6) eine konstante Dotierungskonzentration pro Einheitsvolumen aufweist und eine Dicke, die von dem Rand kontinuierlich nach außen abfällt.
DE102005034871A 2004-12-07 2005-07-26 Halbleitervorrichtung Ceased DE102005034871A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-353757 2004-12-07
JP2004353757A JP4186919B2 (ja) 2004-12-07 2004-12-07 半導体装置

Publications (1)

Publication Number Publication Date
DE102005034871A1 true DE102005034871A1 (de) 2006-06-08

Family

ID=36441830

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005034871A Ceased DE102005034871A1 (de) 2004-12-07 2005-07-26 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US7564072B2 (de)
JP (1) JP4186919B2 (de)
CN (1) CN100590884C (de)
DE (1) DE102005034871A1 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4889645B2 (ja) * 2005-09-08 2012-03-07 三菱電機株式会社 半導体装置の製造方法
JP4921880B2 (ja) * 2006-07-28 2012-04-25 株式会社東芝 高耐圧半導体装置
JP5223773B2 (ja) 2009-05-14 2013-06-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5601849B2 (ja) * 2010-02-09 2014-10-08 三菱電機株式会社 炭化珪素半導体装置の製造方法
EP2693483B1 (de) * 2011-03-28 2016-11-16 Toyota Jidosha Kabushiki Kaisha Vertikales halbleiterbauelement
JP5928101B2 (ja) 2012-03-30 2016-06-01 富士電機株式会社 ＳｉＣ半導体デバイスの製造方法
JP6206862B2 (ja) * 2012-05-31 2017-10-04 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6384944B2 (ja) * 2012-05-31 2018-09-05 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2015033463A1 (ja) * 2013-09-09 2015-03-12 株式会社日立製作所 半導体装置およびその製造方法、電力変換装置、３相モータシステム、自動車、ならびに鉄道車両
CN104134703A (zh) * 2014-08-08 2014-11-05 上海安微电子有限公司 一种低漏电低正向压降肖特基二极管结构及其制备方法
JP6265278B2 (ja) 2014-10-15 2018-01-24 富士電機株式会社 炭化珪素半導体装置およびその製造方法
JP6705155B2 (ja) 2015-11-13 2020-06-03 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6672764B2 (ja) 2015-12-16 2020-03-25 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6862782B2 (ja) 2016-11-16 2021-04-21 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2018156987A (ja) 2017-03-15 2018-10-04 住友電気工業株式会社 半導体装置
JP7087280B2 (ja) 2017-05-31 2022-06-21 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN114023805A (zh) * 2021-10-18 2022-02-08 西安电子科技大学 具有P型掺杂区和凹陷缓冲层的4H-SiC金属半导体场效应管

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4927772A (en) 1989-05-30 1990-05-22 General Electric Company Method of making high breakdown voltage semiconductor device
US6002159A (en) * 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
SE9700156D0 (sv) * 1997-01-21 1997-01-21 Abb Research Ltd Junction termination for Si C Schottky diode
SE512259C2 (sv) * 1998-03-23 2000-02-21 Abb Research Ltd Halvledaranordning bestående av dopad kiselkarbid vilken innefattar en pn-övergång som uppvisar åtminstone en ihålig defekt och förfarande för dess framställning
US6215168B1 (en) 1999-07-21 2001-04-10 Intersil Corporation Doubly graded junction termination extension for edge passivation of semiconductor devices
US6573128B1 (en) * 2000-11-28 2003-06-03 Cree, Inc. Epitaxial edge termination for silicon carbide Schottky devices and methods of fabricating silicon carbide devices incorporating same
JP3873798B2 (ja) * 2002-04-11 2007-01-24 富士電機デバイステクノロジー株式会社 炭化けい素半導体素子およびその製造方法

Also Published As

Publication number Publication date
CN1787228A (zh) 2006-06-14
JP4186919B2 (ja) 2008-11-26
JP2006165225A (ja) 2006-06-22
US7564072B2 (en) 2009-07-21
CN100590884C (zh) 2010-02-17
US20060118812A1 (en) 2006-06-08

Similar Documents

Publication Publication Date Title
DE102005034871A1 (de) Halbleitervorrichtung
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE19701189B4 (de) Halbleiterbauteil
DE102008055689B4 (de) Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102006055068B4 (de) Halbleitervorrichtung mit verbessertem Bipolartransistor mit isoliertem Gate und Verfahren zu ihrer Herstellung
DE102010036501B4 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone und integrierte Schaltung
DE102004052678B3 (de) Leistungs- Trenchtransistor
DE102009036930B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE112012004043B4 (de) Halbleitereinrichtung
DE102005023668B3 (de) Halbleiterbauelement mit einer Randstruktur mit Spannungsdurchbruch im linearen Bereich
DE102010011259B4 (de) Halbleitervorrichtung
DE102011089452B4 (de) Halbleitervorrichtung
DE102004022455B4 (de) Bipolartransistor mit isolierter Steuerelektrode
DE112011103230B4 (de) Non-Punch-Through-Bipolarleistungshalbleiterbauelement und ein Verfahren zum Herstellen eines derartigen Halbleiterbauelements
DE112012007207B4 (de) Halbleitervorrichtung
DE102014112811B4 (de) Super-Junction-Halbleiterbauelement
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102018203693A1 (de) Halbleitervorrichtung
DE112013006905B4 (de) IGBT mit Verwendung einer Grabengateelektrode
DE112013003692T5 (de) Halbleitervorrichtung
DE112011104631T5 (de) Halbleitervorrichtung
DE102005004355A1 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE112012001565T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112015002153T5 (de) Halbleitervorrichtung
DE102005011348B4 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R006 Appeal filed
R003 Refusal decision now final
R008 Case pending at federal patent court
R011 All appeals rejected, refused or otherwise settled
R003 Refusal decision now final

Effective date: 20120427