-
Die
vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung
und ein Verfahren zu ihrer Herstellung, und insbesondere auf eine
Halbleitervorrichtung mit isoliertem Gate, die einen Bipolar Transistor
mit isoliertem Gate aufweist, und ein Verfahren für ihre Herstellung.
-
Bei
einem Leistungshalbleiterelement ist ein Bipolar Transistor mit
isoliertem Gate (im Folgenden als „IGBT” = Insulated Gate Bipolar
Transistor abgekürzt)
mit einem Grabenaufbau als Schaltelement weit verbreitet. Ein Beispiel
eines IGBT-Aufbaus wird im Folgenden beschrieben:
Eine n-Basisschicht
ist zwischen einer ersten Hauptfläche und einer zweiten Hauptfläche eines
Halbleitersubstrats ausgebildet, und eine p-Basisschicht ist an
der der ersten Hauptfläche
zugewandten Seite der n-Basisschicht ausgebildet. In der p-Basisschicht ist selektiv
eine n-Emitter-Schicht gebildet. Ein Graben ist gebildet, der sich
durch die n-Emitter-Schicht und die p-Basisschicht hindurch erstreckt,
und entlang seiner Innenfläche
ist eine Isolierschicht gebildet. Über der Isolierschicht ist
eine Gateelektrode in dem Graben vergraben. Eine p-Kollektorschicht
ist auf der der zweiten Hauptfläche
zugewandten Seite der n-Basisschicht gebildet.
-
Im
Betrieb des IGBT, oder anders ausgedrückt, wenn eine vorbestimmte
Spannung zwischen dem Gate und dem Emitter angelegt ist, wird in
der p-Basisschicht entlang dem Graben ein Kanal gebildet, die Verbindung
zwischen dem Kollektor und dem Emitter wird eingeschaltet, und ein
Strom fließt.
Dabei ist es erwünscht,
das die Kollektor-Emitterspannung, d. h. Ein-Spannung (die Spannung
in eingeschaltetem Zustand), so niedrig wie möglich ist. Es ist auch erwünscht, das
der Leistungsverlust, wenn der IGBT ausgeschaltet wird, d. h. der
Aus-Verlust so gering wie möglich
ist. Im Allgemeinen steht die Verringerung der Ein-Spannung in einer
Kompromissbeziehung zu dem Unterdrücken des Aus-Verlusts.
-
In
der japanischen Patentoffenlegungsschrift
JP 2005-347289 A ist
der Aufbau eines IGBT offenbart, bei dem eine Trägerspeicherschicht mit einer hohen
Dotierungskonzentration als die n-Basisschicht zwischen der p-Basisschicht
und der n-Basisschicht so ausgebildet ist, dass die Ein-Spannung verringert
ist.
-
Bei
dem oben beschriebenen bekannten IGBT hat die n-Dotierung in der
Trägerspeicherschicht
normalerweise eine normale Verteilung in der Tiefenrichtung des
Halbleitersubstrats. Daher gab es ein Problem, dass die Dicke des
Abschnitts der Trägerspeicherschicht
mit hoher Dotierungskonzentration verringert wurde und die Ein-Spannung
nicht hinreichend verringert werden konnte.
-
Die
vorliegende Erfindung wurde entwickelt, um die oben beschriebenen
Probleme zu lösen,
und daher ist es eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung
mit isoliertem Gate bereitzustellen, die die Ein-Spannung zwischen
dem Kollektor und dem Emitter verringern kann, während der Leistungsverlust
beim Ausschalten unterdrückt wird,
sowie ein Verfahren zum Herstellen einer solchen Halbleitervorrichtung
mit isoliertem Gate.
-
Die
Aufgabe wird gelöst
durch eine Halbleitervorrichtung mit isoliertem Gate gemäß Anspruch 1.
Weiterbildungen der Erfindung sind jeweils in den Unteransprüchen angegeben.
-
Die
Aufgabe wird ebenfalls gelöst
durch ein Verfahren zum Herstellen einer Halbleitervorrichtung mit
isoliertem Gate gemäß Anspruch
9 oder 10. Weiterbildungen der Erfindung sind jeweils in den Unteransprüchen angegeben.
-
Gemäß der vorliegenden
Erfindung können eine
Halbleitervorrichtung mit isoliertem Gate, die die Ein-Spannung
zwischen dem Kollektor und dem Emitter verringern kann, während sie
den Leistungsverlust beim Ausschalten unterdrückt, und ein Verfahren zu ihrer
Herstellung gewonnen werden.
-
Weitere
Merkmale und Zweckmäßigkeiten der
Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen
anhand der beigefügten Zeichnungen.
Von den Figuren zeigen:
-
1 eine
Schnittansicht der Halbleitervorrichtung mit isoliertem Gate nach
einer ersten Ausführungsform;
-
2 ein
Trägerkonzentrationsprofil
der Halbleitervorrichtung mit isoliertem Gate nach der ersten Ausführungsform;
-
3 eine
Strom-Spannungs-Kennlinie zwischen Kollektor und Emitter der Halbleitervorrichtung mit
isoliertem Gate nach der ersten Ausführungsform;
-
4 eine
Schnittansicht der Halbleitervorrichtung mit isoliertem Gate nach
einer zweiten Ausführungsform;
-
5 ein
Trägerkonzentrationsprofil
der Halbleitervorrichtung mit isoliertem Gate nach der zweiten Ausführungsform;
und
-
6 eine
Strom-Spannungs-Kennlinie zwischen Kollektor und Emitter der Halbleitervorrichtung mit
isoliertem Gate nach der zweiten Ausführungsform.
-
Im
Folgenden werden mit Bezug auf die Zeichnungen Ausführungsformen
der vorliegenden Erfindung beschrieben. In den Zeichnun gen sind
dieselben oder einander entsprechende Abschnitte durch dieselben
Bezugszeichen gekennzeichnet, und ihre Beschreibung wird vereinfacht
oder weggelassen.
-
Mit
Bezug auf 1 wird eine Halbleitervorrichtung
mit isoliertem Gate nach einer ersten Ausführungsform beschrieben. Die
Halbleitervorrichtung weist einen Bipolar Transistor mit isoliertem
Gate (im Folgenden als „IGBT” = Insulated
Gate Bipolar Transistor abgekürzt)
eines Grabentyps auf. Die Halbleitervorrichtung ist gebildet unter
Verwendung eines Halbleitersubstrats 1 mit einer ersten
Hauptfläche
(einer oberen Hauptfläche)
und einer zweiten Hauptfläche
(einer unteren Hauptfläche),
und zwischen der ersten Hauptfläche
und der zweiten Hauptfläche
des Halbleitersubstrats 1 ist eine erste Basisschicht 2 vom
n-Typ (vom ersten
Leitungstyp) gebildet, die eine n-Dotierung enthält. An der ersten Hauptfläche des
Halbleitersubstrats 1 ist eine zweite Basisschicht 3 vom
p-Typ (vom zweiten Leitungstyp) gebildet. Zwischen der ersten Basisschicht 2 und
der zweiten Basisschicht 3 des Halbleitersubstrats 1 ist
eine Trägerspeicherschicht 4 gebildet.
Die Trägerspeicherschicht 4 enthält eine
n-Dotierungsschicht hoher Konzentration 4a, die eine höhere Dotierungskonzentration
als die erste Basisschicht 2 aufweist, und eine Dotierungsschicht
niedriger Konzentration 4b, die eine niedrigere Dotierungskonzentration
als die Dotierungsschicht hoher Konzentration 4a aufweist.
-
Die
Dotierungsschicht hoher Konzentration 4a der Trägerspeicherschicht 4 ist
so gebildet, dass sie mit der zweiten Basisschicht 3 in
Kontakt ist, und der andere Abschnitt der Trägerspeicherschicht 4 d. h.
die Dotierungsschicht niedriger Konzentration 4b, ist zwischen
der Dotierungsschicht hoher Konzentration 4a und der ersten
Basisschicht 2 gebildet. Die Dotierungskonzentration der
Dotierungsschicht niedriger Konzentration 4b ist gröber als
die Dotierungskonzentration der ersten Basis schicht 2 und
geringer als die Dotierungskonzentration der Dotierungsschicht hoher
Konzentration 4a.
-
Eine
n-Emitterschicht 5 ist selektiv in der zweiten Basisschicht 3 in
der Nähe
der ersten Hauptfläche
des Halbleitersubstrats 1 gebildet. Die Emitterschicht 5 ist
so in der Nähe
der ersten Hauptfläche des
Halbleitersubstrats 1 gebildet, dass sie einen vorbestimmten
Abstand von der Trägerspeicherschicht 4 hat.
Ein Graben 6 ist in dem Halbleitersubstrat 1 von
der Seite der ersten Hauptfläche
des Halbleitersubstrats 1 aus so gebildet, dass er sich
durch die Emitterschicht 5, die zweite Basisschicht 3 und
die Trägerspeicherschicht 4 hindurch
erstreckt. Eine erste Isolierschicht 7 ist so gebildet,
dass sie die Innenfläche
des Grabens 6 bedeckt. Über
der ersten Isolierschicht 7 ist eine Gateelektrode 8 in
dem Graben 6 vergraben. Eine zweite Isolierschicht 9 ist
so gebildet, dass sie die Deckfläche
des Grabens 6 und die Deckfläche der Emitterschicht 5 bedeckt.
Auf dem Abschnitt, in dem die Emitterschicht 5 und die
zweite Basisschicht 3 an der ersten Hauptfläche des
Halbleitersubstrats 1 freiliegen, ist eine Emitterelektrode 10 gebildet.
Durch diesen Aufbau wird die Emitterelektrode 10 elektrisch
mit der Emitterschicht 5 und der zweiten Basisschicht 3 verbunden.
Auf der Seite der zweiten Hauptfläche (der unteren Hauptfläche) des Halbleitersubstrats 1 ist
eine n-Pufferschicht 11 so gebildet, dass sie die erste
Basisschicht 2 bedeckt, und eine p-Kollektorschicht 12 ist so
gebildet, dass sie weiter die n-Pufferschicht 11 bedeckt.
Insbesondere ist die p-Kollektorschicht 12 auf der zweiten Hauptflache
des Halbleitersubstrats 1 gebildet. Weiter ist auf der
zweiten Hauptfläche
eine Kollektorelektrode 13 so gebildet, dass sie die p-Kollektorschicht 12 bedeckt,
und die Kollektorelektrode 13 ist elektrisch mit der p-Kollektorschicht 12 verbunden.
-
Es
wird nun der Betrieb des in 1 gezeigten
IGBT beschrieben. Zunächst
wird eine vorbestimmte Spannung zwischen dem Kol lektor und dem Emitter
angelegt, und eine vorbestimmte Spannung wird zwischen dem Gate
und dem Emitter angelegt, um zwischen dem Kollektor und dem Emitter
einzuschalten. Dabei wird in einem Bereich der zweiten Basisschicht 3 entlang
dem Graben 6 ein Kanal gebildet. Dann werden Elektronen
von der Emitterelektrode 10 über die Emitterschicht 5,
den in der zweiten Basisschicht 3 gebildeten Kanal und
die Trägerspeicherschicht 4 in
die erste Basisschicht 2 eingebracht. Auf der anderen Seite
werden Löcher
von der Kollektorelektrode 13 über die p-Kollektorschicht 12 und
die n-Pufferschicht 11 in die erste Basisschicht 2 eingebracht.
Somit fließt
ein Strom zwischen dem Kollektor und dem Emitter. Dabei werden von
der ersten Basisschicht 2 eingebrachte Löcher in
der Trägerspeicherschicht 4 gesammelt.
Die Löcher
begünstigen,
dass der Elektronenstrom sich seitlich ausbreitet.
-
Als
nächstes
wird das Dotierungskonzentrationsprofil der in 1 gezeigten
Halbleitervorrichtung mit isoliertem Gate beschrieben. Die Ebenen der
Emitterschicht 5, der zweiten Basisschicht 3,
der Dotierungsschicht hoher Konzentration 4a, der Dotierungsschicht
niedriger Konzentration 4b und der ersten Basisschicht 2 entlang
der Tiefenrichtung D des in 1 gezeigten
Halbleitersubstrats 1 sind jeweils durch a, b, c, d und
e bezeichnet. Das Ergebnis des Auftragens von Trägerkonzentrationen, die den
Tiefen Xj dieser Ebenen entsprechen, von der ersten Hauptfläche des
Halbleitersubstrates 1 aus ist in 2 dargestellt.
Die Trägerkonzentration
einer Halbleitervorrichtung gemäß einer
bekannten Technik ist durch die gestrichelte Linie A dargestellt,
und die Trägerkonzentration
einer Halbleitervorrichtung gemäß der ersten
Ausführungsform
ist durch die durchgezogene Linie B dargestellt.
-
Wie 2 zeigt
sind in den Trägerkonzentrationsprofilen,
die durch die gestrichelte Linie A (bekannte Technik) und die durchgezogene
Linie B (erste Ausführungsform)
dargestellt sind, Täler
an der Grenze zwischen dem Niveau a und dem Niveau b und an der
Grenze zwischen dem Niveau b und dem Niveau c gebildet. Das liegt
daran, dass der pn-Übergang
der Emitterschicht 5 und der zweiten Basisschicht 3 an
der Grenze zwischen Niveau a und Niveau b gebildet ist und der pn-Übergang
zwischen der zweiten Basisschicht 3 und der Trägerspeicheschicht 4 an
der Grenze zwischen Niveau b und Niveau c gebildet ist.
-
Die
in 2 durch die gestrichelte Linie A (bekannte Technik)
gezeigte Trägerkonzentration sinkt
in den Niveaus c und d mit einem Ansteigen von Xj. Insbesondere
verringert sich bei einer Halbleitervorrichtung mit isoliertem Gate
gemäß der bekannten Technik
die Trägerkonzentration
in der Trägerspeicherschicht
mit einem Ansteigen der Tiefe Xj von der Hauptfläche des Halbleitersubstrats 1.
Die durch die durchgezogene Linie B (erste Ausführungsform) gezeigte Trägerkonzentration
ist jedoch im Wesentlichen konstant bei 2,0·1016 cm–3 innerhalb
eines Bereichs von 2,0 μm ≤ Xj < 4,5 μm (der Dotierungsschicht
hoher Konzentration 4a) im Niveau c, und sie ist im Wesentlichen
konstant bei 7,0·1014 cm–3 innerhalb eines Bereichs
von 4,5 μm ≤ Xj < 6,0 μm (der Dotierungsschicht
niedriger Konzentration 4b) im Niveau d. An der Grenze
zwischen Niveau c und Niveau d ändert
sich die Trägerkonzentration
stufenförmig.
-
Insbesondere
bei der Halbleitervorrichtung mit integriertem Gate gemäß der ersten
Ausführungsform
hat die Trägerspeicherschicht 4 eine
Trägerkonzentration
von 1,0·1016 cm–3 oder mehr und enthält eine
Dotierungsschicht hoher Konzentration 4a mit einer Dicke
von 1,5 μm
oder mehr. Die Dotierungskonzentration der Dotierungsschicht hoher Konzentration 4a in
der Tiefenrichtung des Halbleitersubstrats 1 ist im Wesentlichen
konstant in einem Bereich zwischen 1,0·1016 cm–3 und
1,0·1017 cm–3. Weiterhin hat die
Halbleitervorrichtung mit isoliertem Gate einen Aufbau, bei dem
sich die Dotierungskonzentration der Trägerspeicherschicht 4 in
der Tiefenrichtung des Halbleitersubstrats 1 an der Grenze
zwischen der Dotierungsschicht hoher Konzentration 4a und
der Dotierungsschicht niedriger Konzentration 4b schrittweise ändert.
-
Insbesondere
bei der Halbleitervorrichtung mit isoliertem Gate gemäß der ersten
Ausführungsform
hat die Dotierungsschicht hoher Konzentration 4a in der
Trägerspeicherschicht 4 eine
Dicke von 1,5 μm
oder mehr, und die Dotierungskonzentration der Dotierungsschicht
hoher Konzentration 4a beträgt in der gesamten Dotierungsschicht
hoher Konzentration 4a 1,0·1016 cm–3 oder
mehr. Es wurde herausgefunden, dass durch einen solchen Aufbau das
Ausbreiten eines Elektronenstroms in der Seitenrichtung in der Trägerspeicherschicht 4 begünstigt werden kann,
und der Lochansammlungseffekt in der Trägerspeicherschicht 4 kann
verbessert werden.
-
Die
erste Ausführungsform
hat einen Aufbau, in dem der Graben 6 sich durch die Trägerspeicherschicht 4 hindurch
erstreckt. In dem Aufbau, in dem die Grundfläche des Grabens 6 in
der Trägerspeicherschicht 4 ausgebildet
ist, gibt es einen Fall, in dem der Kantenabschnitt der Grundfläche des Grabens 6 aufgrund
einer Schwankung des Herstellungsvorgangs oder dergleichen in der
Nähe der Grenze
zwischen der ersten Basisschicht 2 und der Trägerspeicherschicht 4 angeordnet
ist. In einem solchen Fall tritt ein Problem auf, das die Schwankung der
Spannungsfestigkeit zwischen dem Kollektor und dem Emitter steigt.
Da die erste Ausführungsform
jedoch einen Aufbau hat, in dem der Graben 6 sich durch
die Trägerspeicherschicht 4 hindurch
erstreckt, kann der Aufbauentwurf zum Erweitern des Spielraums möglich sein,
indem die Grundfläche
des Grabens 6 hinreichend tiefer als die Grundfläche der
Trägerspeicherschicht 4 angeordnet
wird. Dadurch kann die Schwankung der Spannungsfestigkeit zwischen dem
Kollektor und dem Emitter aufgrund der Schwankung des Herstellungsvorgangs
oder dergleichen minimiert werden.
-
Als
nächstes
werden die Ein-Spannung und der Sättigungsstrom der Halbleitervorrichtung
mit isoliertem Gate gemäß der ersten
Ausführungsform beschrieben. 3 zeigt
eine Strom-Spannungs-Kennlinie
zwischen dem Kollektor und dem Emitter (ICE-VCE-Kennlinie)
der in 1 gezeigten Halbleitervorrichtung und der Halbleitervorrichtung gemäß der bekannten
Technik. In 3 ist ICE,
der Strom zwischen dem Kollektor und dem Emitter, zweckmäßigerweise
durch eine Stromdichte in der Halbleitervorrichtung angegeben und
nicht direkt durch einen Stromwert. Die ICE-VCE-Kennlinien
der Halbleitervorrichtung gemäß der bekannten
Technik bei 25°C
und 125°C
sind jeweils als A (25°C)
und A (125°C)
dargestellt. Die ICE-VCE-Kennlinie
der Halbleitervorrichtung gemäß der ersten
Ausführungsform bei
25°C und
125°C sind
jeweils als B (25°C)
und B (125°C)
dargestellt.
-
Wenn
in 3 die Gatespannung VCE (die Spannung
zwischen dem Gate und dem Emitter) konstant 15 V beträgt und eine
vorbestimmte Kollektor-Emitter-Stromdichte ICE (hier
bei 84,5 A/cm2) fließt, ist VCE hier
als die Ein-Spannung definiert.
-
Wenn
die Ein-Spannungen von A (25°C)
und B (25°C)
verglichen werden, ist die Ein-Spannung von B (25°C) niedriger.
Wenn die Ein-Spannungen von A (125°C) und B (125°C) verglichen
werden, ist die Ein-Spannung von A (125°C) 1,94 V, und die Ein-Spannung
von B (125°C)
ist 1,81 V. Insbesondere ist die Ein-Spannung von B (125°C) verglichen
mit der Ein-Spannung von A (125°C)
etwa 6,7% niedriger. Somit ist bekannt, dass die Halbleitervorrichtung gemäß der ersten
Ausführungsform
die Ein-Spannung verglichen mit der Halbleitervorrichtung gemäß der bekannten
Technik unter einer Temperaturbedingung von 25°C oder 125°C verringern kann.
-
Da
die in 1 gezeigte Dotierungsschicht hoher Konzentration 4a eine
Dicke von 1,5 μm
oder mehr aufweist und die Dotierungskonzentration der Schicht durch
die Schicht hindurch 1,0·1016 cm–3 oder mehr ist, wird
gedacht, dass das Ausbreiten des Elektronenstroms in der Seitenrichtung
der Trägerspeicherschicht 4 gefördert wird
und der Widerstand in der Dotierungsschicht hoher Konzentration 4a verringert
wird. Zusätzlich
wird herausgefunden, dass die in 1 gezeigte
Halbleitervorrichtung den Leistungsverlust beim Ausschalten im Wesentlichen
konstant halten kann, auch wenn die Ein-Spannung verringert wurde.
Insbesondere kann durch die Halbleitervorrichtung mit isoliertem
Gate gemäß der ersten Ausführungsform
die Ein-Spannung verringert werden, während der Leistungsverlust
beim Ausschalten unterdrückt
wird.
-
Als
nächstes
werden die Ströme,
wenn der Strom von ICE in die Sättigung
geht, d. h. die Sättigungsströme verglichen.
Wenn die Sättigungsstromwerte
von A (25°C)
und B (25°C)
verglichen werden, ist der Sättigungsstrom
von B (25°C)
kleiner. Wenn die Sättigungsstromwerte
von A (125°C)
und B (125°C)
verglichen werden, ist der Sättigungsstrom von
B (125°C)
kleiner. Somit ist bekannt, dass die Halbleitervorrichtung gemäß der ersten
Ausführungsform
den Sättigungsstromwert
verglichen mit der Halbleitervorrichtung gemäß der bekannten Technik unter
einer Temperaturbedingung von 25°C oder
125°C verringern
kann. Somit wird ein SCSOA (Short Circuit Safe Operation Area) oder
dergleichen durch die Halbleitervorrichtung der ersten Ausführungsform
verglichen mit der bekannten Technik verringert.
-
Durch
die Halbleitervorrichtung gemäß der ersten
Ausführungsform
kann wie oben beschrieben die Ein-Spannung zwischen dem Kollektor
und dem Emitter verringert werden, während der Leistungsverlust
beim Ausschalten unterdrückt
wird.
-
Als
nächstes
wird mit Bezug auf 1 ein Verfahren zum Herstellen
einer Halbleitervorrichtung gemäß der ersten
Ausführungsform
beschrieben. Zunächst
wird ein Halbleitersubstrat 1 mit einer ersten Hauptfläche (einer
oberen Hauptfläche)
und ei ner zweiten Hauptfläche
(einer unteren Hauptfläche)
hergerichtet, die mit einer ersten Basisschicht 2 vom n-Typ
(ersten Leistungstyp) versehen ist.
-
Als
nächstes
wird innerhalb eines Bereichs von der ersten Hauptfläche bis
zu einer ersten Tiefe D1 des Halbleitersubstrats 1 eine
Trägerspeicherschicht 4 gebildet,
die eine n-Dotierungsschicht
hoher Konzentration 4a mit einer höheren Dotierungskonzentration
als die erste Basisschicht 2 und eine Dotierungsschicht
niedriger Konzentration 4b mit einer geringeren Dotierungskonzentration
als die Dotierungsschicht hoher Konzentration 4a aufweist. Dieser
Schritt wird unter Verwendung eines epitaktischen Aufwachsverfahrens
durchgeführt.
-
Wenn
epitaktisches Aufwachsen verwendet wird, wird eine Dampfphasen-Epitaxie
(VPE = Vapor Phase Epitaxy) durchgeführt, so dass eine Dotierungsschicht
hoher Konzentration 4a und eine Dotierungsschicht niedriger
Konzentration 4b mit den gewünschten Trägerkonzentrationen gebildet
werden durch Hinzufügen
und Einstellen eines Reaktionsgases wie z. B. AsH3 (Arsin)
und PH3 (Phosphin). Zusätzlich sind die epitaktischen
Aufwachsschichten gebildet als Halbleitersubstrat 1 (die
Trägerkonzentration
bei dem epitaktischen Aufwachsen ist gleich derjenigen der Dotierungsschicht
hoher Konzentration) in dem Bereich, in dem die zweite Basisschicht 3 und
die Emitterschicht 5 durch nachfolgende Prozesse gebildet
werden, sowie als Trägerspeicherschicht 4.
Anders ausgedrückt
wird der Bereich D1 in 1 durch epitaktisches Aufwachsen
gebildet.
-
Als
nächstes
wird in einem Bereich von der ersten Hauptfläche bis zu einer zweiten Tiefe
D2, die kleiner als die erste Tiefe D1 des Halbleitersubstrats 1 ist,
eine zweite Basisschicht 3 vom p-Typ (dem zweiten Leitungstyp)
gebildet, die in Kontakt mit der Dotierungsschicht hoher Konzentration 4a der
Trägerspeicherschicht 4 steht.
Dieser Prozessschritt wird unter Ver wendung eines Ionenimplantationsverfahrens
durchgeführt.
Es wird beispielsweise eine p-Dotierung wie z. B. Bor von der ersten
Hauptfläche des
Halbleitersubstrats 1 aus implantiert. Nachdem die zweite
Basisschicht 3 gebildet wurde, wird falls erforderlich
eine Wärmebehandlung
durchgeführt, um
die Dotierungsschicht hoher Konzentration 4a der Trägerspeicherschicht 4 zu
gewinnen, wobei die Dotierungsschicht so ausgebildet wird, dass
sie eine Dicke von 1,5 μm
oder mehr und durch die Schicht hindurch eine Dotierungskonzentration
von 1,0·1016 cm–3 oder mehr aufweist.
-
Als
nächstes
wird unter Verwendung von Lithographie, Ionenimplantation und Wärmebehandlung
oder dergleichen in einem Bereich von der ersten Hauptfläche zu einer
dritten Tiefe D3, die geringer als die zweite Tiefe D2 des Halbleitersubstrats 1 ist, selektiv
eine n-Emitterschicht 5 in einem Bereich gebildet, in dem
nachfolgend der Graben 6 gebildet wird.
-
Als
nächstes
wird unter Verwendung von Lithographie und Trockenätzen oder
dergleichen ein Graben 6 gebildet, der sich von der Seite
der ersten Hauptfläche
des Halbleitersubstrats 1 aus durch die selektiv gebildete
n-Emitterschicht 5, die zweite Basisschicht 3 und
die Trägerspeicherschicht 4 hindurch
erstreckt. Als nächstes
wird die Innenfläche des
Grabens 6 mit einer ersten Isolierschicht 7 wie
z. B. einer Siliziumoxidschicht bedeckt. Dann wird als Elektrodenschicht 8 ein
leitendes Material wie z. B. eine polykristalline Siliziumschicht
in dem Graben 6 über
der ersten Isolierschicht 7 unter Verwendung von CVD oder
dergleichen vergraben.
-
Dann
wird unter Verwendung eines CVD-Verfahrens, von Lithographie und
von Trockenätzen
oder dergleichen eine zweite Isolierschicht 9 wie z. B.
eine Siliziumoxidschicht so gebildet, dass sie die Deckfläche des
Grabens 6 und die Deckfläche der Emitterschicht 5 teilweise
abdeckt. Weiter wird unter Verwendung von Aluminiumsputtern oder
dergleichen eine Emitterelektrode 10 auf dem freiliegenden
Abschnitt der Emitterschicht 5 und der zweiten Basisschicht 3 gebildet.
Demzufolge sind diese Schichten und die Emitterelektrode 10 auf
der ersten Hauptfläche
des Halbleitersubstrats 1 elektrisch miteinander verbunden.
-
Anschließend wird
unter Verwendung von Ionenimplantation und Wärmebehandlung eine n-Pufferschicht 11 so
gebildet, dass sie die Seite der zweiten Hauptfläche der ersten Basisschicht 2 bedeckt. Dann
wird unter Verwendung von Ionenimplantation und Wärmebehandlung
eine p-Kollektorschicht 12 auf der zweiten Hauptfläche des
Halbleitersubstrats 1 so gebildet, dass sie die n-Pufferschicht 11 bedeckt.
Weiter wird eine Kollektorelektrode 13, die aus Aluminium
oder dergleichen besteht, auf der zweiten Hauptfläche des
Halbleitersubstrats 1 gebildet, und die Elektrode ist elektrisch
mit der p-Kollektorschicht 12 verbunden.
-
Unter
Verwendung des oben beschriebenen Herstellungsverfahrens kann die
in 1 gezeigte Halbleitervorrichtung mit isoliertem
Gate gebildet werden.
-
Mit
Bezug auf 4 wird eine Halbleitervorrichtung
mit isoliertem Gate gemäß einer
zweiten Ausführungsform
beschrieben. Dabei konzentriert sich die Beschreibung auf Aspekte,
die von denen in 1 der ersten Ausführungsform
verschieden sind. Die in 1 gezeigte Halbleitervorrichtung
gemäß der ersten
Ausführungsform
hat einen Aufbau, bei dem in dem Bereich c des Halbleitersubstrats 1 eine Dotierungsschicht
hoher Konzentration gebildet ist und in dem Bereich d eine Dotierungsschicht
niedriger Konzentration 4b gebildet ist. Demhingegen hat die
in 4 gezeigte Vorrichtung gemäß der zweiten Ausführungsform
einen Aufbau, bei dem eine Trägerspeicherschicht 4,
die lediglich aus einer Dotierungsschicht hoher Konzentration 4a gebildet
ist, unter der zweiten Basisschicht 3 um einen vorbestimmten
Abstand (D4 – D2)
entfernt von der zweiten Basisschicht 3 ausgebildet ist.
Insbesondere hat die in der zweiten Ausführungsform gezeigte Halbleitervorrichtung
einen Aufbau, bei dem die Dotierungsschicht hoher Konzentration 4a der
Trägerspeicherschicht 4 unter der
zweiten Basisschicht 3 entfernt von der zweiten Basisschicht 3 gebildet
ist. Der übrige
Aufbau ist identisch mit dem in 1 gezeigten
der ersten Ausführungsform.
-
Durch
den oben beschriebenen Aufbau kann verhindert werden, dass der Bereich,
in dem die Dotierung zum Bilden der Trägerspeicherschicht 4 verteilt
ist, sich mit dem Bereich überlappt,
in dem die Dotierung zum Bilden der zweiten Basisschicht 3 verteilt
ist. Insbesondere ist bei einem solchen Aufbau das Bilden der zweiten
Basisschicht 3 in der Trägerspeicherschicht mit einer
Konzentration einer normalen Verteilung nicht wie bei der Halbleitervorrichtung gemäß der bekannten
Technik erforderlich. Und durch den Aufbau kann die Basisschicht 3 in
dem Bereich gebildet werden, in dem die Dotierungskonzentrationsverteilung
flach ist, und die zweite Basisschicht 3 kann stabil gebildet
werden.
-
Somit
kann die Schwankung der Dotierungskonzentrationsverteilung der zweiten
Basisschicht 3 verringert werden, und das Verkürzen des
Abstands zwischen der Grundfläche
der Emitterschicht 5 und der Grundfläche der zweiten Basisschicht 3 (Kanalverkürzung) kann
verhindert werden. Somit kann ähnlich
der Wirkung der ersten Ausführungsform
der Sättigungsstrom
minimiert werden, und seine Schwankung kann verringert werden. Demzufolge kann
die Schwankung der Spannungsfestigkeit zwischen dem Kollektor und
dem Emitter verringert werden.
-
Als
nächstes
wird mit Bezug auf 5 das Dotierungskonzentrationsprofil
der in 4 gezeigten Halbleitervorrichtung mit isoliertem
Gate beschrieben. Dabei konzentriert sich die Beschreibung auf die
Aspekte, die von der in der ersten Ausführungsform gezeigten 2 verschieden
sind. Die Trägerkonzent ration
einer Halbleitervorrichtung gemäß der zweiten
Ausführungsform
wird durch die durchgezogene Linie C dargestellt. Die durch eine gestrichelte
Linie A dargestellte Trägerkonzentration (bekannte
Technik) sinkt mit einem Ansteigen von Xj in dem Bereich der Ebenen
c und d. Die durch die durchgezogene Linie C angegebene Trägerkonzentration
(zweite Ausführungsform)
ist jedoch im Wesentlichen konstant bei 9,0·1013 cm–3 innerhalb
des Bereichs von 2,0 μm ≤ Xj < 4,5 μm der Ebene
c. Diese Trägerkonzentration
ist ebenfalls im Wesentlichen konstant bei 2,0·1016 cm–3 in
dem Bereich von 4,5 μm ≤ Xj < 6,0 μm (Trägerspeicherschicht 4)
der Ebene d. Weiter ist die Trägerkonzentration
im Wesentlichen konstant bei 9,0·1013 cm–3 in
dem Bereich von 6,0 μm ≤ Xj < 10 μm der Ebene
e, und sie ist so groß wie
die Trägerkonzentration
in der Ebene c. Die Trägerkonzentration ändert sich
stufenförmig
an der Grenze zwischen der Ebene c und d und an der Grenze zwischen
der Ebene d und der Ebene e. Andere Aufbauten sind ähnlich den
in 2 in der ersten Ausführungsform gezeigten.
-
Als
nächstes
werden mit Bezug auf 6 die Ein-Spannung und der Sättigungsstrom
einer Halbleitervorrichtung mit isoliertem Gate gemäß der zweiten
Ausführungsform
beschrieben. Dabei konzentriert sich die Beschreibung auf die Aspekte,
die von der in der ersten Ausführungsform
gezeigten 3 verschieden sind. Auf dieselbe
Weise wie in 3 sind jeweils die ICE-VCE-Kennlinie der Halbleitervorrichtung
gemäß der bekannten
Technik bei 25°C
und 125°C
als A (25°C)
und A (125°C)
ausgedrückt.
Die ICE-VCE-Kennlinie
der Halbleitervorrichtung gemäß der zweiten
Ausführungsform
bei 25°C
und 125°C sind
jeweils als C (25°C)
und C (125°C)
ausgedrückt. Wenn
die Ein-Spannungen von A (25°C)
und C (25°C)
verglichen werden, ist die Ein-Spannung von C (25°C) kleiner.
Wenn die Ein-Spannungen von A (125°C) und C (125°C) verglichen
werden, beträgt die
Ein-Spannung von A (125°C)
1,94 V, und die Ein-Spannung von C (125°C) beträgt 1,86 V. Insbesondere ist
die Ein-Spannung von C (125°C)
etwa 4,1% kleiner als die Ein-Spannung von A (125°C). Somit
ist be kannt, dass die Halbleitervorrichtung gemäß der zweiten Ausführungsform
die Ein-Spannung im Vergleich zu der Halbleitervorrichtung gemäß der bekannten
Technik unter einer Temperaturbedingung von 25°C oder 125°C verringern kann.
-
Wie
oben beschrieben kann durch die Halbleitervorrichtung mit isoliertem
Gate gemäß der zweiten
Ausführungsform ähnlich der
in der ersten Ausführungsform
erzielten Wirkung der Sättigungsstrom zwischen
dem Kollektor und dem Emitter auf einen niedrigen Wert gesenkt werden,
und die Schwankung kann ebenfalls verringert werden. Demzufolge
kann die Schwankung der Spannungsfestigkeit zwischen den oben beschriebenen
Elektroden verringert werden.
-
Als
nächstes
wird mit Bezug auf 4 ein Verfahren zum Herstellen
einer Halbleitervorrichtung mit isoliertem Gate gemäß der zweiten
Ausführungsform
beschrieben. Dabei konzentriert sich die Beschreibung auf die Aspekte,
die von dem für
die erste Ausführungsform
beschriebenen Herstellungsverfahren verschieden sind, d. h. das
Herstellungsverfahren für
die Trägerspeicherschicht 4.
-
In
der ersten Ausführungsform
wird eine Trägerspeicherschicht 4 in
dem Bereich von der ersten Hauptfläche bis zu einer ersten Tiefe
D1 eines Halbleitersubstrats 1 (Ebenen a, b, c und d in 1)
gebildet, und anschließend
wird eine zweite Basisschicht 3 von p-Typ, die mit der
Dotierungsschicht hoher Konzentration 4a der Trägerspeicherschicht 4 in Kontakt
steht, in dem Bereich von der ersten Hauptfläche bis zu einer zweiten Tiefe
D2 gebildet, die geringer ist als die erste Tiefe D1 des Halbleitersubstrats 1.
-
In
der zweiten Ausführungsform
dagegen wird die Dotierungsschicht hoher Konzentration 4a der
Trägerspeicherschicht 4 in
einem Bereich von einer vierten Tiefe D4 von der ersten Haupt fläche aus, die
tiefer als die zweite Tiefe D2 ist, bis zu der ersten Tiefe D1 eines
Halbleitersubstrats 1 gebildet (Ebene d in 4).
Dieser Prozessschritt wird unter Verwendung eines Hochenergieionenimplantationsverfahrens
oder eines Protonenbestrahlungsverfahrens sowie mit dem epitaktischen
Aufwachsverfahren durchgeführt.
-
Wenn
das epitaktische Aufwachsverfahren verwendet wird, werden im Wesentlichen ähnlich der ersten
Ausführungsform
reaktive Gase wie z. B. AsH3 (Arsin) PH3 (Phosphin) beispielsweise hinzugefügt und eingestellt,
und ein Dampfphasenepitaxieaufwachsen (VPE) wird durchgeführt, um
eine Dotierungsschicht hoher Konzentration 4a als Trägeransammelschicht 4,
die eine gewünschte
Trägerkonzentration
enthält,
und eine erste Basisschicht 2 zu bilden.
-
Außerdem werden
die epitaktischen Aufwachsschichten gebildet als Halbleitersubstrat 1 (die Trägerkonzentration
beim epitaktischen Aufwachsen ist gleich derjenigen der ersten Basisschicht)
in dem Bereich, in dem die zweite Basisschicht 3 und die Emitterschicht 5 durch
nachfolgende Prozesse gebildet werden, sowie als Trägerspeicherschicht 4 und erste
Basisschicht 2. Anders ausgedrückt wird der Bereich D1 in 4 durch
epitaktisches Aufwachsen gebildet.
-
Wenn
das Hochenergieionenimplantationsverfahren verwendet wird, werden
Ionen eines n-Dotierstoffs wie z. B. Phosphor oder Arsen implantiert, während die
Beschleunigung der Implantation erforderlichenfalls so eingestellt
wird, dass eine Dotierungsschicht einer gewünschten Dotierungskonzentration
in einer gewünschten
Tiefe von der ersten Hauptfläche
des Halbleitersubstrats 1 ausgebildet wird.
-
Außer Obigem
kann ein Protonenbestrahlungsverfahren anstelle der Ionenimplantation
eines n-Dotierstoffs wie z. B. Phosphor und Arsen verwendet werden.
-
Dann
wird eine zweite Basisschicht 3 vom p-Typ in dem Bereich
von der ersten Hauptfläche
bis zu einer zweiten Tiefe D2 gebildet, die kleiner als die vierte
Tiefe D4 des Halbleitersubstrats 1 ist, so dass sie von
der Dotierungsschicht hoher Konzentration 4a der Trägerspeicherschicht 4 entfernt
ist. Und dann sind die folgenden Prozessschritte des Bildens der Emitterschicht 5 usw. ähnlich wie
bei der ersten Ausführungsform.
-
Unter
Verwendung des oben beschriebenen Herstellungsverfahrens kann die
in 4 gezeigte Halbleitervorrichtung mit isoliertem
Gate gebildet werden.