DE102013113540A1 - Transistorzellenanordnung mit halbleiterdiode - Google Patents

Transistorzellenanordnung mit halbleiterdiode Download PDF

Info

Publication number
DE102013113540A1
DE102013113540A1 DE102013113540.4A DE102013113540A DE102013113540A1 DE 102013113540 A1 DE102013113540 A1 DE 102013113540A1 DE 102013113540 A DE102013113540 A DE 102013113540A DE 102013113540 A1 DE102013113540 A1 DE 102013113540A1
Authority
DE
Germany
Prior art keywords
region
semiconductor
transistor
semiconductor device
transistor cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102013113540.4A
Other languages
English (en)
Other versions
DE102013113540B4 (de
Inventor
Peter Nelle
Markus Zundel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102013113540A1 publication Critical patent/DE102013113540A1/de
Application granted granted Critical
Publication of DE102013113540B4 publication Critical patent/DE102013113540B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Ein Ausführungsbeispiel einer Halbleitervorrichtung (1010) umfasst eine dichte Trenchtransistorzellenanordnung. Die dichte Trenchtransistorzellenanordnung umfasst eine Vielzahl von Transistorzellen (C) in einem Halbleiterkörper (109). Eine Breite w3 eines Transistormesabereiches (M) von jeder Transistorzelle (C) der Vielzahl von Transistorzellen (C) und eine Breite w1 eines ersten Trenches (110) von jeder Transistorzelle (C) der Vielzahl von Transistorzellen (C) erfüllen die folgende Beziehung: w3 < 1,5 × w1. Die Halbleitervorrichtung (1010) umfasst außerdem Halbleiterdioden (D). Wenigstens eine der Halbleiterdioden (D) ist zwischen ersten und zweiten Teilen der Vielzahl von Transistorzellen (C) angeordnet und umfasst einen Diodenmesabereich, der an entgegengesetzte Wände (105, 106) von zweiten Trenches (108) angrenzt. Eine Tiefe d1 des ersten Trenches (110) und eine Tiefe d2 des zweiten Trenches (108) weichen um wenigstens 20% ab.

Description

  • HINTERGRUND
  • Die Entwicklung von neuen Generationen von Feldeffekttransistoren (FETs) wird angetrieben durch die Verringerung des flächenspezifischen Einschaltwiderstandes Ron × A. Da eine wohldefinierte Durchbruchkennlinie und eine hohe Avalanche-Stärke ebenfalls hinsichtlich Zuverlässigkeitsanforderungen wünschenswert sind, ist eine Optimierung der Transistorzellengestaltung bzw. des Transistorzellen-Layouts hinsichtlich der Durchbruchkennlinie erforderlich. Als ein Beispiel führt in dichten Trenchtransistoren ein schmaler Mesabereich zu einem elektrischen Durchbruch in einem Gebiet bzw. einer Fläche um eine Bodenseite der Trenches. Wenn die dichten Trenchtransistoren hinsichtlich eines flächenspezifischen Einschaltwiderstandes und wohldefinierten Avalanche-Durchbruchkennlinien optimiert werden, müssen Abstriche bzw. Anpassungen zwischen einer Anzahl von Vorrichtungs-Layout-Parametern vorgenommen werden.
  • Es besteht ein Bedürfnis nach einer Halbleitervorrichtung mit einem verbesserten Abgleich zwischen einem flächenspezifischen Einschaltwiderstand und einer Avalanche-Stärke.
  • Es ist daher Aufgabe der vorliegenden Erfindung, eine Transistorzellenanordnung mit einer Halbleiterdiode anzugeben, welche den obigen Anforderungen genügt. Diese Aufgabe wird erfindungsgemäß durch die unabhängigen Patentansprüche gelöst. Weiterbildungen sind Gegenstand der abhängigen Patentansprüche.
  • ZUSAMMENFASSUNG
  • Gemäß einem Ausführungsform umfasst eine Halbleitervorrichtung eine dichte Trenchtransistorzellenanordnung. Die dichte Trenchtransistorzellenanordnung umfasst eine Vielzahl von Transistorzellen in einem Halbleiterkörper. Eine Breite w3 eines Transistormesabereiches von jeder der Vielzahl von Transistorzellen und eine Breite w1 eines ersten Trenches von jeder der Vielzahl von Transistorzellen erfüllen die folgende Beziehung: w3 < 1,5 × w1. Die Halbleitervorrichtung umfasst weiterhin Halbleiterdioden. Wenigstens eine der Halbleiterdioden ist zwischen ersten und zweiten Teilen der Vielzahl von Transistorzellen angeordnet und umfasst einen Diodenmesabereich, der an entgegengesetzte Wände von zweiten Trenches angrenzt. Eine Tiefe d1 des ersten Trenches und eine Tiefe d2 des zweiten Trenches weichen um wenigstens 20% ab.
  • Gemäß einem anderen Ausführungsbeispiel der Halbleitervorrichtung umfasst diese eine dichte Trenchtransistorzellenanordnung. Die dichte Trenchtransistorzellenanordnung umfasst eine Vielzahl von Transistorzellen in einem Halbleiterkörper. Eine Breite w3 eines Transistormesabereiches von jeder der Vielzahl von Transistorzellen und eine Breite w1 eines ersten Trenches von jeder der Vielzahl von Transistorzellen erfüllen die folgende Beziehung: w3 < 1,5 × w1. Die Halbleitervorrichtung umfasst außerdem Halbleiterdioden. Wenigstens eine der Halbleiterdioden ist zwischen ersten und zweiten Teilen der Vielzahl von Transistorzellen angeordnet und umfasst einen Diodenmesabereich, der an entgegengesetzte Wände von zweiten Trenches angrenzt. Eine Breite w3 des Transistormesabereiches und eine Breite w2 des Diodenmesabetriebes weichen um wenigstens 20% ab.
  • Gemäß noch einem anderen Ausführungsbeispiel einer Halbleitervorrichtung umfasst diese eine dichte Trenchtransistorzellenanordnung. Die dichte Trenchtransistorzellenanordnung umfasst eine Vielzahl von Transistorzellen in einem Halbleiterkörper. Eine Breite w3 eines Transistormesabereiches von jeder der Vielzahl von Transistorzellen und eine Breite w1 eines ersten Trenches in jeder der Vielzahl von Transistorzellen erfüllen die folgende Beziehung: w3 < 1,5 × w1. Die Halbleitervorrichtung umfasst weiterhin Halbleiterdioden. Wenigstens eine der Halbleiterdioden ist zwischen ersten und zweiten Teilen der Vielzahl von Transistorzellen angeordnet und umfasst einen Diodenmesabereich, der an entgegengesetzte Wände der zweiten Trenches angrenzt. Der erste Trench umfasst n1 Elektroden, wobei n1 ≥ 1 gilt und jeder der zweiten Trenches umfasst n2 Elektroden, wobei n2 ≤ n1 – 1 vorliegt.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der vorliegenden Erfindung zu liefern, und sie sind in der Offenbarung der Erfindung enthalten und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien der Erfindung. Andere Ausführungsbeispiele der vorliegenden Erfindung und zahlreiche der beabsichtigten Vorteile der vorliegenden Erfindung werden sofort gewürdigt, da sie besser unter Hinweis auf die folgende Detailbeschreibung verstanden werden. Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgetreu relativ zueinander. Gleiche Bezugszeichen geben entsprechend ähnliche Teile an. Die Merkmale der zahlreichen veranschaulichten Ausführungsbeispiele können kombiniert werden, wenn sie einander nicht ausschließen.
  • Ausführungsbeispiele sind in den Zeichnungen gezeigt und sind in Einzelheiten in der folgenden Beschreibung erläutert.
  • 1 veranschaulicht eine schematische Schnittdarstellung eines Ausführungsbeispiels einer Halbleitervorrichtung, die eine dichte Trenchtransistorzellenanordnung und eine Halbleiterdiode, die an entgegengesetzte Wände von Trenches angrenzt, die eine Tiefe d2 haben, die kleiner ist als eine Tiefe d1 eines Gatetrenches in der dichten Trenchtransistorzellenanordnung, umfasst.
  • 2 veranschaulicht eine schematische Schnittdarstellung eines Ausführungsbeispiels einer Halbleitervorrichtung ähnlich zu 1 und weiterhin umfassend eine Breite w3 eines Transistormesabereiches kleiner als eine Breite w2 eines Diodenmesabereiches.
  • 3 veranschaulicht eine schematische Schnittdarstellung eines Ausführungsbeispiels einer Halbleitervorrichtung ähnlich zu 1 und weiterhin umfassend eine Feldelektrode in einem Gatetrench einer dichten Trenchtransistorzellenanordnung, die in den Trenches abwesend ist bzw. fehlt, die an die Halbleiterdiode angrenzen.
  • 4 veranschaulicht eine schematische Schnittdarstellung eines Ausführungsbeispiels einer Halbleitervorrichtung ähnlich zu 1 und weiterhin umfassend eine vergrabene dotierte Zone in der Halbleiterdiode.
  • 5 veranschaulicht eine schematische Schnittdarstellung eines Ausführungsbeispiels einer Halbleitervorrichtung ähnlich zu 1 und weiterhin umfassend n dichte Trenchtransistorzellen, die zwischen benachbarten zwei Halbleiterdioden angeordnet sind.
  • 6 veranschaulicht eine schematische Schnittdarstellung eines Ausführungsbeispiels einer Halbleitervorrichtung, die eine dichte Trenchtransistorzellenanordnung und eine Halbleiterdiode umfasst, die an entgegengesetzte Wände von Trenches angrenzt und eine Breite w3 eines Diodenmesabereiches hat, die größer ist als eine Breite w2 eines Transistormesabereiches.
  • 7A veranschaulicht schematische Graphen von Beispielen von Nettodotierungsprofilen längs Linien AA' und BB', die in den 1 und 4 veranschaulicht sind.
  • 7B veranschaulicht beispielhafte Graphen von Dotierungsprofilen einer vergrabenen dotierten Zone an einem pn-Übergang der in 4 veranschaulichten Halbleiterdiode D.
  • 8 veranschaulicht eine schematische Schnittdarstellung eines Ausführungsbeispiels einer Halbleitervorrichtung ähnlich zu 6 und weiterhin umfassend eine Feldelektrode in einem Gatetrench einer dichten Transistorzellenanordnung, die in den Trenches abwesend ist bzw. fehlt, die an die Halbleiterdiode angrenzen.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgeführt werden kann. In dieser Hinsicht wird eine Richtungsterminologie, wie "Oberseite", "Unterseite", "Vorderseite", "Rückseite", "vorne", "hinten", "über", "oberhalb", "unterhalb" usw. im Hinblick auf die Ausrichtung der gerade beschriebenen Figur(en) verwendet. Da Komponenten der Ausführungsbeispiele in einer Anzahl von verschiedenen Orientierungen bzw. Ausrichtungen positioniert werden können, wird die Richtungsterminologie der Veranschaulichung verwendet und ist in keiner Weise begrenzend. Es ist zu verstehen, dass andere Ausführungsbeispiele benutzt und strukturelle oder logische Änderungen gemacht werden können, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die als ein Teil eines Ausführungsbeispiels veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsbeispielen verwendet werden, um zu noch einem weiteren Ausführungsbeispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Abwandlungen und Veränderungen einschließt. Die Beispiele sind unter Verwendung einer spezifischen Sprache beschrieben, die nicht als den Bereich der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Zur Klarheit sind die gleichen Elemente oder Herstellungsprozesse mit den gleichen Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe "lateral" und "horizontal", wie diese in der vorliegenden Beschreibung verwendet sind, sollen eine Ausrichtung bzw. Orientierung parallel zu einer ersten Oberfläche eines Halbleitersubstrates oder eines Halbleiterkörpers angeben. Dies kann beispielsweise die Oberfläche eines Wafers oder einer Scheibe sein.
  • Der Begriff "vertikal", wie dieser in der vorliegenden Beschreibung verwendet ist, soll eine Orientierung oder Ausrichtung angeben, die senkrecht zu der ersten Oberfläche des Halbleitersubstrates oder des Halbleiterkörpers angeordnet ist.
  • Die Begriffe "gekoppelt" und/oder "elektrisch gekoppelt", wie diese in der vorliegenden Beschreibung verwendet sind, sollen nicht bedeuten, dass die Elemente direkt miteinander gekoppelt sein müssen – dazwischen liegende Elemente können zwischen den "gekoppelten" oder "elektrisch gekoppelten" Elementen vorhanden sein. Als ein Beispiel können keines, ein Teil oder alle der dazwischen liegenden Element(e) steuerbar sein, um eine niederohmige Verbindung und zu einer anderen Zeit eine nicht niederohmige Verbindung zwischen den "gekoppelten" oder "elektrisch gekoppelten" Elementen vorzusehen. Der Begriff "elektrisch verbunden" soll eine niederohmige elektrische Verbindung zwischen den Elementen beschreiben, die elektrisch miteinander verbunden sind, beispielsweise eine Verbindung über ein Metall und/oder einen hochdotierten Halbleiter.
  • In dieser Beschreibung soll sich n-dotiert auf einen ersten Leitfähigkeitstyp beziehen, während p-dotiert sich auf einen zweiten Leitfähigkeitstyp bezieht. Es ist selbstverständlich, dass die Halbleitervorrichtungen mit entgegengesetzten Dotierungsbeziehungen gebildet werden können, sodass der erste Leitfähigkeitstyp p-dotiert sein kann und der zweite Leitfähigkeitstyp n-dotiert sein kann. Weiterhin veranschaulichen einige Figuren relative Dotierungskonzentrationen durch Angabe von "–" oder "+" nächst zu dem Dotierungstyp. Beispielsweise bedeutet "n–" eine Dotierungskonzentration, die kleiner ist als die Dotierungskonzentration eines "n"-Dotierungsbereiches, während ein "n+"-Dotierungsbereich eine größere Dotierungskonzentration als der "n"-Dotierungsbereich hat. Die Angabe der relativen Dotierungskonzentration bedeutet jedoch nicht, dass Dotierungsbereiche der gleichen relativen Dotierungskonzentration die gleiche absolute Dotierungskonzentration haben, falls nicht etwas anderes festgestellt ist. Beispielsweise können zwei verschiedene n+-dotierte Bereiche verschiedene absolute Dotierungskonzentrationen haben. Das Gleiche gilt beispielsweise für einen n+-dotierten und einen p+-dotierten Bereich.
  • 1 veranschaulicht eine schematische Schnittdarstellung eines Ausführungsbeispiels einer Halbleitervorrichtung 1010, die eine dichte Trenchtransistorzellenanordnung und eine Halbleiterdiode D aufweist, die an entgegengesetzte Wände 105, 106 von Trenches 108 angrenzt, die eine Tiefe d2 haben, die kleiner ist als eine Tiefe d1 eines Gatetrenches 110 in der dichten Trenchtransistorzellenanordnung. Der Begriff Tiefe eines Trenches ist definiert als ein Abstand zwischen einem Scheitel an einem Boden des Trenches bis zu einer Oberseite eines Mesabereiches, der an den Trench angrenzt bzw. anstößt. Die Oberseite des Mesabereiches ist eine Zwischenfläche, wo Halbleitermaterial des Mesabereiches mit einem Dielektrikum bedeckt ist.
  • Die dichte Trenchtransistorzellenanordnung und die Halbleiterdiode D sind in einem Halbleiterkörper 109 gebildet, der ein Halbleitersubstrat umfassen kann, beispielsweise ein Silizium-(Si-)Substrat oder ein Halbleiterverbindungssubstrat, beispielsweise ein SiC- oder ein III-V-Verbindungshalbleitersubstrat. Eine oder mehrere Halbleiterschicht(en), z.B. epitaktische Halbleiterschichten, können auf dem Halbleitersubstrat gebildet sein.
  • Die dichte Trenchtransistorzellenanordnung umfasst eine Vielzahl von Transistorzellen C. Eine Breite w3 von jedem Transistormesabereich M und eine Breite w1 des Gatetrenches 110 an der ersten Seite 112 erfüllen die folgende Beziehung: w3 < 1,5 × w1. Der Begriff Breite eines Mesabereiches ist definiert als ein Mittelwert von drei Breiten, d.h. einer ersten Breite bei 20% einer Tiefe eines an den Mesabereich anstoßenden Trenches, einer zweiten Breite bei 50% einer Tiefe eines an den Mesabereich anstoßenden Trenches und einer dritten Breite bei 80% einer Tiefe eines an den Mesabereich anstoßenden Trenches. Die Definition der Breite eines Mesabereiches gilt in gleicher Weise für eine Breite eines Trenches. Jede der Transistorzellen C umfasst den Gatetrench 110, der sich längs einer vertikalen Richtung y in den Halbleiterkörper 109 von einer ersten Seite 112, beispielsweise einer Vorderseite bzw. Frontseite, erstreckt. Der Gatetrench 110 umfasst eine Gateelektrode 114 und eine Feldelektrode 116, die elektrisch durch eine dielektrische Struktur 118 isoliert ist. Die dielektrische Struktur 118 kann eine Vielzahl von dielektrischen Materialien und/oder Schichten, beispielsweise ein Felddielektrikum, wie z.B. ein Feldoxid in einem Bodenteil des Gatetrenches 110, das die Feldelektrode 116 umgibt, und ein Gatedielektrikum, wie z.B. ein Gateoxid in einem oberen Teil des Trenches zwischen der Gateelektrode 114 und einem umgebenden Teil des Halbleiterkörpers 109, umfassen. Die Feldelektrode 116 ist optional, und andere Ausführungsbeispiele können abhängig von beispielsweise Anforderungen an eine Spannungssperrfähigkeit der Vorrichtung keine oder sogar mehr als eine Feldelektrode aufweisen. In den Trenches 108 kann eine oder eine Vielzahl von Feldelektroden auch unterhalb der Gateelektrode 114 vorhanden sein.
  • Der Transistormesabereich M jeder Transistorzelle C umfasst einen p-dotierten Bodybereich 120 und einen n+-dotierten Sourcebereich 122. Der p-dotierte Bodybereich 120 und der n+-dotierte Sourcebereich 122 sind elektrisch mit einem Kontakt 124 an der ersten Seite 112 gekoppelt. Der Kontakt 124 ist in einer vereinfachten Weise in 1 dargestellt und kann einen Trenchkontakt aufweisen, der an den n+-dotierten Sourcebereich 122 an Seitenwänden des Trenchkontaktes angrenzt und der an den p-dotierten Bodybereich 120 an einer Bodenseite des Trenchkontaktes angrenzt. Als ein weiteres Beispiel kann der Kontakt 124 elektrisch den n+-dotierten Sourcebereich 122 in einem ersten Oberflächengebiet an der ersten Seite 112 und den p-dotierten Bodybereich 120 an einem zweiten Oberflächengebiet an der ersten Seite 112 elektrisch kontaktieren. Mit anderen Worten, der n+-dotierte Sourcebereich 122 und der p-dotierte Bodybereich 120 grenzen an verschiedene Oberflächengebiete an der ersten Seite 112 an. Als ein Beispiel kann der n+-dotierte Sourcebereich 122 durch eine maskierte Implantation von Ionen in den Halbleiterkörper 109 hergestellt werden.
  • Die Halbleiterdiode D ist zwischen Transistorzellen C der dichten Trenchtransistorzellenanordnung gelegen. Die Halbleiterdiode D umfasst einen p-dotierten Anodenbereich 126. Gemäß einem Ausführungsbeispiel werden der p-dotierte Anodenbereich 126 und der p-dotierte Bodybereich 120 gleichzeitig prozessiert bzw. verarbeitet, beispielsweise durch einen oder mehrere Ionenimplantations- und/oder Diffusionsprozesse. Gemäß einem anderen Ausführungsbeispiel kann der p-dotierte Anodenbereich 126 andere oder zusätzliche Dotierungsprozesse verglichen mit dem p-dotierten Bodybereich 120 umfassen. Gemäß einem Ausführungsbeispiel sind der p-dotierte Anodenbereich 126 und der p-dotierte Bodybereich 120 elektrisch gekoppelt, beispielsweise kurzgeschlossen. Somit sind die Transistorzellen C und die Halbleiterdiode D parallel verbunden.
  • Eine n-dotierte Driftzone 128 bildet einen Teil des Halbleiterkörpers 109. Ein Teil der n-dotierten Driftzone 128 in einem Gebiet der Halbleiterdiode D stellt einen Teil eines Kathodenbereiches der Diode D dar. Die n-dotierte Driftzone 128 ist elektrisch über eine n+-dotierte Kontaktzone 130 mit einem Kontakt 132, beispielsweise einem Metall- oder Metalllegierungsschichtstapel an einer zweiten Seite 134 entgegengesetzt zu der der ersten Seite 112 gekoppelt.
  • In dichten Trenchtransistorzellen beginnt bzw. startet ein Avalanche- bzw. Lawinendurchbruch um eine Bodenseite des Gatetrenches 110. Durch Einstellen der Tiefe d2 der Trenches bzw. Gräben 108, die an die Halbleiterdiode D angrenzen, auf einen kleineren Wert als die Tiefe d1 des Gatetrenches 110 in der dichten Trenchtransistorzellenanordnung wird der Avalanche-Durchbruch von den dichten Trenchtransistorzellen C zu einem Gebiet der Halbleiterdiode D, beispielsweise einer Mitte längs einer lateralen Richtung eines Diodenmesabereiches, verschoben. Gemäß einem Ausführungsbeispiel ist eine Differenz zwischen der Tiefe d1 und der Tiefe d2 ungefähr so gewählt, dass eine elektrische Durchbruchspannung Vbr1 zwischen dem p-dotierten Bodybereich 120 und der n-dotierten Driftzone 128 und eine elektrische Durchbruchspannung Vbr2 zwischen dem Anodenbereich 126 und dem Kathodenbereich der Halbleiterdiode D die folgende Beziehung erfüllen: 5 V ≤ Vbr1 – Vbr2 ≤ 20 V.
  • Eine Reduktion der Tiefe d2 der Trenches 108, die an die Halbleiterdiode D angrenzen, verglichen mit der Tiefe d1 des Gatetrenches 110 erlaubt ein Aufrechterhalten des dichten Trenchtransistorzellenkonzeptes, während ein Avalanche-Durchbruch weg von den dichten Trenchtransistorzellen C zu der Halbleiterdiode D verschoben wird. Dadurch kann ein unbeabsichtigtes Abwandern oder Driften von elektrischen Vorrichtungsparametern, wie ein Driften einer Durchbruchspannung und/oder Schwellenspannung in der Transistorzellenanordnung aufgrund eines Einfangens von heißen Ladungsträgern in einem Feldoxid und/oder Gateoxid der dielektrischen Struktur 118 vermieden und/oder entgegengewirkt werden.
  • Gemäß einem Ausführungsbeispiel liegt eine Anzahl von dichten Trenchtransistorzellen C zwischen zwei benachbarten Halbleiterdioden in einem Bereich von 2 bis 20. Als ein Beispiel kann ein abwechselndes Layout bzw. eine abwechselnde Gestaltung von dichten Trenchtransistorzellen C und Halbleiterdioden D angewandt werden. Da in einem streifenförmigen Layout eine Breite von dichten Trenchtransistorzellenstreifen eher klein ist, beispielsweise in einem Bereich zwischen 2 bis 15 μm, wird eine während eines Avalanche-Durchbruches der Halbleiterdioden erzeugte Wärme thermisch in die dichte Trenchtransistorzellenanordnung geleitet und nicht nur in der Halbleiterdiode D, sondern auch insgesamt über der dichten Trenchtransistorzellenanordnung abgeführt bzw. verbraucht.
  • Abgesehen von einem Vermindern der Tiefe d2 der an die Halbleiterdiode D angrenzenden Trenches 108 können alternative und/oder zusätzliche Maßnahmen ergriffen werden, um einen Avalanche-Durchbruch von der dichten Trenchtransistorzellenanordnung zu der Halbleiterdiode D zu verschieben.
  • 2 veranschaulicht eine schematische Schnittdarstellung eines Ausführungsbeispiels einer Halbleitervorrichtung 1011. Abgesehen von strukturellen Merkmalen, die ähnlich zu dem in 1 gezeigten Ausführungsbeispiel sind, ist die Breite w3 des Transistormesabereiches M um wenigstens 20% kleiner als eine Breite w2 eines Mesabereiches der Halbleiterdiode D. Durch Steigern der Breite w2 des Mesabereiches der Halbleiterdiode D kann die elektrische Durchbruchspannung Vbr2 der Halbleiterdiode D verglichen mit der Durchbruchspannung Vbr1 der dichten Trenchtransistorzelle C weiter vermindert werden. Somit erlaubt eine Kombination von Maßnahmen, das heißt ein Vermindern der Tiefe d2 verglichen mit der Tiefe d1 und ein Steigern oder Erhöhen der Breite w2 verglichen mit der Breite w3 eine Verschiebung des Avalanche-Durchbruches von der dichten Transistorzellenanordnung zu der Halbleiterdiode D. Ein Steigern oder Vergrößern der Breite w2 erlaubt außerdem eine Zunahme des Avalanche-Durchbruchgebietes der Halbleiterdiode D. Dies führt zu einer Zunahme oder Steigerung einer Stromfähigkeit bzw. eines Stromvermögens der Halbleiterdiode D.
  • Abgesehen von einem Vergrößern der Breite w2 verglichen mit w3 kann die Breite w2 auch verglichen mit der Breite w3 vermindert werden, wenn dieser Effekt auf die Durchbruchspannung durch eine weitere Reduktion der Tiefe d2 der Trenches 108 verglichen mit der Tiefe d1 des Gatetrenches 110 überkompensiert wird. Gemäß einem Ausführungsbeispiel unterscheiden sich die Breiten w2 und w3 um wenigstens 20%.
  • 3 veranschaulicht eine schematische Schnittdarstellung eines Ausführungsbeispiels einer Halbleitervorrichtung 1012. Abgesehen von strukturellen Merkmalen, die ähnlich zu dem Ausführungsbeispiel sind, das in 1 gezeigt ist, ist eine Anzahl von Elektroden in dem Gatetrench 110 größer als eine Anzahl von Elektroden in jedem der Trenches 108. Während der in 3 gezeigte Gatetrench 110 die Feldelektrode 116 und die Gateelektrode 114 umfasst, fehlt jedem der Trenches 108 die Feldelektrode 116. Gemäß einem Ausführungsbeispiel umfasst der Gatetrench 110 n1 Elektroden, wobei n1 ≥ 1 gilt, und jeder der zweiten Trenches umfasst n2 Elektroden, wobei n2 ≤ n1 – 1 gilt.
  • Wenn die Anzahl von Elektroden in dem Gatetrench 110 verglichen mit der Anzahl von Elektroden in den Trenches 108, die an die Diode angrenzen, vergrößert wird, kann die elektrische Durchbruchspannung Vbr2 der Halbleiterdiode verglichen mit der Durchbruchspannung Vbr1 der dichten Trenchtransistorzelle C vermindert werden. Dies führt zu dem Vorteil eines Verschiebens des Avalanche-Durchbruches weg von der dichten Trenchtransistorzellenanordnung zu der Halbleiterdiode D.
  • Dadurch kann ein unbeabsichtigtes Abwandern bzw. Driften von elektrischen Vorrichtungsparametern, wie ein Driften der Durchbruchspannung und/oder Schwellenspannung in der Transistorzellenanordnung aufgrund eines Einfangen von heißen Ladungsträgern in einem Feldoxid und/oder Gateoxid der dielektrischen Struktur 118 vermieden und/oder diesen entgegengewirkt werden.
  • 4 veranschaulicht eine schematische Schnittdarstellung eines Ausführungsbeispiels einer Halbleitervorrichtung 1013. Abgesehen von strukturellen Merkmalen, die ähnlich zu dem in 1 gezeigten Ausführungsbeispiel sind, umfasst die Halbleitervorrichtung 1013 eine vergrabene dotierte Zone 136 in der Halbleiterdiode D an einem Übergang zwischen dem Anodenbereich 126 und dem Kathodenbereich, der Teil der n-dotierten Driftzone 128 ist. Gemäß einem Ausführungsbeispiel führt die vergrabene dotierte Zone 136 zu einer erhöhten p-Dotierung in dem Anodenbereich 126 an dem Übergang zwischen dem Anodenbereich 126 und dem Kathodenbereich. Gemäß einem anderen Ausführungsbeispiel führt die vergrabene dotierte Zone 136 zu einer gesteigerten n-Dotierung in dem Kathodenbereich an dem Übergang zwischen dem Anodenbereich 126 und dem Kathodenbereich.
  • Wenn die vergrabene dotierte Zone 136, wie oben beschrieben, gebildet wird, kann die elektrische Durchbruchspannung Vbr2 der Halbleiterdiode D verglichen mit der Durchbruchspannung Vbr1 der dichten Trenchtransistorzelle C vermindert werden. Dies führt zu dem Vorteil eines Verschiebens des Avalanche-Durchbruches weg von der dichten Trenchtransistorzellenanordnung zu der Halbleiterdiode D. Dadurch kann ein unbeabsichtigtes Abwandern oder Driften von elektrischen Vorrichtungsparametern, wie ein Abwandern oder Driften der Durchbruchspannung und/oder Schwellenspannung in der Transistorzellenanordnung aufgrund eines Einfangen von heißen Ladungsträgern in einem Feldoxid und/oder Gateoxid der dielektrischen Struktur 118 vermieden und/oder diesen gegengewirkt werden.
  • 5 veranschaulicht eine Schnittdarstellung eines Ausführungsbeispiels einer Halbleitervorrichtung 1014. Abgesehen von strukturellen Merkmalen, die ähnlich zu dem in 1 gezeigten Ausführungsbeispiel sind, umfasst die Halbleitervorrichtung 1014 n dichte Trenchtransistorzellen, die zwischen benachbarten zwei Halbleiterdioden D1 und D2 angeordnet sind. Gemäß einem Ausführungsbeispiel liegt die Anzahl n zwischen 2 und 20. Ein Layout bzw. eine Gestaltung der dichten Trenchtransistorzellen C und der Dioden D1 und D2 kann ein streifenförmiges Layout sein. Gemäß anderen Ausführungsbeispielen kann das Layout der dichten Trenchtransistorzellen C auch polygonal sein.
  • 6 veranschaulicht eine schematische Schnittdarstellung eines Ausführungsbeispiels einer Halbleitervorrichtung 1015, die eine dichte Trenchtransistorzellenanordnung und eine Halbleiterdiode D umfasst, welche an entgegengesetzte Wände 105, 106 von Trenches bzw. Gräben 108 angrenzt, die eine gleiche Tiefe wie Gatetrenches 110 in der dichten Trenchtransistorzellenanordnung haben. Eine elektrische Durchbruchspannung Vbr2 der Halbleiterdiode D kann verglichen mit der Durchbruchspannung Vbr1 der dichten Trenchtransistorzellen C vermindert werden, indem eine Breite w2 eines Mesabereiches der Halbleiterdiode D größer eingestellt wird als die Breite w3 der Mesabereiche der dichten Trenchtransistorzellen C. Dies führt zu dem Vorteil eines Verschiebens des Avalanche-Durchbruches weg von der dichten Trenchtransistorzellenanordnung zu der Halbleiterdiode D. Dadurch kann ein unbeabsichtigtes Abwandern bzw. Driften von elektrischen Vorrichtungsparametern, wie ein Abwandern oder Driften der Durchbruchspannung und/oder der Schwellenspannung in der Transistorzellenanordnung aufgrund eines Einfangens von heißen Ladungsträgern in einem Feldoxid und/oder Gateoxid der dielektrischen Struktur 118 vermieden und/oder diesem entgegengewirkt werden.
  • Ein optionaler p+-dotierter Anodenkontaktbereich 138 kann in den p-dotierten Anodenbereich 126 eingebettet sein, um elektrisch den p-dotierten Anodenbereich 126 mit einer leitenden Schicht in einem Verdrahtungsgebiet über der ersten Seite 112 zu koppeln. Der optionale p+-dotierte Anodenkontaktbereich 138 kann auch als ein Zwischenbereich verwendet werden, der einen elektrischen Kontakt zwischen dem p-dotierten Bodybereich 120 und einer leitenden Schicht in einem Verdrahtungsgebiet über der ersten Seite 112 unterstützt. Der optionale p+-dotierte Anodenkontaktbereich 138 kann auch in jedem beliebigen Ausführungsbeispiel der oben oder unten beschriebenen Ausführungsbeispiele vorhanden sein.
  • 7A zeigt schematische Graphen von Beispielen von Nettodotierungsprofilen längs in 1 und 4 gezeigten Linien AA' und BB'. In 7A bezeichnet ein Bezugszeichen A eine Nettodotierungskurve längs einer Linie AA' eines Mesabereiches der in 1 dargestellten Halbleiterdiode D. In 7A bezeichnet ein Bezugszeichen B eine Nettodotierungskurve längs einer Linie BB' eines Mesabereiches der in 4 dargestellten Halbleiterdiode D. In dem dargestellten Ausführungsbeispiel führt die vergrabene dotierte Zone 136 zu einer Zunahme eines Pegels einer Dotierung in dem Kathodenbereich der in 4 gezeigten Halbleiterdiode D verglichen mit dem Kathodenbereich der in 1 gezeigten Halbleiterdiode D. Dies verursacht eine weitere Verminderung der Durchbruchspannung Vbr2 zwischen dem Anodenbereich und dem Kathodenbereich der Halbleiterdiode D von 4 verglichen mit der Halbleiterdiode D von 1 und stellt somit eine weitere Maßnahme zum Verschieben des Avalanche-Durchbruches von den dichten Trenchtransistorzellen C zu der Halbleiterdiode D dar.
  • Gemäß einem anderen Ausführungsbeispiel kann die vergrabene dotierte Zone 136 auch mit anderen Maßnahmen zum Vermindern einer Durchbruchspannung der Halbleiterdiode D kombiniert werden. In diesem Fall kann die vergrabene dotierte Zone 136 auch Kompensationsdotierstoffe umfassen, die zu einer Verminderung der Nettodotierung in dem jeweiligen Bereich führen. Dies kann noch zu einer Verminderung in der Durchbruchspannung in der Halbleiterdiode D führen, wenn eine Kombination mit anderen Maßnahmen zum Herabsetzen einer Durchbruchspannung der Halbleiterdiode D vorliegt.
  • 7B zeigt Beispiele von Dotierungsprofilen der vergrabenen dotierten Zone 136. Während Profile P1 und P2 nahe bei einem Kastenprofil PB sind, beruht das Profil P1 auf einer Einzelimplantation und Ausdiffusion, was zu einem breiten Plateau führt, und ein Profil P2 beruht auf Mehrfachimplantationen bei verschiedenen Implantationsenergien, was zu einem Überlappen von Unterprofilen während einer Ausdiffusion führt. Diese Profile können auf jede gewünschte Durchbruchspannung der Halbleiterdiode D eingestellt werden.
  • 8 veranschaulicht eine schematische Schnittdarstellung eines Ausführungsbeispiels einer Halbleitervorrichtung 1016. Abgesehen von strukturellen Merkmalen, die ähnlich zu dem in 6 gezeigten Ausführungsbeispiel sind, ist eine Anzahl von Elektroden in dem Gatetrench 110 größer als eine Anzahl von Elektroden in jedem der Trenches 108. Während der in 6 gezeigte Gatetrench 110 die Feldelektrode 116 und die Gateelektrode 114 umfasst, fehlt jedem der Trenches 108 die Feldelektrode 116. Gemäß einem Ausführungsbeispiel umfasst der Gatetrench 110 n1 Elektroden, wobei n1 ≥ 1 gilt, und jeder der zweiten Trenches umfasst n2 Elektroden, wobei n2 ≤ n1 – 1 vorliegt.
  • Wenn die Anzahl von Elektroden in dem Gatetrench 110 verglichen mit der Anzahl von Elektroden in den Trenches 108, die an die Diode angrenzen, vergrößert wird, kann die elektrische Durchbruchspannung Vbr2 der Halbleiterdiode D verglichen mit der Durchbruchspannung Vbr1 der dichten Trenchtransistorzelle C vermindert werden. Dies führt zu dem Vorteil eines Verschiebens des Avalanche-Durchbruches weg von der dichten Trenchtransistorzellenanordnung zu der Halbleiterdiode D. Dadurch kann ein unbeabsichtigtes Abwandern oder Driften von elektrischen Vorrichtungsparametern, wie ein Abwandern oder Driften der Durchbruchspannung und/oder Schwellenspannung in der Transistorzellenanordnung aufgrund eines Einfangens von heißen Ladungsträgern in einem Feldoxid und/oder Gateoxid der dielektrischen Struktur 118 vermieden und/oder diesem entgegengewirkt werden.
  • Merkmale der oben beschriebenen Ausführungsbeispiele können in jeglicher Weise kombiniert werden, wenn sie einander nicht ausschließen. Insbesondere können Maßnahmen einschließlich eines Verminderns der Anzahl von Elektroden in den Trenches 108, die an die Halbleiterdiode angrenzen, verglichen mit der Anzahl von Elektroden in der dichten Trenchtransistorzellenanordnung, eines Änderns der Breite w2 des Mesabereiches der Halbleiterdiode D verglichen mit der Breite w3 des Mesabereiches der Transistorzellen C, eines Bildens einer vergrabenen dotierten Zone 136 in der Halbleiterdiode D, eines Verminderns der Tiefe d2 der Trenches 108, die an die Halbleiterdiode D angrenzen, verglichen mit der Tiefe d1 der Gatetrenches in der dichten Trenchtransistorzellenanordnung in jeglicher Weise kombiniert werden.
  • In den oben beschriebenen Ausführungsbeispielen kann ein elektrischer Durchbruch in einer Mitte des Mesabereiches der Halbleiterdiode D, das heißt weg von einem Dielektrikum in den Trenches, festgehalten werden. Somit können einem Ladungseinfangen in dem Dielektrikum und Zwischenflächenschädigungen an dem Dielektrikum entgegengewirkt werden, oder diese können vermieden werden.
  • Jedes beliebige Ausführungsbeispiel der oben beschriebenen Ausführungsbeispiele von dichten Trenchtransistorzellen und Halbleiterdioden kann Teil einer integrierten Schaltung sein, die weitere Schaltungselemente umfasst.
  • Obwohl spezifische Ausführungsbeispiele hier veranschaulicht und beschrieben sind, ist es für den Fachmann selbstverständlich dass eine Vielzahl von alternativen und/oder gleichwertigen Ausführungen für die gezeigten und beschriebenen Ausführungsbeispiele herangezogen werden kann, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll daher alle möglichen Anpassungen oder Veränderungen der hier diskutierten spezifischen Ausführungsbeispiele abdecken. Daher ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt ist.

Claims (26)

  1. Halbleitervorrichtung, umfassend: eine dichte Trenchtransistorzellenanordnung mit einer Vielzahl von Transistorzellen (C) in einem Halbleiterkörper (109), wobei eine Breite w3 eines Transistormesabereiches von jeder Transistorzelle (C) der Vielzahl von Transistorzellen (C) und eine Breite w1 eines ersten Trenches (110) von jeder Transistorzelle (C) der Vielzahl von Transistorzellen (C) die folgende Beziehung erfüllen: w3 < 1,5 × w1, Halbleiterdioden (D), wobei wenigstens eine der Halbleiterdioden (D) zwischen einem ersten und zweiten Teil der Vielzahl von Transistorzellen (C) angeordnet ist und einen Diodenmesabereich umfasst, der an entgegengesetzte Wände (105, 106) von zweiten Trenches (108) angrenzt, und wobei eine Tiefe d1 des ersten Trenches (110) und eine Tiefe d2 der zweiten Trenches (108) um wenigstens 20% verschieden sind bzw. voneinander abweichen.
  2. Halbleitervorrichtung nach Anspruch 1, bei der die Breite w3 des Transistormesabereiches und eine Breite w2 des Diodenmesabereiches um wenigstens 20% verschieden sind.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, bei der der erste Trench (108) n1 Elektroden (114, 116) aufweist, wobei n1 ≥ 1 ist, und bei der jeder der zweiten Trenches (108) n2 Elektroden umfasst, wobei n2 ≤ n1 – 1 gilt.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, weiterhin umfassend: einen Halbleiterbereich (128) eines ersten Leitfähigkeitstyps, der komplementär zu einem zweiten Leitfähigkeitstyp ist, wobei der Halbleiterbereich (128) an Bodybereiche (120) der Vielzahl von Transistorzellen (C) und einen Diodenbereich (126) des zweiten Leitfähigkeitstyps entsprechend einem Bereich aus Anodenbereichen und Kathodenbereichen der wenigstens einen Halbleiterdiode (D) angrenzt, und weiterhin umfassend: Kompensationsdotierstoffe, die eine Nettodotierung in einem Tiefenraum des Halbleiterbereiches in einem Gebiet der wenigstens einen Halbleiterdiode (D) verglichen mit der Nettodotierung in einem entsprechenden Tiefenraum des Halbleiterbereiches (128) in einem Gebiet der Vielzahl von Transistorzellen (C) absenken.
  5. Halbleitervorrichtung nach Anspruch 4, bei der die Kompensationsdotierstoffe die Nettodotierung in dem Tiefenraum des Halbleiterbereiches (128) in dem Gebiet der Halbleiterdioden (D) in einen Bereich zwischen 50% bis 95% verglichen mit der Nettodotierung in einem entsprechenden Tiefenraum des Halbleiterbereiches (128) in dem Gebiet der Vielzahl von Transistorzellen (C) vermindern.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, bei der eine elektrische Durchbruchspannung Vbr1 zwischen einem Bodybereich (120) und einem Drainbereich der dichten Trenchtransistorzellen (C) und eine elektrische Durchbruchspannung Vbr2 zwischen einem Anodenbereich (126) und einem Kathodenbereich der wenigstens einen der Halbleiterdioden (D) die folgende Beziehung erfüllen: 5 V ≤ Vbr1 – Vbr2 ≤ 20 V.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, weiterhin umfassend eine dotierte Zone (136), die in wenigstens einem Teil des Halbleiterbereiches (128) in dem Gebiet der Halbleiterdioden (D) vergraben ist, wobei die dotierte Zone (136) eine Nettodotierung aufweist, die größer ist als in einem umgebenden Teil des Halbleiterbereiches (128).
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, bei der eine Anzahl von dichten Trenchtransistorzellen (C), die zwischen benachbarten zwei der Halbleiterdioden (D) angeordnet ist, in einem Bereich von 2 bis 20 liegt.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, bei der eine elektrischer Durchbruch einer Parallelverbindung der Transistorzellen (C) und der Halbleiterdioden (D) um eine Mitte längs einer lateralen Richtung des Diodenmesabereiches (126) gelegen ist.
  10. Halbleitervorrichtung, umfassend: eine dichte Trenchtransistorzellenanordnung mit einer Vielzahl von Transistorzellen (C) in einem Halbleiterkörper (109), wobei eine Breite w3 eines Transistormesabereiches von jeder Transistorzelle (C) der Vielzahl von Transistorzellen (C) und eine Breite w1 eines ersten Trenches (110) von jeder Transistorzelle (C) der Vielzahl von Transistorzellen (C) die folgende Beziehung erfüllen: w3 < 1,5 × w1, Halbleiterdioden (D), wobei wenigstens eine der Halbleiterdioden (D) zwischen ersten und zweiten Teilen der Vielzahl von Transistorzellen (C) angeordnet ist und einen Diodenmesabereich (126) umfasst, der an entgegengesetzte Wände (105, 106) von zweiten Trenches (108) angrenzt, und wobei die Breite w3 des Transistormesabereiches (M) und eine Breite w2 des Diodenmesabereiches um wenigstens 20% verschieden sind bzw. voneinander abweichen.
  11. Halbleitervorrichtung nach Anspruch 10, bei der eine Tiefe d1 des ersten Trenches (110) und eine Tiefe d2 der zweiten Trenches (108) um wenigstens 20% verschieden sind.
  12. Halbleitervorrichtung nach Anspruch 10 oder 11, bei der der erste Trench (110) n1 Elektroden (114, 116) umfasst, wobei n1 ≥ 1 ist, und bei der jeder der zweiten Trenches (108) n2 Elektroden umfasst, wobei n2 ≤ n1 – 1 gilt.
  13. Halbleitervorrichtung nach einem der Ansprüche 10 bis 12, weiterhin umfassend: einen Halbleiterbereich (128) eines ersten Leitfähigkeitstyps, der komplementär zu einem zweiten Leitfähigkeitstyp ist, wobei der Halbleiterbereich (128) an Bodybereiche (120) der Vielzahl von Transistorzellen (C) und einen Diodenbereich (126) des zweiten Leitfähigkeitstyps entsprechend einem Bereich aus Anodenbereichen und Kathodenbereichen der wenigstens einen Halbleiterdiode (D) angrenzt, und Kompensationsdotierstoffe, die eine Nettodotierung in einem Tiefenraum des Halbleiterbereiches (128) in einem Gebiet der wenigstens einen Halbleiterdiode (D) verglichen mit der Nettodotierung in einem entsprechenden Tiefenraum des Halbleiterbereiches (128) in einem Gebiet der Vielzahl von Transistorzellen (C) vermindern.
  14. Halbleitervorrichtung nach Anspruch 13, bei der die Kompensationsdotierstoffe die Nettodotierung in dem Tiefenraum des Halbleiterbereiches (128) in dem Gebiet der Halbleiterdioden (D) in einem Bereich zwischen 50% bis 95% verglichen mit der Nettodotierung in einem entsprechenden Tiefenraum des Halbleiterbereiches (128) in dem Gebiet der Vielzahl von Transistorzellen (C) vermindern.
  15. Halbleitervorrichtung nach einem der Ansprüche 10 bis 14, bei der eine elektrische Durchbruchspannung Vbr1 zwischen einem Bodybereich (120) und einem Drainbereich der dichten Trenchtransistorzellen (C) und eine elektrische Durchbruchspannung Vbr2 zwischen einem Anodenbereich (126) und einem Kathodenbereich der wenigstens einen der Halbleiterdioden die folgende Beziehung erfüllen: 5 V ≤ Vbr1 – Vbr2 ≤ 20 V.
  16. Halbleitervorrichtung nach einem der Ansprüche 10 bis 15, weiterhin umfassend eine dotierte Zone (136), die in wenigstens einem Teil des Halbleiterbereiches (128) in dem Gebiet der Halbleiterdioden (D) vergraben ist, wobei die dotierte Zone (136) eine Nettodotierung umfasst, die größer ist als in einem umgebenden Teil des Halbleiterbereiches (128).
  17. Halbleitervorrichtung nach einem der Ansprüche 10 bis 16, bei der eine Anzahl von dichten Trenchtransistorzellen (C), die zwischen benachbarten zwei der Halbleiterdioden angeordnet sind, in einem Bereich von 2 bis 20 liegt.
  18. Halbleitervorrichtung, umfassend: eine dichte Transistorzellenanordnung mit einer Vielzahl von Transistorzellen (C) in einem Halbleiterkörper (109), wobei eine Breite w3 eines Transistormesabereiches einer Vielzahl von Transistorzellen (C) und eine Breite w1 eines ersten Trenches (110) der Vielzahl von Transistorzellen (C) die folgende Beziehung erfüllen: w3 < 1,5 × w1, Halbleiterdioden (D), wobei wenigstens eine der Halbleiterdioden zwischen ersten und zweiten Teilen der Vielzahl von Transistorzellen (C) angeordnet ist und einen Diodenmesabereich (126) umfasst, der an entgegengesetzte Wände von zweiten Trenches (108) angrenzt, und wobei der erste Trench (110) n1 Elektroden (114, 116) umfasst, wobei n1 ≥ 1 ist und jeder der zweiten Trenches (108) n2 Elektroden (114) umfasst, wobei n2 ≤ n1 – 1 gilt.
  19. Halbleitervorrichtung nach Anspruch 18, bei der die Breite w3 des Transistormesabereiches (M) und eine Breite w2 des Diodenmesabereiches (126) um wenigstens 20% verschieden sind.
  20. Halbleitervorrichtung nach Anspruch 18 oder 19, bei der eine Tiefe d1 des ersten Trenches (110) und eine Tiefe d2 der zweiten Trenches (108) um wenigstens 20% verschieden sind.
  21. Halbleitervorrichtung nach einem der Ansprüche 18 bis 20, weiterhin umfassend: einen Halbleiterbereich (128) eines ersten Leitfähigkeitstyps, der komplementär zu einem zweiten Leitfähigkeitstyp ist, wobei der Halbleiterbereich (128) an Bodybereiche (120) der Vielzahl von Transistorzellen (C) und einen Diodenbereich des zweiten Leitfähigkeitstyps entsprechend zu einem Bereich von Anodenbereichen und Kathodenbereichen der wenigstens einen Halbleiterdiode (D) angrenzt, und Kompensationsdotierstoffe, die eine Nettodotierung in einem Tiefenraum des Halbleiterbereiches (128) in einem Gebiet der wenigstens einen Halbleiterdiode (D) verglichen mit der Nettodotierung in einem entsprechenden Tiefenraum des Halbleiterbereiches (128) in einem Gebiet der Vielzahl von Transistorzellen (C) vermindern.
  22. Halbleitervorrichtung nach Anspruch 21, bei der die Kompensationsdotierstoffe die Nettodotierung in dem Tiefenraum des Halbleiterbereiches (128) in dem Gebiet der Halbleiterdioden (D) in einen Bereich zwischen 50% bis 95% verglichen mit der Nettodotierung in einem entsprechenden Tiefenraum des Halbleiterbereiches (128) in dem Gebiet der Vielzahl von Transistorzellen (C) vermindern.
  23. Halbleitervorrichtung nach einem der Ansprüche 18 bis 22, bei der eine elektrische Durchbruchspannung Vbr1 zwischen einem Bodybereich (120) und einem Drainbereich der dichten Transistorzellen (C) und eine elektrische Durchbruchspannung Vbr2 zwischen einem Anodenbereich und einem Kathodenbereich der wenigstens einen der Halbleiterdioden die folgende Beziehung erfüllen: 5 V ≤ Vbr1 – Vbr2 ≤ 20 V.
  24. Halbleitervorrichtung nach einem der Ansprüche 18 bis 23, weiterhin umfassend eine dotierte Zone (136), die in wenigstens einem Teil des Halbleiterbereiches (128) in dem Gebiet der Halbleiterdioden (D) vergraben ist, wobei die dotierte Zone (136) eine Nettodotierung umfasst, die größer ist als in einem umgebenden Teil des Halbleiterbereiches (128).
  25. Halbleitervorrichtung nach einem der Ansprüche 18 bis 24, bei der eine Anzahl von dichten Trenchtransistorzellen (C), die zwischen benachbarten zwei der Halbleiterdioden (D) angeordnet sind, in einem Bereich von 2 bis 20 liegt.
  26. Integrierte Schaltung, umfassend die Halbleitervorrichtung nach einem der Ansprüche 1 bis 25.
DE102013113540.4A 2012-12-17 2013-12-05 Transistorzellenanordnung mit halbleiterdiode Active DE102013113540B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/716,784 US9165921B2 (en) 2012-12-17 2012-12-17 Transistor cell array including semiconductor diode
US13/716,784 2012-12-17

Publications (2)

Publication Number Publication Date
DE102013113540A1 true DE102013113540A1 (de) 2014-06-18
DE102013113540B4 DE102013113540B4 (de) 2019-07-11

Family

ID=50821562

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013113540.4A Active DE102013113540B4 (de) 2012-12-17 2013-12-05 Transistorzellenanordnung mit halbleiterdiode

Country Status (2)

Country Link
US (2) US9165921B2 (de)
DE (1) DE102013113540B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8980714B2 (en) * 2013-07-03 2015-03-17 Infineon Technologies Dresden Gmbh Semiconductor device with buried gate electrode structures
US8987090B2 (en) 2013-07-03 2015-03-24 Infineon Technologies Dresden Gmbh Method of manufacturing a semiconductor device with device separation structures
DE102014119395B4 (de) * 2014-12-22 2022-10-06 Infineon Technologies Ag Transistorbauelement mit Feldelektrode
US9929265B1 (en) 2017-04-21 2018-03-27 Sanken Electric Co., Ltd. Semiconductor device
US10573741B1 (en) * 2018-09-21 2020-02-25 Sanken Electric Co., Ltd. Vertical power MOSFET device having doped regions between insulated trenches and a junction arranged therebetween
JP7016437B2 (ja) * 2021-02-25 2022-02-04 三菱電機株式会社 半導体スイッチング素子及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6049108A (en) 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
US6078090A (en) 1997-04-02 2000-06-20 Siliconix Incorporated Trench-gated Schottky diode with integral clamping diode
US6429481B1 (en) 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
US6841825B2 (en) 2002-06-05 2005-01-11 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
DE102006036347B4 (de) * 2006-08-03 2012-01-12 Infineon Technologies Austria Ag Halbleiterbauelement mit einer platzsparenden Randstruktur
US8416543B2 (en) 2010-07-08 2013-04-09 Analog Devices, Inc. Apparatus and method for electronic circuit protection

Also Published As

Publication number Publication date
DE102013113540B4 (de) 2019-07-11
CN103872042A (zh) 2014-06-18
US20140167154A1 (en) 2014-06-19
US9343565B2 (en) 2016-05-17
US20160013311A1 (en) 2016-01-14
US9165921B2 (en) 2015-10-20

Similar Documents

Publication Publication Date Title
DE102017124871B4 (de) Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
DE112013007772B3 (de) Halbleitervorrichtung
DE112010005443B4 (de) Halbleitervorrichtung mit einem Halbleitersubstrat mit einem Diodenbereich und einem IGBT-Bereich sowie Verfahren zu dessen Herstellung
DE112012002956B4 (de) Bipolarer Transistor mit isoliertem Gate
DE102014110681B4 (de) Rückwärts leitender igbt und herstellungsverfahren dafür
DE102010064588B3 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone
DE112013007363B4 (de) Halbleitervorrichtung
DE102013113540B4 (de) Transistorzellenanordnung mit halbleiterdiode
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
DE102014109926A1 (de) Halbleitervorrichtung mit einer Vielzahl von Transistorzellen und Herstellungsverfahren
DE102014107295B4 (de) Halbleitervorrichtung, verfahren zum herstellen einer halbleitervorrichtung und integrierte schaltung
DE102012210053A1 (de) Halbleitervorrichtung, die einen Bipolartransistor mit isolierter Gate-Elektrode und eine Diode beinhaltet
DE102013103219B4 (de) Rückwärts leitender Bipolartransistor mit isoliertem Gate
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE102015121497B4 (de) Halbleitervorrichtung mit einem ersten gategraben und einem zweiten gategraben
DE112014006692B4 (de) Halbleiteranordnung
DE102013106795B4 (de) Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102018203693A1 (de) Halbleitervorrichtung
DE112016005558B4 (de) Siliciumcarbid-Halbleitereinheit
DE102015119771A1 (de) Halbleitervorrichtung mit einem ersten Transistor und einem zweiten Transistor
DE102014110648A1 (de) Halbleitervorrichtung mit randabschluss
DE102014104061A1 (de) Bipolartransistor mit isolierter gateelektrode mit emitterkurzschlussbereichen
DE112021002169T5 (de) Halbleitervorrichtung
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE102013105110B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative