DE102014104061A1 - Bipolartransistor mit isolierter gateelektrode mit emitterkurzschlussbereichen - Google Patents

Bipolartransistor mit isolierter gateelektrode mit emitterkurzschlussbereichen Download PDF

Info

Publication number
DE102014104061A1
DE102014104061A1 DE102014104061.9A DE102014104061A DE102014104061A1 DE 102014104061 A1 DE102014104061 A1 DE 102014104061A1 DE 102014104061 A DE102014104061 A DE 102014104061A DE 102014104061 A1 DE102014104061 A1 DE 102014104061A1
Authority
DE
Germany
Prior art keywords
region
emitter
semiconductor device
area
junction termination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014104061.9A
Other languages
English (en)
Other versions
DE102014104061B4 (de
Inventor
Stephan Voss
Erich Griebl
Alexander Breymesser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102014104061A1 publication Critical patent/DE102014104061A1/de
Application granted granted Critical
Publication of DE102014104061B4 publication Critical patent/DE102014104061B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H01L29/7412—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode
    • H01L29/7416—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode the device being an antiparallel diode, e.g. RCT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13028—RCT - Reverse Conducting Thyristor

Abstract

Eine Halbleitervorrichtung umfasst einen IBGT, der einen in einem ersten Gebiet (107, 207, 307, 407) ein Transistorzellenfeld aufweisenden Halbleiterkörper (105, 205) umfasst. Eine Junction-Termination-Struktur befindet sich in einem das Transistorzellenfeld einfassenden zweiten Gebiet (117, 217, 317) auf einer ersten Seite (113, 213) des Halbleiterkörpers (105, 205). Ein Emitterbereich eines ersten Leitungstyps befindet sich auf einer der ersten Seite (113, 213) gegenüberliegenden zweiten Seite (115) des Halbleiterkörpers. Die Vorrichtung umfasst außerdem eine Diode (120). Ein Element aus Anode und Kathode umfasst einen Bodybereich (1270, 1271, 1272, 227). Das andere Element aus Anode und Kathode umfasst eine Vielzahl von verschiedenen ersten Emitterkurzschlussbereichen (1210, 1211, 4210) des zweiten Leitungstyps an der zweiten Seite (115) gegenüber dem Transistorzellenfeld und wenigstens einen zweiten Emitterkurzschlussbereich (1240, 3240, 3241, 4340) des zweiten Leitungstyps auf der zweiten Seite (115) gegenüber der Junction-Termination-Struktur. Der mindestens eine zweite Emitterkurzschlussbereich (1240, 3240, 3241, 4340) ist verschieden von den ersten Emitterkurzschlussbereichen (1210, 1211, 4210).

Description

  • HINTERGRUND
  • Rückwärtsleitende Bipolartransistoren mit isolierter Gatelektrode (RC-IGBT) wirken als IGBTs mit monolithisch integrierten antiparallelen Dioden. Im Fall von n-Kanal RC-IGBTs ist ein mit einem Kollektoranschluss elektrisch gekoppelter p-dotierten Emitter auf einer Rückseite durch hoch n-dotierte Bereiche unterbrochen, die als Emitterkurzschlüsse zwischen einer Driftzone und einer Elektrode auf der Rückseite wirken.
  • In einem Leistungshalbleitertransistor wie einem RC-IGBT ist ein aktives Gebiet, das parallel geschaltete Transistorzellen umfasst, von einer Junction-Termination-Struktur eingefasst. In einem Sperrzustand des IGBTs verringert die Junction-Termination-Struktur ein elektrisches Feld in einer lateralen Richtung von dem Transistorzellenfeld zu einer Chipkante.
  • Ein Ziel der Entwicklung von neuen Generationen von RC-IGBTs liegt im Vermindern einer aktiven Chipfläche bei Beibehalten oder Verbessern der Chipfunktionalität. Ein Verringern der aktiven Chipfläche ist verbunden mit einem Verringern einer Gesamtfläche der monolithisch integrierten antiparallelen Diode, die zu einer Erhöhung der Vorwärtsvorspannung bei einem Referenzstrom führt. Ein ähnlicher Effekt kann durch Reduzieren eines thermischen Budgets nach dem Prozessieren eines rückseitigen Emitters und der Emitterkurzschlüsse hervorgerufen werden. Die Funktionalität der monolithisch integrierten antiparallelen Diode kann auch durch eine an der Gateelektrode des RC-IGBT angelegte Spannung in einem vorwärts vorgespannten Zustand der monolithisch integrierten antiparallelen Diode beeinträchtigt werden. Abhängig von der Ausführung des RC-IGBTs kann eine Gatespannung eines n-Kanal RC-IGBTs in einem vorwärts vorgespannten Zustand der monolithisch integrierten antiparallelen Diode positiv sein. In diesem Fall kann ein Feldeffekttransistor (FET) Kanal eingeschaltet sein, was zu einer Entladung von Elektronen führt, die die als Kathode der monolithisch integrierten antiparallelen Diode wirkenden Emitterkurzschlüsse injizieren. Die Entladung dieser Elektronen über den Kanal unterdrückt einen bipolaren Gain durch einen p-dotierten Bodybereich, der als Anode der monolithisch integrierten antiparallelen Diode wirkt. Dies hat wiederum eine Erhöhung der Vorwärtsvorspannung bei einem Referenzstrom zur Folge, was zu einem Anstieg der Leitungsverluste der monolithisch integrierten antiparallelen Diode führen kann.
  • Es gibt einen Bedarf an RC-IGBTs, die unter anderen Vorteilen und Eigenschaften einen verbesserten Ausgleich zwischen Leitungs- und Schaltverlusten zeigen.
  • ZUSAMMENFASSUNG
  • Gemäß einer Ausführungsform weist eine Halbleitervorrichtung einen IGBT auf. Zudem umfasst der IGBT einen Halbleiterkörper, der in einem ersten Gebiet ein Transistorzellenfeld umfasst. Der IGBT umfasst in einem das Transistorzellenfeld einfassenden zweiten Gebiet eine Junction-Termination-Struktur auf einer ersten Seite des Halbleiterkörpers. Der IGBT umfasst außerdem auf einer der ersten Seite gegenüberliegenden zweiten Seite des Halbleiterkörpers einen Emitterbereich eines ersten Leitungstyps. Weiter umfasst die Halbleitervorrichtung eine Diode, die eine Anode und eine Kathode umfasst. Ein Element der Anode und der Kathode umfasst den Bodybereich. Das andere Element der Anode und der Kathode umfasst eine Vielzahl von verschiedenen ersten Emitterkurzschlussbereichen eines zweiten Leitungstyps auf der dem Transistorzellenfeld gegenüberliegenden zweiten Seite und mindestens einen zweiten Emitterkurzschlussbereich des zweiten Leitungstyps auf der der Junction-Termination-Struktur gegenüberliegenden zweiten Seite. Der mindestens eine zweite Emitterkurzschlussbereich ist verschieden von den ersten Emitterkurzschlussbereichen. Ein erstes Verhältnis von einer Fläche der Vielzahl von verschiedenen ersten Emitterkurzschlussbereichen zu dem ersten Gebiet ist kleiner als ein zweites Verhältnis von dem mindestens einen zweiten Emitterkurzschlussbereich zu dem zweiten Gebiet.
  • Zusätzliche Merkmale und Vorteile wird der Fachmann nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • KURZE BESCHREIBUNG DER ABBILDUNGEN
  • Die begleitenden Abbildungen liegen im weiteren Verständnis der Erfindung und sind in dieser Beschreibung eingeschlossen und bilden einen Teil dieser Beschreibung. Die Abbildungen veranschaulichen die Ausführungsformen der vorliegenden Erfindung und dienen gemeinsam mit der Beschreibung zur Erläuterung der Prinzipien der Erfindung. Andere Ausführungsformen der vorliegenden Erfindung und beabsichtigten Vorteile sind leicht zu erkennen, da sie mit Bezug auf die folgende detaillierte Beschreibung besser zu verstehen sind.
  • 1A ist eine schematische Querschnittsansicht eines Teilbereichs eines RC-IGBTs gemäß einer Ausführungsform.
  • 1B ist eine schematische Draufsicht auf den in 1A dargestellten RC-IGBT.
  • 1C ist eine schematische Ansicht eines vertikalen p-Dotierprofils an unterschiedlichen Positionen des in 1A dargestellten RC-IGBTs.
  • 2 ist eine schematische Querschnittsansicht eines Teilbereichs einer Ausführungsform eines RC-IGBT in einem Übergangsbereich zwischen einer Junction-Termination-Struktur und einem Transistorzellenfeld.
  • 3A bis 3D stellen Draufsichten von unterschiedlichen Layouts von einem Junction-Termination-Gebiet gegenüberliegenden zweiten Emitterkurzschlussbereichen des in 1A oder 2 dargestellten RC-IGBTs dar.
  • 4A bis 4F stellen Draufsichten von verschiedenen Layouts von einem Transistorzellenfeld gegenüberliegenden Emitterkurzschlussbereichen des in 1A oder 2 dargestellten RC-IGBTs dar.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden Detailbeschreibung wird auf die begleitenden Zeichnungen Bezug genommen, die einen Teil davon bilden und in denen zu Veranschaulichungszwecken spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgeführt werden kann. Es ist zu verstehen, dass andere Ausführungsbeispiele herangezogen und strukturelle oder logische Änderungen gemacht werden können, ohne vm Bereich der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für ein Ausführungsbeispiel veranschaulicht oder beschrieben sind, im Zusammenhang mit anderen Ausführungsbeispielen verwendet werden, um zu noch einem weiteren Ausführungsbeispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Abwandlungen und Veränderungen einschließt. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Geltungsbereich der beigefügten Patentansprüche begrenzend aufzufassen ist. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich zu Veranschaulichungszwecken. Zur Klarheit sind entsprechende Elemente oder Herstellungsprozessein den verschiedenen Zeichnungen mit den gleichen Bezugszeichen versehen, falls nicht etwas anderes festgestellt wird.
  • Der Begriff "elektrisch gekoppelt", wie er in der Beschreibung verwendet wird, soll nicht meinen, dass die Elemente direkt miteinander gekoppelt sein müssen. Vielmehr können dazwischenliegende Element(e) steuerbar sein. Beispielsweise kann keins, ein Teil oder alle der dazwischliegenden Elemente steuerbar sein, um eine niederohmige Verbindung bereitzustellen und, zu einem anderen Zeitpunkt, eine nicht niederohmige Verbindung zwischen den "elektrisch gekoppelten" Elementen bereitzustellen. Der Begriff "elektrisch verbunden" beabsichtigt, eine niederohmige elektrische Verbindung zwischen den elektrisch miteinander verbundenen Elementen zu beschreiben, z.B. eine Verbindung durch ein Metall und/oder hochdotierten Halbleiter.
  • Einige Figuren stellen relative Dotierkonzentrationen durch die Angabe „–“ oder „+“ neben dem Dotiertyp dar. Beispielsweise bedeutet „n–“ eine Dotierkonzentration, die niedriger ist als die Dotierkonzentration einer „n“-Dotierzone, während eine „n+“-Dotierzone eine höhere Dotierkonzentration als die „n“-Dotierzone aufweist. Dotierzonen mit der gleichen relativen Dotierkonzentration können die gleiche absolute Dotierkonzentration haben oder sie haben sie nicht. Beispielsweise können zwei unterschiedliche „n+“-Dotierzonen unterschiedliche absolute Dotierkonzentrationen haben. Das Gleiche gilt zum Beispiel für eine „n–“-Dotierzone und eine „p+“-Dotierzone. In den unten beschriebenen Ausführungsformen ist ein Leitungstyp der illustrierten Halbleiterbereiche als n-Typ oder p-Typ bezeichnet, oder detaillierter einer von n–-Typ, n-Typ, n+-Typ, p–-Typ, p-Typ und p+-Typ. In jeder der illustrierten Ausführungsformen kann der Leitungstyp der illustrierten Halbleiterbereiche umgekehrt sein. In anderen Worten, in einer alternativen Ausführungsform von jeder einzelnen der unten beschriebenen Ausführungsformen kann ein dargestellter p-Typ Bereich ein n-Typ Bereich sein und ein dargestellter n-Typ Bereich ein kann ein p-Typ Bereich sein.
  • Ausdrücke wie „erster“, „zweiter“, und ähnliche Begriffe werden benutzt um verschiedene Strukturen, Elemente, Bereiche, Abschnitte, etc. zu beschreiben und beabsichtigen keine Einschränkung. Gleiche Ausdrücke bezeichnen durchweg gleiche Elemente.
  • Die Begriffe "haben", "enthalten", "umfassen", "aufweisen" und ähnliche Begriffe sind offene Begriffe, und diese Be-griffe geben das Vorhandensein der angegebenen Strukturen, Elemente oder Merkmale an, schließen jedoch nicht zusätzliche Elemente oder Merkmale aus. Die unbestimmten und bestimmten Artikel umfassen den Plural sowie den Singular, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • 1A stellt eine schematische Querschnittsansicht durch einen Teilbereich eines Halbleiterkörpers 105 eines RC-IGBTs 100 dar. Der Halbleiterkörper 105 umfasst ein Halbleitersubstrat wie etwa ein monokristallines Halbleitersubstrat. Gemäß einer Ausführungsform ist das Halbleitersubstrat eines aus Silizium (Si), Germanium (Ge), oder ein Silizium-Germaniumverbund (SiGe). Gemäß einer weiteren Ausführungsform kann das monokristalline Halbleitersubstrat beispielsweise Galliumnitrid (GaN), Galliumarsenid (GaAs), Galliumaluminiumarsenid (GaAlAs) oder Siliziumkarbid (SiC) sein. Auf dem Halbleitersubstrat kann beispielsweise eine oder können mehrere optionale Halbleiterschichten angeordnet sein, beispielsweise epitaktische Halbleiterschichten.
  • Der RC-IGBT 100 umfasst in einem ersten Gebiet 107 ein Transistorzellenfeld, zum Beispiel ein Transistorzellenfeldgebiet. Das Transistorzellenfeld umfasst eine Vielzahl von Transistorzellen, zum Beispiel Transistorzellen 1100, 1101, die parallel geschaltet zwischen einem ersten Kontakt 112 auf einer ersten Seite 113, z.B. einem Vorderseitenkontakt an einem Emitteranschluss des RC-IGBTs 100, und einem zweiten Kontakt 114 auf einer der ersten Seite 113 gegenüberliegenden zweiten Seite 115, z.B. einem rückseitigen Emitterkontakt an einem Kollektoranschluss des RC-IGBT 100 die parallel geschaltet sind.
  • Der RC-IGBT 100 umfasst zudem eine Junction-Termination-Struktur in einem zweiten Gebiet 117, z.B. einem Junction-Termination-Strukturgebiet. Das Junction-Termination-Strukturgebiet im zweiten Gebiet 117 fasst das Transistorzellenfeld im ersten Gebiet 107 auf der ersten Seite 113 ein (Vergleiche Draufsicht des in 1B dargestellten RC-IGBTs 100).
  • Eine antiparallele Diode 120 und der RC-IGBT 100 sind monolithisch integriert und teilen sich Halbleiterbereiche im Halbleiterkörper 105.
  • In der schematischen Querschnittsansicht aus 1A sind zum Zwecke des weiteren Verständnisses der Ausführungsform ausgewählte Halbleiterbereiche dargestellt. Die antiparallele Diode 120 umfasst verschiedene n+-dotierte erste Emitterkurzschlussbereiche 1210, 1211, die einen n–-dotierte Driftbereich 123 elektrisch mit dem zweiten Kontakt 114 verbinden. Die n+-dotierten ersten Emitterkurzschlussbereiche 1210, 1211 grenzen lateral an einen p+-dotierten Rückseitenemitterbereich 125 an und sind auf der zweiten Seite 115 im ersten Gebiet 107 angeordnet.
  • Die antiparallele Diode 120 umfasst weiter einen n+-dotierten zweiten Emitterkurzschlussbereich 1240, der den n–-dotierten Driftbereich 123 elektrisch mit dem zweiten Kontakt 114 verbindet. Der n+-dotierte zweite Emitterkurzschlussbereich 1240 grenzt lateral an den p+-dotierten Rückseitenemitterbereich 125 an und ist auf der zweiten Seite 115 im zweiten Gebiet 117 gegenüber der Junction-Termination-Struktur angeordnet.
  • Die n+-dotierten ersten und zweiten Emitterkurzschlussbereiche 1210, 1211, 1240 sind Teil einer Kathode C der antiparallelen Diode 120.
  • Die Junction-Termination-Struktur umfasst einen p-dotierten Junction-Termination-Bereich 1260, der mittels des ersten Kontakts 112 mit p-dotierten Bodybereichen 1270, 1271, 1272 des RC-IGBTs 100 im Transistorzellenfeld elektrisch verbunden ist. Der erste Kontakt 112 kann ein oder eine Vielzahl von leitenden Materialien umfassen, z.B. Metalle, Metallverbindungen, dotiertes Halbleitermaterial, Silizide und jede Kombination davon. Der erste Kontakt 112 kann jede Art von mit leitendem Material gefüllten Kontaktöffnungen in einer dielektrischen Schicht umfassen, z.B. Kontaktstöpsel und Kontaktleitungen und Verdrahtungsschichten, die Elemente in unterschiedlichen Gebieten des Halbleiterkörpers 105 miteinander verbinden. Gemäß einer Ausführungsform beträgt eine Breite w2 des p-dotierten Junction-Termination-Bereichs 1260 zwischen 5 µm und 120 µm oder zwischen 30 µm und 80 µm. Die Breite w2 kann unter Berücksichtigung einer Strombelastbarkeit von mit dem p-dotierten Junction-Termination-Bereich 1260 elektrisch verbundenen Kontaktlöchern und/oder von Strombelastbarkeitsanforderungen des p-dotierten Junction-Termination-Bereichs 1260 in einem leitenden Zustand der antiparallelen Diode 120 angepasst werden.
  • Im Transistorzellenfeld im ersten Gebiet 107 sind weitere bekannte Elemente eines IGBTs, z.B. ein Sourcegebiet, ein Gatedielektrikum, eine Gateelektrode und ein optionaler Bodykontaktbereich ohne konkrete Darstellung in 1A integriert, um die Darstellung auf die antiparallele Diode 120 zu fokussieren. Gemäß einer Ausführungsform umfasst der RC-IGBT 100 eine planare Gatestruktur, um die Leitfähigkeit entlang eines lateralen Kanalbereichs zu steuern. Gemäß einem weiteren Beispiel umfasst der RC-IGBT 100 eine Gategrabenstruktur, um die Leitfähigkeit entlang eines vertikalen Kanalbereichs an einer Grabenseitenwand zu steuern.
  • Der Rückseitenemitterbereich 125 und die ersten und zweiten Emitterkurzschlussbereiche 1210, 1211, 1240 liegen in einer Ebene parallel zu der zweiten Seite 115. Außerdem sind der Rückseitenemitterbereich 125 und die ersten und zweiten Emitterkurzschlussbereiche 1210, 1211, 1240 durch einen gemeinsame Elektrode elektrisch mit dem zweiten Kontakt 114 verbunden.
  • Ein erstes Verhältnis von einer Fläche der Vielzahl von verschiedenen n+-dotierten ersten Emitterkurzschlussbereichen, wie den n+-dotierten ersten Emitterkurzschlussbereichen 1210, 1211 zum ersten Gebiet 107 ist kleiner als ein zweites Verhältnis von allen zweiten Emitterkurzschlussbereichen, wie den zweiten Emitterkurzschlussbereich 1240, zum zweiten Gebiet 117. Die Fläche der Vielzahl von verschiedenen n+-dotierten ersten Emitterkurzschlussbereichen wird durch Aufsummieren aller Flächen der ersten Emitterkurzschlussbereiche in einer Ebene parallel zur zweiten Seite 115 bestimmt. Die Fläche aller zweiten Emitterkurzschlussbereiche wird auf dieselbe Weise bestimmt.
  • Gemäß einer Ausführungsform unterscheiden sich die Vielzahl von verschiedenen ersten Emitterkurzschlussbereichen und den zweiten Emitterkurzschlussbereichen in mindestens einem der Merkmale laterale Ausdehnung und Intervall einer periodischen Anordnung. Sind die ersten und zweiten Emitterkurzschlussbereiche periodisch angeordnet, z.B. als ein zweidimensionales Muster, so unterscheidet sich die periodische Anordnung der ersten und zweiten Emitterkurzschlussbereiche durch einen Abstand in wenigsten einer Richtung der periodischen Anordnung. Die Vielzahl von verschiedenen ersten Emitterkurzschlussbereichen kann auch über das erste Gebiet verstreut sein. Anders ausgedrückt, die Vielzahl von verschiedenen ersten Emitterkurzschlussbereichen kann in unregelmäßigen Abständen angeordnet sein, zum Beispiel in einem zufälligen Muster.
  • Gemäß einer Ausführungsform ist ein Umriss des zweiten Emitterkurzschlussbereichs 1240 eine geschlossene oder unterbrochene Schleife, der das Transistorzellenfeld im ersten Gebiet 107 einfasst. Der RC-IGBT 100 kann auch eine Vielzahl von als geschlossene und/oder unterbrochene Schleifen geformte Emitterkurzschlussbereiche umfassen, die das Transistorzellenfeld einfassen. Der zweite Emitterkurzschlussbereich 1240 kann auch mit dem ersten Gebiet 107 überlappen.
  • Gemäß einer Ausführungsform liegt das erste Verhältnis zwischen 1% und 80% des zweiten Verhältnisses, oder zwischen 1% und 40% des zweiten Verhältnisses, oder sogar zwischen 1% und 10% des zweiten Verhältnisses. Durch Absenken der oberen Grenze der oben genannten Bereiche können die Leitungsverluste der antiparallelen Diode 120 verringert werden. Das erste Verhältnis kann zwischen 0,01 und 0,2 liegen. Das zweite Verhältnis kann zwischen 0,02 und 1 oder zwischen 0,5 und 1, oder sogar zwischen 0,8 und 1 liegen. Durch Erhöhen der unteren Grenze der oben genannten Bereiche können die Leitungsverluste der Diode 120 aufgrund der größeren Fläche der zweiten Kurzschlüsse und aufgrund der größeren Kontaktfläche für Kontakte der zweiten Kurzschlüsse verringert werden. Dem p-dotierten Junction-Termination-Bereich 1260 entlang einer vertikalen Richtung direkt gegenüberliegende zweite Kurzschlüsse wirken sich positiv bezüglich einer effektiven Reduktion der Leitungsverluste der Diode 120.
  • In der in 1A dargestellten Ausführungsform erstreckt sich der p-dotierte Junction-Termination-Bereich 1260 tiefer in den Halbleiterkörper als jeder der Bodybereiche 1270, 1271, 1272. Wie in 1C dargestellt, weist der p-dotierte Junction-Termination-Bereich 1260 eine p-Dotierdosis p2 auf, die höher ist als eine p-Dotierdosis p1 in jedem der Bodybereiche 1270, 1271, 1272. Die Dotierdosis in jedem der Bodybereiche 1270, 1271, 1272 entlang einer Tiefe x wird durch eine Fläche zwischen der Kurve p1 und einer x-Koordinate bestimmt (Vergleiche Linie B-B' in 1A). Die Dotierdosis des p-dotierten Junction-Termination-Bereichs 1260 entlang der Tiefe x wird durch eine Fläche zwischen der Kurve p2 und der x-Koordinate bestimmt (Vergleiche Linie A-A' in 1A).
  • Wiederum mit Bezug auf die schematische Querschnittsansicht aus 1A ist eine Breite w2 des p-dotierten Junction-Termination-Bereichs 1260 größer als eine Breite w1 eines jeden der Bodybereiche 1270, 1271, 1272. Erhöhen der Dotierdosis und der Breite w2 des p-dotierten Junction-Termination-Bereichs 1260 kann eine Erhöhung der Strombelastbarkeit der Junction-Termination-Struktur in einem vorwärts vorgespannten Zustand der antiparallelen Diode 120 ermöglichen. Gemäß weiteren Ausführungsformen ist ein vertikales Dotierprofil des p-dotierten Junction-Termination-Bereichs 1260 und jedes Bodybereichs 1270, 1271, 1272 identisch, z.B. trifft die Kurve p1 für den p-dotierten Junction-Termination-Bereich 1260 und für jeden der Bodybereiche 1270, 1271, 1272 zu. In diesem Fall ermöglicht ein Erhöhen der Breite w2 des p-dotierten Junction-Termination-Bereichs 1260 ein Erhöhen der Strombelastbarkeit der Junction-Termination-Struktur in einem vorwärts vorgespannten Zustand der antiparallelen Diode 120. Gemäß einer Ausführungsform beträgt die Breite w2 des p-dotierten Junction-Termination-Bereichs 1260 zwischen 5 µm und 120 µm, oder zwischen 30 µm bis 80 µm. Die Breite w2 kann unter Berücksichtigung einer Strombelastbarkeit der mit dem p-dotierten Junction-Termination-Bereich 1260 elektrisch verbundenen Kontaktlöcher und/oder von Strombelastbarkeitsanforderungen des p-dotierten Junction-Termination-Bereichs 1260 in einem leitenden Zustand der antiparallelen Diode 120 angepasst werden.
  • Die oben beschriebenen Layoutmaßnahmen werten die rückwärtsleitenden Charakteristiken eines RC-IGBT auf, indem sie sich das Junction-Termination-Gebiet als Teil der antiparallelen Diode 120 zunutze machen und dadurch einem dem Schrumpfen der Chipdimensionen geschuldeten Anstieg der Durchlassspannung entgegenwirken.
  • 2 stellt eine schematische Querschnittsansicht durch einen Teilbereich eines Halbleiterkörpers 205 eines RC-IGBTs 200 in einem Übergangsbereich zwischen einem Transistorzellenfeld in einem ersten Gebiet 207 und einer Junction-Termination-Struktur in einem zweiten Gebiet 217 dar. Gategräben 230 umfassen je ein Gatedielektrikum 231, z.B. ein thermisches Oxid wie SiO2, und eine Gateelektrode 232, die ein leitendes Material oder andere leitende Materialien 233 umfasst, z.B. Metalle und/oder dotiertes Halbleitermaterial, wie etwa dotiertes Polysilizium. Das leitende Material 233 der Gateelektrode 232 bedeckt Teile des Halbleiterkörpers 205 auf einer ersten Seite 213, z.B. zum Zweck der Verbindung der Gateelektroden untereinander. Zwischen gegenüberliegenden Gategräben 230 ist ein floatender p-dotierter Bereich 236 angeordnet. In jeder der Transistorzellen 2100, 2101 sind ein p-dotierter Bodybereich 227 und ein n+-dotierter Sourcebereich 218 elektrisch mit einem ersten Kontakt 212 verbunden. Der erste Kontakt 212 erstreckt sich durch eine isolierende Schicht 238 zur ersten Seite 213 und erstreckt sich außerdem in einer Ebene parallel zur ersten Seite 213. Dadurch wirkt der erste Kontakt 212 als Verdrahtungsschicht und Kontaktöffnung. Eine Dichtungsschicht 240, z.B. ein Imid, bedeckt den ersten Kontakt 212 und die isolierende Schicht 238.
  • Die Junction-Termination-Struktur im zweiten Gebiet 217 umfasst p-dotierte Junction-Termination-Bereiche 2260, 2261. Eine isolierende Schicht 242, z.B. ein Oxid und/oder Nitrid, bedeckt die erste Seite 213 zwischen den p-dotierten Junction-Termination-Bereichen 2260, 2261. Der p-dotierte Junction-Termination-Bereich 2261 kann elektrisch floatend sein. Zusätzlich zu den p-dotierten Junction-Termination-Bereichen 2260, 2261 können beispielsweise abhängig von Sperrspannungsanforderungen des Chips weitere p-dotierte Junction-Termination-Bereiche an einer Außenseite des Chips angeordnet sein. Zusätzlich oder als Alternative können floatende p-dotierte Bereiche 2261, Feldplatten oder Junction-Termination-Extension-Strukturen genutzt werden. Der p-dotierte Junction-Termination-Bereich 2260 ist durch das leitende Material 233 der Gateelektrode 232, die im zweiten Gebiet 217 Teile des Halbleiterkörpers 205 auf der ersten Oberfläche 213 bedeckt, elektrisch mit dem ersten Kontakt 212 verbunden. Der p-dotierte Junction-Termination-Bereich 2260 grenzt direkt an einen äußersten der Gategräben 230 an. Im p-dotierten Junction-Termination-Bereich 2260 sind die Body- und Sourcebereiche 227, 218 angeordnet. Dadurch kann die Leitfähigkeit eines äußersten Kanals zwischen dem p-dotierten Junction-Termination-Bereich 2260 und einem äußersten der Gategräben 230 durch eine an die Gateelektrode 232 angelegte Spannung gesteuert werden. Aufgrund der höheren Dotierung des p-dotierten Junction-Termination-Bereichs 2260 im Vergleich mit dem Bodybereich 227 ist die Schwellspannung des äußersten Transistorkanals am Übergang zwischen der Junction-Termination-Struktur und dem Transistorzellenfeld größer als eine Schwellspannung eines Kanalbereichs im Transistorzellenfeld. Selbst wenn im Einschaltzustand an die Gateelektrode 232 eine typische positive Spannung angelegt ist, z.B. 15 V, ist ein Elektronenstrom in dem äußersten Kanal im Vergleich zu einem Kanalstrom in dem Transistorzellenfeld klein oder vernachlässigbar. Daher ist eine Diodenfunktion des p-dotierten Junction-Termination-Bereichs in einem rückwärts-leitenden Zustand des RC-IGBTs 200 bei typischen Gatespannungen näherungsweise unabhängig von der Gatespannung was zur Verringerung der Leitungsverluste der antiparallelen Diode in Durchlassrichtung führt, wenn der RC-IGBT nicht vollständig ausgeschaltet ist.
  • In Bezug auf die Elemente des RC-IGBT 100 dargestellte Einzelheiten gelten auch für den RC-IGBT 200. Beispielsweise gelten die Layoutmaßnahmen betreffend die Rückseitenemitter und Emitterkurzschlüsse im Junction-Termination-Bereich und im Transistorzellenfeld des RC-IGBT 100 auch für den RC-IGBTs 200.
  • 3A bis 3D stellen Draufsichten von verschiedenen Layouts für dem des in 1A oder 2 dargestelltem RC-IGBTs Junction-Termination-Gebiet gegenüberliegenden zweiten Emitterkurzschlussbereichen 3240, 3241 dar.
  • In Bezug auf die Draufsicht von 3A bildet der zweite Emitterkurzschlussbereich 3240 eine geschlossene zusammenhängende Schleife.
  • Mit Bezug auf die Draufsicht von 3B bildet der zweite Emitterkurzschlussbereich 3240 eine unterbrochene Schleife.
  • Mit Bezug auf die Draufsicht von 3C bilden die zweiten Emitterkurzschlussbereiche 3240, 3241 geschlossene zusammenhängende Schleifen.
  • Mit Bezug auf die Draufsicht aus 3D bilden die zweiten Emitterkurzschlussbereiche 3240, 3241 unterbrochene Schleifen.
  • Gemäß weiteren Ausführungsformen kann die Anzahl von das Transistorzellenfeld einfassenden geschlossenen oder unterbrochenen Schleifen größer als 1 sein. Die Anzahl von das Transistorzellenfeld einfassenden geschlossenen oder unterbrochenen Schleifen kann unter Berücksichtigung des Sperrspannungsvermögens des RC-IGBTs ausgewählt werden.
  • 4A bis 4C stellen Draufsichten auf unterschiedliche Layouts für erste Emitterkurzschlussbereiche 4210 dar, die dem Transistorzellenfeld des in 1A oder 2 dargestellten RC-IGBTs gegenüber liegen.
  • Mit Bezug auf die Draufsicht von 4A bilden die ersten Emitterkurzschlussbereiche 4210 parallele Streifen in einem ersten Gebiet 407, das durch eine Junction-Termination-Struktur in einem zweiten Gebiet 417 eingefasst ist.
  • Mit Bezug auf die Draufsicht aus 4B bilden die ersten Emitterkurzschlussbereiche 4210 ein zweidimensionales Feld. Ein Umriss eines jeden der ersten Emitterkurzschlussbereiche 4210 kann zum Beispiel kreisförmig, rechteckig, oder polygonal sein. Die ersten Emitterkurzschlussbereiche 4210 können auch eine Kombination unterschiedlicher Umrisse aufweisen. Ein erstes Intervall periodischer Anordnung der Vielzahl von verschiedenen ersten Emitterkurzschlussbereichen 4210 entlang einer ersten Richtung 491 ist mit p1 gekennzeichnet. Ein zweites Intervall periodischer Anordnung der Vielzahl von verschiedenen ersten Emitterkurzschlussbereichen 4210 entlang einer zweiten Richtung 492 ist gleich dem ersten Intervall. Gemäß anderen Ausführungsformen unterscheiden sich das erste und das zweite Intervall.
  • Mit Bezug auf die Draufsicht von 4C bilden die ersten Emitterkurzschlussbereiche 4210 ein zweidimensionales Feld ähnlich dem Layout aus 4B. Eine periodische Anordnung von ersten Emitterkurzschlussbereichen 4210 ist durch ein Gebiet 451 unterbrochen. Abhängig von einer Größe des Transistorzellenfelds können eine Vielzahl von Gebieten 451 das zweidimensionale Feld von ersten Emitterkurzschlussbereichen 4210 unterbrechen und als Rückseitenemittertriggerbereiche wirken. Ein durch einen Elektronenstrom ausgelöster Spannungsabfall entlang jedem der Gebiete 451 in einer Driftzone des RC-IGBTs kann eine Vorwärtsvorspannung einer Diode übersteigen und zu einer Ladungsträgerinjektion durch den Rückseitenemitter führen.
  • Die unterschiedlichen Layouts von ersten und zweiten Emitterkurzschlussbereichen, die in den 3A bis 4C dargestellt sind, können in irgendeiner Form mit den Erwägungen der weiteren Layoutmaßnahmen, die mit Bezug auf die in 1 dargestellte Ausführungsform beschrieben sind, kombiniert werden.
  • 4D bis 4F stellen Ausführungsformen mit Draufsichten von unterschiedlichen Layouts für erste und zweite Emitterkurzschlussbereiche 4210, 4240 von in 1A oder 2 dargestellten RC-IGBTs dar.
  • Mit Bezug auf die Draufsicht von 4D bilden die ersten Emitterkurzschlussbereiche 4210 ein zweidimensionales Feld ähnlich dem Layout aus 4C. Die zweiten Emitterkurzschlussbereiche 4240 sind im zweiten Gebiet 417 angeordnet. Ein Intervall periodischer Anordnung der zweiten Emitterkurzschlussbereiche 4240 im zweiten Gebiet 417 ist gleich dem Intervall p1 der ersten Emitterkurzschlussbereiche 4210 in dem ersten Gebiet 407. Laterale Ausdehnungen l2 der zweiten Emitterkurzschlussbereiche 4240 sind größer als laterale Ausdehnungen l1 der ersten Emitterkurzschlussbereiche 4210. Dadurch ist ein erstes Verhältnis von einer Fläche der Vielzahl von verschiedenen ersten Emitterkurzschlussbereichen 4210 zum Gebiet 407 kleiner als ein zweites Verhältnis von zweiten Emitterkurzschlussbereichen 4240 zum zweiten Gebiet 417.
  • Mit Bezug auf die Draufsicht von 4E sind die ersten Emitterkurzschlussbereiche 4210 über das erste Gebiet 407 verstreut. Laterale Ausdehnungen der ersten Emitterkurzschlussbereiche 4210 sind l3, l4, l5 und l6. Die zweiten Emitterkurzschlussbereiche 4240 sind über das zweite Gebiet 417 verstreut. Laterale Ausdehnungen der zweiten Emitterkurzschlussbereiche 4240 sind l5, l6, l7 und l8. Die ersten und zweiten Emitterkurzschlussbereiche 4210, 4240 unterscheiden sich in ihrer lateralen Ausdehnung in Bezug auf die ersten Emitterkurzschlussbereiche 4210 mit lateralen Ausdehnungen l3, l4 und die zweiten Emitterkurzschlussbereiche 4240 mit den lateralen Ausdehnungen l7, l8. Wählt man l7, l8 größer als l3, l4, so erlaubt dies ein Einstellen eines ersten Verhältnisses von einer Fläche der Vielzahl von verschiedenen ersten Emitterkurzschlussbereichen 4210 zum ersten Gebiet 407 kleiner als einem zweiten Verhältnis von zweiten Emitterkurzschlussbereichen 4240 zum zweiten Gebiet 417.
  • Mit Bezug auf die Draufsicht von 4F sind die ersten Emitterkurzschlussbereiche 4210 über das erste Gebiet 407 verstreut. Laterale Ausdehnungen der ersten Emitterkurzschlussbereiche 4210 sind l3, l4, l5 und l6. Die zweiten Emitterkurzschlussbereiche 4240 sind über das zweite Gebiet 417 verstreut. Laterale Ausdehnungen der zweiten Emitterkurzschlussbereiche 4240 l3, l4, l5 und l6 sind ähnlich der den ersten Emitterkurzschlussbereiche 4210. Durch Platzieren von mehr zweiten Emitterkurzschlussbereichen 4240 pro Einheitsfläche im zweiten Gebiet 417 als ersten Emitterkurzschlussbereichen 4210 pro Einheitsfläche im ersten Gebiet 407 kann ein erstes Verhältnis von einer Fläche der Vielzahl von verschiedenen ersten Emitterkurzschlussbereichen 4210 zum ersten Gebiet 407 kleiner eingestellt werden als ein zweites Verhältnis von den zweiten Emitterkurzschlussbereichen 4240 zum zweiten Gebiet 417.
  • Die in den exemplarischen Ausführungsformen oben beschriebenen festgelegten Leitungstypen können in jedem Fall auch umgekehrt werden. Daher ist es möglich, zum Beispiel einen p-Kanal RC-IGBT anstelle eines n-Kanal RC-IGBTs anzuwenden.
  • Merkmale, die zuvor im Zusammenhang mit einem Ausführungsbeispiel erläutert wurden können auch mit Merkmalen anderer Ausführungsbeispiele kombiniert werden, sofern sich diese Merkmale nicht gegenseitig ausschließen.
  • Obwohl spezifische Ausführungsbeispiele hier veranschaulicht und beschrieben sind, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von alternativen und/oder äquivalenten Ausführungen für die gezeigten und beschriebenen spezifischen Ausführungsbeispiele herangezogen werden kann, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll alle Anpassungen oder Veränderungen der hier diskutierten spezifischen Ausführungsbeispiele abdecken. Daher ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt ist.

Claims (20)

  1. Eine Halbleitervorrichtung, die einen IGBT aufweist, der aufweist: einen Halbleiterkörper (105, 205), der in einem ersten Gebiet (107, 207, 307, 407) ein Transistorzellenfeld umfasst, eine Junction-Termination-Struktur in einem das Transistorzellenfeld einfassenden zweiten Gebiet (117, 217, 417) auf einer ersten Seite (113, 213) des Halbleiterkörpers; ein Emitterbereich eines ersten Leitungstyps auf einer der ersten Seite (113, 213) gegenüberliegenden zweiten Seite (115) des Halbleiterkörpers (105, 205); und eine Diode (120), die eine Anode und eine Kathode aufweist, wobei ein Element aus Anode und Kathode einen Bodybereich (1270, 1271, 1272, 227) umfasst, das andere Element aus Anode und Kathode eine Vielzahl von verschiedenen ersten Emitterkurzschlussbereichen (1210, 1211, 4210) des zweiten Leitungstyps auf der zweiten Seite (115) gegenüber dem Transistorzellenfeld und wenigstens einen zweiten Emitterkurzschlussbereich (1240, 3240, 3241, 4240) des zweiten Leitungstyps auf der zweiten Seite (115) gegenüber der Junction-Termination-Struktur umfasst und der mindestens eine zweite Emitterkurzschlussbereich (1240, 2340, 4240) von den ersten Emitterkurzschlussbereichen (1210, 1211, 4210) verschieden ist, wobei ein erstes Verhältnis von einer Fläche der Vielzahl von verschiedenen ersten Emitterkurzschlussbereichen (1210, 1211, 4210) zu dem ersten Gebiet (107, 207, 307, 407) kleiner ist als ein zweites Verhältnis von dem mindestens einen zweiten Emitterkurzschlussbereich (1240, 3240, 3241, 4240) zu dem zweiten Gebiet (117, 217, 417).
  2. Die Halbleitervorrichtung gemäß Anspruch 1, wobei die Vielzahl von verschiedenen ersten Emitterkurzschlussbereichen (4210) und der mindestens eine zweite Emitterkurzschlussbereich (4240) sich mindestens in einem der Merkmale lateralen Ausdehnungen und Intervall der periodischen Anordnung unterscheiden.
  3. Die Halbleitervorrichtung gemäß einem der Ansprüche 1 oder 2, wobei der Emitterbereich, die Vielzahl von verschiedenen ersten Emitterkurzschlussbereichen (1210, 1211, 4210) und der mindestens eine zweite Emitterkurzschlussbereich (1240, 3240, 3241, 4240) in einer Ebene liegen.
  4. Die Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 3, wobei der Emitterbereich, die Vielzahl an verschiedenen ersten Emitterkurzschlussbereichen (1210, 1211, 4210) und der wenigstens eine zweite Emitterkurzschlussbereich (1240, 3240, 3241, 4240) elektrisch mit einer gemeinsamen Elektrode auf der zweiten Seite (115) verbunden sind.
  5. Die Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 4, wobei ein Umriss des mindestens einen zweiten Emitterkurzschlussbereichs (1240, 3240, 3241) eine geschlossene oder unterbrochene Schleife ist, die das Transistorzellenfeld einfasst.
  6. Die Halbleitervorrichtung gemäß Anspruch 5, wobei der mindestens eine zweite Emitterkurzschlussbereich (1240, 3240, 3241) eine Vielzahl oder eine Kombination von geschlossenen und unterbrochenen Schleifen umfasst, die das Transistorzellenfeld einfassen.
  7. Die Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 6, wobei der mindestens eine zweite Emitterkurzschlussbereich teilweise mit dem ersten Gebiet überlappt.
  8. Die Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 7, wobei das erste Verhältnis zwischen 1% und 80% des zweiten Verhältnisses liegt.
  9. Die Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 8, wobei das erste Verhältnis zwischen 0,01 und 0,2 liegt.
  10. Die Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 9, wobei das zweite Verhältnis zwischen 0,02 und 1 liegt.
  11. Die Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 10, wobei die Vielzahl an verschiedenen ersten Emitterkurzschlussbereichen (4210) über das erste Gebiet (407) verstreut sind.
  12. Die Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 11, wobei jeder der Vielzahl an verschiedenen ersten Emitterkurzschlussbereichen (1210, 1211, 4210) und der wenigstens eine zweite Emitterkurzschlussbereich (1240, 3240, 3241, 4240) eine elektrische Verbindung zwischen einer Driftzone und einer Elektrode auf der zweiten Seite herstellt.
  13. Die Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 12, wobei der IGBT einen Bodybereich (227) des ersten Leitungstyps umfasst, der an ein Gatedielektrikum angrenzt, und die Junction-Termination-Struktur im zweiten Gebiet (217) mindestens einen mit dem Bodybereich (227) elektrisch verbundenen Junction-Termination-Bereich (2260) des ersten Leitungstyps umfasst.
  14. Die Halbleitervorrichtung gemäß Anspruch 13, wobei der mindestens eine Junction-Termination-Bereich (2260) sich tiefer in den Halbleiterkörper erstreckt als der Bodybereich (227) und der mindestens eine Junction-Termination-Bereich (2260) eine höhere Dotierdosis des ersten Leitungstyps aufweist als der Bodybereich (227).
  15. Die Halbleitervorrichtung gemäß einem der Ansprüche 13 oder 14, wobei eine Breite des mindestens einen Junction-Termination-Bereichs (2260) zwischen 5 µm und 120 µm liegt.
  16. Die Halbleitervorrichtung gemäß einem der Ansprüche 13 bis 15, wobei vertikale Dotierprofile des mindestens einen Junction-Termination-Bereichs (2260) und des Bodybereichs (227) gleich sind, und der mindestens eine Junction-Termination-Bereich (2260) und der Bodybereich (227) elektrisch verbunden sind.
  17. Die Halbleitervorrichtung gemäß Anspruch 16, die weiter aufweist, einen Sourcebereich (218) des zweiten Leitungstyps im Transistorzellenfeld, wobei der Sourcebereich (218) im Junction-Termination-Bereich (2260) fehlt.
  18. Die Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 17, wobei eine Schwellspannung eines äußersten Transistorkanalbereichs an einem Übergang zwischen der Junction-Termination-Struktur und dem Transistorzellenfeld größer ist als eine Schwellspannung eines Kanalbereichs im Transistorzellenfeld.
  19. Die Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 18, wobei die Halbleitervorrichtung ein rückwärtsleitender IGBT ist, der einen p-dotierten Bodybereich und n-dotierte erste und zweite Emitterkurzschlussbereiche umfasst.
  20. Die Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 19, wobei der IGBT Grabentransistorzellen umfasst.
DE102014104061.9A 2013-03-26 2014-03-25 Bipolartransistor mit isolierter gateelektrode mit emitterkurzschlussbereichen Active DE102014104061B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/850,798 US9111989B2 (en) 2013-03-26 2013-03-26 Insulated gate bipolar transistor including emitter short regions
US13/850,798 2013-03-26

Publications (2)

Publication Number Publication Date
DE102014104061A1 true DE102014104061A1 (de) 2014-10-16
DE102014104061B4 DE102014104061B4 (de) 2018-03-01

Family

ID=51618519

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014104061.9A Active DE102014104061B4 (de) 2013-03-26 2014-03-25 Bipolartransistor mit isolierter gateelektrode mit emitterkurzschlussbereichen

Country Status (3)

Country Link
US (1) US9111989B2 (de)
CN (1) CN204155935U (de)
DE (1) DE102014104061B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014116759A1 (de) * 2014-11-17 2016-05-19 Infineon Technologies Austria Ag Halbleitervorrichtung mit struktur mit positivem temperaturkoeffizienten

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9159819B2 (en) * 2014-02-20 2015-10-13 Infineon Technologies Ag Semiconductor device and RC-IGBT with zones directly adjoining a rear side electrode
CN104485355A (zh) * 2014-12-31 2015-04-01 上海华虹宏力半导体制造有限公司 Rc-igbt器件
CN106847891B (zh) * 2017-02-23 2019-09-03 重庆邮电大学 一种通过mosfet控制结终端集成体二极管的rc-igbt器件
US11145717B2 (en) * 2018-10-01 2021-10-12 Pakal Technologies, Inc. Cellular insulated gate power device with edge design to prevent failure near edge
CN109728085B (zh) * 2018-12-29 2021-10-22 安建科技(深圳)有限公司 一种逆导型绝缘栅双极性晶体管
JP2024041096A (ja) * 2022-09-14 2024-03-27 株式会社東芝 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10250575B4 (de) 2002-10-30 2010-04-15 Infineon Technologies Ag IGBT mit monolithisch integrierter antiparalleler Diode
JP5045733B2 (ja) * 2008-12-24 2012-10-10 株式会社デンソー 半導体装置
US9153674B2 (en) 2009-04-09 2015-10-06 Infineon Technologies Austria Ag Insulated gate bipolar transistor
CN102934231B (zh) 2010-06-17 2016-02-17 Abb技术有限公司 功率半导体器件
JP5582102B2 (ja) 2010-07-01 2014-09-03 株式会社デンソー 半導体装置
JP5321669B2 (ja) * 2010-11-25 2013-10-23 株式会社デンソー 半導体装置
US8384151B2 (en) * 2011-01-17 2013-02-26 Infineon Technologies Austria Ag Semiconductor device and a reverse conducting IGBT

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014116759A1 (de) * 2014-11-17 2016-05-19 Infineon Technologies Austria Ag Halbleitervorrichtung mit struktur mit positivem temperaturkoeffizienten
US9660029B2 (en) 2014-11-17 2017-05-23 Infineon Technologies Austria Ag Semiconductor device having a positive temperature coefficient structure

Also Published As

Publication number Publication date
CN204155935U (zh) 2015-02-11
US9111989B2 (en) 2015-08-18
US20140291724A1 (en) 2014-10-02
DE102014104061B4 (de) 2018-03-01

Similar Documents

Publication Publication Date Title
DE102014110681B4 (de) Rückwärts leitender igbt und herstellungsverfahren dafür
DE102016125879B3 (de) Halbleitervorrichtung mit einer IGBT-Region und einer nicht schaltbaren Diodenregion
DE102014104061B4 (de) Bipolartransistor mit isolierter gateelektrode mit emitterkurzschlussbereichen
DE102015121566B4 (de) Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements
DE102007024113B4 (de) Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung derselben
DE102015120272B4 (de) Halbleiterbauelement mit Ladungskompensationsregion unter dem Gate-Graben
DE102014019916B3 (de) Halbleitervorrichtung
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE102019121859B3 (de) Siliziumcarbid-vorrichtung mit graben-gate
DE102015111371B4 (de) Halbleiterbauelement mit einem schaltbaren und einem nicht schaltbaren Diodengebiet
DE102014119278A1 (de) Halbleiterbauelemente
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
DE102012100349A1 (de) Halbleiterbauelement und Reverse Conducting IGBT
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE112014006692B4 (de) Halbleiteranordnung
DE102016101647A1 (de) Halbleitervorrichtung mit superjunction-struktur und transistorzellen in einem übergangsbereich entlang einem transistorzellenbereich
DE102013002988A1 (de) Halbleiterbauelement mit verbesserter Robustheit
DE102016120292A1 (de) Halbleitervorrichtung, die eine Transistorvorrichtung enthält
EP0913000B1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE102014105353B4 (de) Halbleiterbauelement mit kompensationsgebieten
DE102015107103A1 (de) Bipolar-Transistor mit isolierter Gate-Elektrode
DE102018100237B4 (de) Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit und Verfahren zum Herstellen eines Leistungshalbleiterbauelements
DE112014001296T5 (de) Leistungshalbleitervorrichtung und entsprechendes Modul
DE102009044670B4 (de) Bipolares Halbleiterbauelement und Herstellungsverfahren
DE102017129955A1 (de) Halbleitervorrichtung mit einem barrierengebiet

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final