DE102015120272B4 - Halbleiterbauelement mit Ladungskompensationsregion unter dem Gate-Graben - Google Patents

Halbleiterbauelement mit Ladungskompensationsregion unter dem Gate-Graben Download PDF

Info

Publication number
DE102015120272B4
DE102015120272B4 DE102015120272.7A DE102015120272A DE102015120272B4 DE 102015120272 B4 DE102015120272 B4 DE 102015120272B4 DE 102015120272 A DE102015120272 A DE 102015120272A DE 102015120272 B4 DE102015120272 B4 DE 102015120272B4
Authority
DE
Germany
Prior art keywords
main surface
field plate
gate trench
region
compensation zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015120272.7A
Other languages
English (en)
Other versions
DE102015120272A1 (de
Inventor
Oliver Blank
Franz Hirler
Minghao Jin
Martin Henning Vielemeyer
Li Juin Yip
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102015120272A1 publication Critical patent/DE102015120272A1/de
Application granted granted Critical
Publication of DE102015120272B4 publication Critical patent/DE102015120272B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Composite Materials (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Halbleiterbauelement (100), umfassend:ein Halbleitersubstrat (102), das eine Hauptoberfläche (104) und eine Rückoberfläche (106) umfasst, die vertikal von der Hauptoberfläche (104) beabstandet ist, eine erste dotierte Region (108), eine zweite dotierte Region (110) und eine dritte dotierte Region (112), wobei die zweite (110) und dritte (112) dotierte Region in der ersten dotierten Region (108) gebildet sind, wobei sich die zweite dotierte Region (110) von der Hauptoberfläche (104) in das Substrat (102) erstreckt, wobei die dritte dotierte Region (112) zwischen der ersten (108) und der zweiten (110) dotierten Region unter der Hauptoberfläche (104) positioniert ist;einen ersten und zweiten Feldplattengraben (126), die sich vertikal von der Hauptoberfläche (104) zu einem Boden erstrecken, der in der ersten dotierten Region (108) angeordnet ist;eine erste und zweite Feldplatte (130), die in dem ersten und zweiten Feldplattengraben (126) angeordnet sind und dielektrisch von dem Substrat isoliert sind;einen dritten und vierten Feldplattengraben, die sich von der Hauptoberfläche (104) zu einem Boden erstrecken, der in der ersten dotierten Region (108) angeordnet ist;eine dritte und vierte Feldplatte, die in dem dritten und vierten Feldplattengraben angeordnet sind und dielektrisch von dem Substrat isoliert sind;einen Gate-Graben (120), der lateral zwischen dem ersten und zweiten Feldplattengraben (126) angeordnet ist und sich vertikal von der Hauptoberfläche (104) durch die zweite und dritte dotierte Region (110), (112) so erstreckt, dass ein Boden des Grabens in der ersten dotierten Region (108) angeordnet ist;eine Gate-Elektrode (122), die in dem Gate-Graben (120) angeordnet ist und dielektrisch von dem Substrat isoliert ist, wobei die Gate-Elektrode (122) ausgebildet ist, um einen elektrisch leitfähigen Kanal in der dritten dotierten Region (112) zu steuern; undeine Kompensationszone, die sich vertikal von dem Boden des Gate-Grabens (120) tiefer in die erste dotierte Region (108) erstreckt,wobei die Kompensationszone lateral mit dem Gate-Graben (120) ausgerichtet ist, wobei die Kompensationszone benachbart zu den Feldplatten (130) entlang einer Querschnittebene des Bauelements ist, die parallel zu der Hauptoberfläche ist, wobei die erste und zweite dotierte Region (108), (110) einen ersten Leitfähigkeitstyp aufweisen undwobei die dritte dotierte Region (112) und die Kompensationszone einen zweiten Leitfähigkeitstyp aufweisen,wobei die Gate-Elektrode (122) lateral zwischen dem dritten und vierten Feldplattengraben angeordnet ist,wobei die Kompensationszone unter einem Abschnitt des Gate-Grabens (120) angeordnet ist, der äquidistant zu der ersten, zweiten, dritten und vierten Feldplatte ist,wobei der erste, zweite, dritte und vierte Feldplattengraben jeweils eine geschlossene Schleife in einer Ebene parallel zu der Hauptoberfläche bilden,wobei der erste, zweite, dritte und vierte Feldplattengraben kollektiv in einem Rechteck angeordnet sind,wobei das Rechteck in der Ebene parallel zu der Hauptoberfläche (104) gebildet ist und durch Mittelpunkte der geschlossenen Schleifen definiert ist,wobei der Abschnitt des Gate-Grabens (120), der äquidistant zu der ersten, zweiten, dritten und vierten Feldplatte (130) ist, in einem Zentrum des Rechtecks ist,wobei der Gate-Graben (120) einen ersten und zweiten lateralen Abschnitt aufweist, die einen Schnittpunkt miteinander in der Mitte des Rechtecks bilden,wobei die Kompensationszone sich von dem Boden des Gate-Grabens (120) an dem Schnittpunkt erstreckt, undwobei die Kompensationszone an Regionen des Substrats unterbrochen ist, in denen lateral benachbarte aus dem ersten, zweiten, dritten und vierten Feldplattengraben am nächsten zueinander sind.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Anmeldung bezieht sich auf Halbleiterbauelemente und bezieht sich insbesondere auf Kompensationstechniken zum Verbessern des Kompromisses zwischen Ein-Widerstand und Durchbruchspannung bei Leistungsschaltbauelementen.
  • HINTERGRUND
  • Halbleitertransistoren, insbesondere feldeffektgesteuerte Schaltbauelemente, wie z.B. Metalloxidhalbleiter-Feldeffekttransistoren (MOSFET; Metal Oxide Semiconductor Field Effect Transistor) und Bipolartransistoren mit isoliertem Gate (IGBT; Insulated Gate Bipolar Transistor) wurden bei einer großen Vielzahl von Anwendungen verwendet, wie z.B. Leistungsversorgungen, Leistungswandlern, Elektroautos und Klimaanlagen. Viele dieser Anwendungen sind Hochleistungsanwendungen, die erfordern, dass die Transistoren in der Lage sind, beträchtlich Strom und/oder Spannung unterzubringen. Bei Hochleistungsanwendungen sind zwei Bauelementparameter, die eine wesentliche Rolle bei dem Gesamtverhalten des Bauelements spielen, Ein-Zustand-Widerstand Ron und Durchbruchspannung VBr. Ein niedrigerer Ein-Zustand-Widerstand Ron ist eine wünschenswerte Charakteristik für einen Leistungstransistor, da er den resistiven Leistungsverlust minimiert (und entsprechende Wärmeerzeugung), der auftritt, wenn sich das Bauelement in einem vorwärtsleitenden Zustand befindet. Unterdessen ist eine hohe Durchbruchspannung VBr eine wünschenswerte Charakteristik für einen Leistungstransistor, da sie sicherstellt, dass das Bauelement bei Vorhandensein von großen Sperrspannungen in einem Aus-Zustand bleibt.
  • Vertikale Transistoren werden üblicherweise bei Hochleistungsanwendungen verwendet, aufgrund der vorteilhaften Charakteristika von Ein-Zustand-Widerstand Ron und Durchbruchspannung VBr, die diese Bauelemente bieten. Vertikale Bauelemente sind ausgebildet, um Strom in einer Richtung senkrecht zu den Oberflächen des Halbleitersubstrats zu leiten. Üblicherweise umfassen diese Bauelemente eine Drift-Region in dem Substrat zwischen den Ausgangsregionen (z.B. Source/Drain-Regionen). Durch Senken der Dotierungskonzentration der Drift-Region kann die Wahrscheinlichkeit eines Lawinen-Durchbruchs in dem Bauelement reduziert werden und folglich kann die Rückwärtssperrfähigkeit des Bauelements verbessert werden. Ein Senken der Dotierungskonzentration der Drift-Region geht jedoch zu Lasten eines erhöhten Ein-Zustand-Widerstands Ron, da es die Konzentration von Trägern senkt, die für eine Leitung verfügbar sind, wenn das Bauelement in dem Ein-Zustand ist.
  • Durch Verbessern des Kompromisses zwischen Ein-Zustand-Widerstand Ron und Durchbruchspannung VBr ist es möglich, den Ein-Zustand-Widerstand Ron des Bauelements zu verringern, während die Rückwärtssperrfähigkeit beibehalten wird. Alternativ kann eine Verbesserung dieses Kompromisses verwendet werden, um ein Bauelement mit erhöhter Rückwärtssperrfähigkeit bereitzustellen, während der Ein-Zustand-Widerstand Ron des Bauelements beibehalten wird.
  • Eine Technik, die zum vorteilhaften Verschieben des Kompromisses zwischen Ein-Zustand-Widerstand Ron und Durchbruchspannung VBr bei einem Transistor verwendet wird umfasst es, einen Vorteil aus dem Kompensationsprinzip zu ziehen. Das Kompensationsprinzip basiert auf einer gegenseitigen Kompensation von Ladungen in dem Bauelement. Kompensationsstrukturen können an oder in der Nähe der Drift-Region bereitgestellt sein, um Träger vom entgegengesetzten Typ zu jenen Trägern zu erzeugen, die in einer Raumladungsregion vorhanden sind, die sich in der Drift-Region bildet, wenn das Bauelement rückwärts vorgespannt wird.
  • Eine Anwendung des Kompensationsprinzips bei Leistungsschaltbauelementen umfasst das Bereitstellen von Feldplatten in dem Bauelement, die sich vertikal in die Drift-Region erstrecken. Die Feldplatten können derart vorgespannt sein, dass sie Kompensationsladungen in die Drift-Region in einem Rückwärtssperrzustand einbringen. Feldplatten sind jedoch nicht vollständig effektiv bei der Beseitigung der elektrischen Felder, die einen Lawinen-Durchbruch verursachen können.
  • Halbleiterbauelemente, welche Feldplatten verwenden, werden in den Druckschriften DE 10 2013 105 060 A1 sowie US 7 345 342 B2 vorgeschlagen.
  • ZUSAMMENFASSUNG
  • Es besteht ein Bedarf zum Bereitstellen eines Halbleiterbauelements, eines Leistungstransistors und eines Verfahrens zum Bilden eines Halbleiterbauelements.
  • Ein solcher Bedarf kann durch den Gegenstand von einem oder mehreren beliebigen der Ansprüche erfüllt werden.
  • Einige Ausführungsbeispiele beziehen sich auf ein Halbleiterbauelement, umfassend ein Halbleitersubstrat, das eine Hauptoberfläche und eine Rückoberfläche umfasst, die vertikal von der Hauptoberfläche beabstandet ist, eine erste dotierte Region, eine zweite dotierte Region und eine dritte dotierte Region, wobei die zweite und dritte dotierte Region in der ersten dotierten Region gebildet sind, wobei sich die zweite dotierte Region von der Hauptoberfläche in das Substrat erstreckt, wobei die dritte dotierte Region zwischen der ersten und der zweiten dotierten Region unter der Hauptoberfläche positioniert ist; einen ersten und zweiten Feldplattengraben, die sich vertikal von der Hauptoberfläche zu einem Boden erstrecken, der in der ersten dotierten Region angeordnet ist; eine erste und zweite Feldplatte, die in dem ersten und zweiten Feldplattengraben angeordnet sind und dielektrisch von dem Substrat isoliert sind; einen Gate-Graben, der lateral zwischen dem ersten und zweiten Feldplattengraben angeordnet ist und sich vertikal von der Hauptoberfläche durch die zweite und dritte dotierte Region, so erstreckt, dass ein Boden des Grabens in der ersten dotierten Region angeordnet ist; eine Gate-Elektrode, die in dem Gate-Graben angeordnet ist und dielektrisch von dem Substrat isoliert ist, wobei die Gate-Elektrode ausgebildet ist, um einen elektrisch leitfähigen Kanal in der dritten dotierten Region zu steuern; und eine Kompensationszone, die sich vertikal von dem Boden des Gate-Grabens tiefer in die erste dotierte Region erstreckt, wobei die Kompensationszone lateral mit dem Gate-Graben ausgerichtet ist, wobei die Kompensationszone benachbart zu den Feldplatten entlang einer Querschnittebene des Bauelements ist, die parallel zu der Hauptoberfläche ist, wobei die erste und zweite dotierte Region, einen ersten Leitfähigkeitstyp aufweisen und wobei die dritte dotierte Region und die Kompensationszone einen zweiten Leitfähigkeitstyp aufweisen. Weiterhin umfasst das Halbleiterbauelement ferner einen dritten und vierten Feldplattengraben, die sich von der Hauptoberfläche zu einem Boden erstrecken, der in der ersten dotierten Region angeordnet ist; und eine dritte und vierte Feldplatte, die in dem dritten und vierten Feldplattengraben angeordnet sind und dielektrisch von dem Substrat isoliert sind, wobei die Gate-Elektrode lateral zwischen dem dritten und vierten Feldplattengraben angeordnet ist, und wobei die Kompensationszone unter einem Abschnitt des Gate-Grabens angeordnet ist, der äquidistant zu der ersten, zweiten, dritten und vierten Feldplatte ist. Der erste, zweite, dritte und vierte Feldplattengraben bilden jeweils eine geschlossene Schleife in einer Ebene parallel zu der Hauptoberfläche, wobei der erste, zweite, dritte und vierte Feldplattengraben kollektiv in einem Rechteck angeordnet sind, wobei das Rechteck in der Ebene parallel zu der Hauptoberfläche gebildet ist und durch Mittelpunkte der geschlossenen Schleifen definiert ist und wobei der Abschnitt des Gate-Grabens, der äquidistant zu der ersten, zweiten, dritten und vierten Feldplatte ist, in einem Zentrum des Rechtecks ist. Der Gate-Graben umfasst einen ersten und zweiten lateralen Abschnitt, die einen Schnittpunkt miteinander in der Mitte des Rechtecks bilden, und wobei die Kompensationszone sich von dem Boden des Gate-Grabens an dem Schnittpunkt erstreckt. Die Kompensationszone ist an Regionen des Substrats unterbrochen, in denen lateral benachbarte aus dem ersten, zweiten, dritten und vierten Feldplattengraben am nächsten zueinander sind.
  • Optional sind nur die Gate-Elektrode und ein Gate-Dielektrikum in dem Gate-Graben angeordnet, und wobei ein Boden der Kompensationszone näher zu der Hauptoberfläche beabstandet ist als die Böden des ersten und zweiten Feldplattengrabens.
  • Wiederum optional ist die Kompensationszone ausgebildet, um ein elektrisches Feld im Sperrzustand an einem Ort zwischen der Hauptoberfläche und dem Boden von zumindest einem der Feldplattengräben zu maximieren und um das elektrische Feld im Sperrzustand am Boden desselben Feldplattengrabens zu reduzieren, wobei das elektrische Feld im Sperrzustand ein elektrisches Feld ist, das sich in der ersten dotierten Region entwickelt, wenn ein p-n-Übergang zwischen der ersten und dritten dotierten Region rückwärts vorgespannt ist.
  • Wiederum optional sind der erste und zweite laterale Abschnitt des Gate-Grabens orthogonal zueinander sind.
  • Wiederum optional erstreckt sich die Kompensationszone von dem Boden des Gate-Grabens nur an dem Schnittpunkt.
  • Optional sind die Kompensationszone und die zweite dotierte Region elektrisch miteinander durch einen Kontakt gekoppelt sind, der sich durch den Gate-Graben erstreckt, wobei der Kontakt lateral benachbart zu einem Ende der Gate-Elektrode ist.
  • Wiederum optional ist der erste Leitfähigkeitstyp ein n-Typ und der zweite Leitfähigkeitstyp ein p-Typ.
  • Einige Ausführungsbeispiele beziehen sich auf einen Leistungstransistor, umfassend ein Halbleitersubstrat, umfassend eine Hauptoberfläche und eine Rückoberfläche, die vertikal von der Hauptoberfläche beabstandet ist, eine Drift-Region, eine Source-Region und eine Body-Region, wobei die Source-Region und die Body-Region in der Drift-Region gebildet sind, wobei sich die Source-Region von der Hauptoberfläche in das Substrat erstreckt, wobei die Body-Region zwischen der Source-Region und der Drift-Region unter der Hauptoberfläche positioniert ist; einen ersten und zweiten Feldplattengraben, die sich vertikal von der Hauptoberfläche zu einem Boden erstrecken, der in der Drift-Region angeordnet ist; eine erste und zweite Feldplatte, die in dem ersten bzw. zweiten Feldplattengraben angeordnet sind und dielektrisch von dem Substrat isoliert sind; einen Gate-Graben, der lateral zwischen dem ersten und zweiten Feldplattengraben angeordnet ist und sich vertikal von der Hauptoberfläche durch die Source-Region und die Body-Region so erstreckt, dass der Gate-Graben einen Boden aufweist, der in der Drift-Region eingeordnet ist; eine Gate-Elektrode, die in dem Gate-Graben angeordnet ist und dielektrisch von dem Substrat isoliert ist, wobei die Gate-Elektrode ausgebildet ist, um einen elektrisch leitfähigen Kanal in der Body-Region zu steuern; und eine Kompensationszone, die sich vertikal von dem Boden des Gate-Grabens tiefer in die Drift-Region erstreckt, wobei die Kompensationszone lateral mit dem Gate-Graben ausgerichtet ist, und wobei die Kompensationszone benachbart zu den Feldplatten entlang einer Querschnittebene des Bauelements ist, die parallel zu der Hauptoberfläche ist. Weiterhin umfasst der Leistungstransistor ferner eine Drain-Region, die sich von der Rückoberfläche in den Halbleiter-Body erstreckt und mit der Drift-Region gekoppelt ist; eine Source-Elektrode, die auf der Hauptoberfläche angeordnet ist und elektrisch mit der Source-Region verbunden ist; und eine Drain-Elektrode, die auf der Rückoberfläche angeordnet ist und elektrisch mit der Drain-Region verbunden ist, wobei die Drift-Region, die Source-Region und die Drain-Region n-Typ-Regionen sind, wobei die Drift-Region leichter dotiert ist als die Source- und Drain-Region, und wobei die Body-Region und die Kompensationszone p-Typ-Regionen sind, wobei die Kompensationszone eine unterschiedliche Dotierungskonzentration aufweist als die Body-Region. Ferner umfasst der Leistungstransistor einen dritten und vierten Feldplattengraben, die sich von der Hauptoberfläche zu einem Boden erstrecken, der in der Drift-Region angeordnet ist; und eine dritte und vierte Feldplatte, die in dem dritten bzw. vierten Feldplattengraben angeordnet sind und dielektrisch von dem Substrat isoliert sind, wobei die Gate-Elektrode lateral zwischen dem dritten und vierten Feldplattengraben angeordnet ist, und wobei die Kompensationszone unter einem Abschnitt des Gate-Grabens angeordnet ist, der äquidistant zu der ersten, zweiten, dritten und vierten Feldplatte ist. Die Kompensationszone ist an Regionen innerhalb der Drift-Zone unterbrochen, in denen lateral benachbarte aus dem ersten, zweiten, dritten und vierten Feldplattengraben am nächsten zueinander sind.
  • Optional bilden der erste, zweite, dritte und vierte Feldplattengraben jeweils eine geschlossene Schleife in einer Ebene parallel zu der Hauptoberfläche, wobei der erste, zweite, dritte und vierte Feldplattengraben kollektiv in einem Rechteck angeordnet sind, wobei das Rechteck in der Ebene parallel zu der Hauptoberfläche gebildet ist und durch Mittelpunkte der geschlossenen Schleife definiert ist, und wobei der Abschnitt des Gate-Grabens, der äquidistant zu der ersten, zweiten, dritten und vierten Feldplatte ist, in einer Mitte des Rechtecks liegt.
  • Wiederum optional ist die Kompensationszone ausgebildet, um ein elektrisches Feld im Sperrzustand an einem Ort zwischen der Hauptoberfläche und dem Boden von zumindest einem der Feldplattengräben zu maximieren und um das elektrische Feld im Sperrzustand am Boden desselben Feldplattengrabens zu reduzieren, wobei das elektrische Feld im Sperrzustand ein elektrisches Feld ist, das sich in der ersten dotierten Region entwickelt, wenn ein p-n-Übergang zwischen der ersten und dritten dotierten Region rückwärts vorgespannt ist.
  • Einige Ausführungsbeispiele beziehen sich auf ein Verfahren zum Bilden eines Halbleiterbauelements, umfassend das Bilden eines Halbleitersubstrats, umfassend eine Hauptoberfläche und eine Rückoberfläche, die vertikal von der Hauptoberfläche beabstandet ist, eine erste dotierte Region, eine zweite dotierte Region und eine dritte dotierte Region, wobei die zweite und dritte dotierte Region in der ersten dotierten Region gebildet sind, wobei sich die zweite dotierte Region von der Hauptoberfläche in das Substrat erstreckt, wobei die dritte dotierte Region zwischen der ersten und zweiten dotierten Region unter der Hauptoberfläche positioniert ist; Bilden eines ersten und zweiten Feldplattengrabens, die sich vertikal von der Hauptoberfläche zu einem Boden erstrecken, der in der ersten dotierten Region angeordnet ist; Bilden einer ersten und zweiten Feldplatte, die in dem ersten bzw. zweiten Feldplattengraben angeordnet sind und dielektrisch von dem Substrat isoliert sind; Bilden eines Gate-Grabens, der lateral zwischen dem ersten und zweiten Feldplattengraben angeordnet ist und sich vertikal von der Hauptoberfläche durch die zweite und dritte dotierte Region so erstreckt, dass der Gate-Graben einen Boden aufweist, der in der ersten dotierten Region angeordnet ist; Bilden einer Gate-Elektrode, die in dem Gate-Graben angeordnet ist und dielektrisch von dem Substrat isoliert ist, wobei die Gate-Elektrode ausgebildet ist, um einen elektrisch leitfähigen Kanal in der dritten dotierten Region zu steuern; und Bilden einer Kompensationszone, die sich vertikal von dem Boden des Gate-Grabens tiefer in die erste dotierte Region erstreckt, wobei die Kompensationszone lateral mit dem Gate-Graben ausgerichtet ist, wobei die Kompensationszone benachbart zu den Feldplatten entlang einer Querschnittebene des Bauelements ist, die parallel zu der Hauptoberfläche ist, wobei die erste und zweite dotierte Region, einen ersten Leitfähigkeitstyp aufweisen, und wobei die dritte dotierte Region und die Kompensationszone einen zweiten Leitfähigkeitstyp aufweisen. Das Verfahren umfasst ferner das Bilden eines dritten und vierten Feldplattengraben, die sich von der Hauptoberfläche zu einem Boden erstrecken, der in der ersten dotierten Region angeordnet ist, sowie das Bilden einer dritten und vierten Feldplatte, die in dem dritten und vierten Feldplattengraben angeordnet sind und dielektrisch von dem Substrat isoliert sind. Die Gate-Elektrode ist lateral zwischen dem dritten und vierten Feldplattengraben angeordnet ist, wobei die Kompensationszone unter einem Abschnitt des Gate-Grabens angeordnet ist, der äquidistant zu der ersten, zweiten, dritten und vierten Feldplatte ist. Der erste, zweite, dritte und vierte Feldplattengraben bilden jeweils eine geschlossene Schleife in einer Ebene parallel zu der Hauptoberfläche, wobei der erste, zweite, dritte und vierte Feldplattengraben kollektiv in einem Rechteck angeordnet sind, wobei das Rechteck in der Ebene parallel zu der Hauptoberfläche gebildet ist und durch Mittelpunkte der geschlossenen Schleifen definiert ist und wobei der Abschnitt des Gate-Grabens, der äquidistant zu der ersten, zweiten, dritten und vierten Feldplatte ist, in einem Zentrum des Rechtecks ist. Der Gate-Graben umfasst einen ersten und zweiten lateralen Abschnitt, die einen Schnittpunkt miteinander in der Mitte des Rechtecks bilden, und wobei die Kompensationszone sich von dem Boden des Gate-Grabens an dem Schnittpunkt erstreckt.
  • Die Kompensationszone ist an Regionen des Substrats unterbrochen, in denen lateral benachbarte aus dem ersten, zweiten, dritten und vierten Feldplattengraben am nächsten zueinander sind.
  • Optional umfasst das Bilden des Gate-Grabens das Bilden einer Oxidmaske, die eine erste Dicke aufweist, auf der Hauptoberfläche, und das Ätzen von Abschnitten des Substrats, die durch die Oxidmaske freigelegt sind, und das Bilden der Kompensationszone umfasst das Bilden einer Opfer-Oxidschicht, die eine zweite Dicke aufweist, an dem Boden des Gate-Grabens, und das Implantieren von Dotierstoffen durch die Opfer-Oxidschicht, während die Oxidmaske auf der Hauptoberfläche angeordnet ist, wobei die erste Dicke größer ist als die zweite Dicke, derart, dass die Dotierstoffe im Wesentlichen durch die Oxidmaske daran gehindert werden, die Hauptoberfläche zu penetrieren.
  • Wiederum optional ist die Maske ausgebildet, um einen ersten und zweiten lateralen Abschnitt des Gate-Grabens zu bilden, die orthogonal zueinander sind und einen Schnittpunkt in dem Substrat bilden, und wobei das Bilden der Kompensationszone das Abdecken des ersten und zweiten lateralen Abschnitts des Gate-Grabens außerhalb des Schnittpunkts während des Implantierens der Dotierstoffatome unter Verwendung einer weiteren Maske aufweist, derart, dass die Kompensationszone außerhalb des Schnittpunkts unterbrochen wird.
  • Figurenliste
  • Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgetreu relativ zueinander. Gleiche Bezugszeichen bezeichnen entsprechende ähnliche Teile. Die Merkmale der verschiedenen dargestellten Ausführungsbeispiele können kombiniert werden, außer sie schließen einander aus. Ausführungsbeispiele sind in den Zeichnungen gezeigt und werden detailliert in der Beschreibung angegeben, die folgt.
    • 1 stellt eine Querschnittansicht eines Halbleiterbauelements mit einem Graben-Gate dar (Trench Gate), das zwischen einem Paar aus Kompensationsfeldplatten angeordnet ist.
    • 2 zeigt eine Draufsichtkonfiguration des Graben-Gates und der Feldplatten bei dem Bauelement von 1.
    • 3 zeigt eine Draufsichtkonfiguration des Graben-Gates und der Feldplatten bei dem Bauelement von 1.
    • 4 zeigt eine Querschnittansicht eines Halbleiterbauelements mit einer Kompensationszone, die unter dem Gate-Graben angeordnet ist, gemäß einem Ausführungsbeispiel.
    • 5 zeigt einen Vergleich eines elektrischen Feldes, das in der Drift-Region vorhanden ist, zwischen einem Bauelement mit der Kompensationszone und einem Bauelement ohne die Kompensationszone.
    • 6 zeigt eine Draufsichtkonfiguration der Kompensationszone gemäß einem Ausführungsbeispiel.
    • 7 zeigt eine Draufsichtkonfiguration der Kompensationszone gemäß einem anderen Ausführungsbeispiel.
    • 8 zeigt eine Draufsichtkonfiguration der Kompensationszone gemäß einem anderen Ausführungsbeispiel.
    • 9 zeigt eine Querschnittansicht des Halbleiterbauelements mit einer Kontaktstruktur zum Kontaktieren der Kompensationszone mit einer externen Elektrode gemäß einem Ausführungsbeispiel.
    • 10-13 zeigen eine Prozesssequenz zum Bilden von selbstausrichtenden Gate-Gräben und Kompensationszonen in einem Halbleitersubstrat gemäß einem Ausführungsbeispiel.
  • DETAILLIERTE BESCHREIBUNG
  • Bezugnehmend auf 1 ist eine Querschnittansicht eines ladungskompensierenden Halbleiterbauelements 100 gezeigt. Das Halbleiterbauelement 100 ist in einem Halbleitersubstrat 102 gebildet. Das Substrat 102 umfasst eine Hauptoberfläche 104 und eine Rückoberfläche 106, die vertikal von der Hauptoberfläche 104 beabstandet ist. D.h., die Hauptoberfläche 104 und die Rückoberfläche 106 sind gegenüberliegend zueinander angeordnet. Das Substrat 102 umfasst eine erste dotierte Region 108, eine zweite dotierte Region 110 und eine dritte dotierte Region 112. Die zweite und dritte dotierte Region 110, 112 können innerhalb der ersten dotierten Region 108 gebildet sein. Z.B. kann die erste dotierte Region 108 aus einer leicht dotierten Epitaxialschicht gebildet sein und die zweite und dritte dotierte Region 110, 112 können implantierte oder diffundierte Regionen sein, die höher dotiert sind als die erste dotierte Region 108. Die zweite dotierte Region 110 erstreckt sich von der Hauptoberfläche 104 in das Substrat 102. Die dritte dotierte Region 112 ist zwischen der ersten und zweiten dotierten Region 108, 110 unter der Hauptoberfläche 104 positioniert. Die erste und zweite dotierte Region 108, 110 weisen eine Majoritätsträgerkonzentration von einem ersten Leitfähigkeitstyp auf (z.B. n-Typ) und die dritte dotierte Region 112 weist eine Majoritätsträgerkonzentration von einem zweiten Leitfähigkeitstyp auf (z.B. p-Typ). Somit umfasst das Bauelement 100 zwei p-n-Übergänge unter der Hauptoberfläche 104. Ein erster p-n-Übergang 114 ist zwischen der ersten und dritten dotierten Region 108, 112 unter der Hauptoberfläche 104 und ein zweiter p-n-Übergang 116 ist zwischen der zweiten und dritten dotierten Region 110, 112 unter der Hauptoberfläche 104.
  • Gemäß einem Beispiel ist das Bauelement 100 ein n-Kanal-MOSFET, bei dem die erste dotierte Region 108 eine n-Typ-Drift-Region ist, die zweite dotierte Region 110 eine n-Typ-Source-Region ist und dritte dotierte Region 112 eine p-Typ-Body-Region ist. Das Bauelement umfasst ferner eine n-Typ-Drain-Region 118, die sich von der Rückoberfläche 106 in das Halbleitersubstrat 102 erstreckt. Die Drain-Region 118 ist mit der Drift-Region 108 entweder direkt oder indirekt gekoppelt. Z.B. kann eine n-Typ-Feldstoppregion (nicht gezeigt), die höher dotiert ist als die Drift-Region 108, zwischen der Drain-Region 118 und der Drift-Region 108 positioniert sein.
  • Das Bauelement 110 kann als vertikales Bauelement mit einem Gate-Graben 120 ausgebildet sein, der sich vertikal von der Hauptoberfläche 104 in das Halbleitersubstrat 102 erstreckt. Der Gate-Graben 120 erstreckt sich vertikal durch die Source-Region 110 und die Body-Region 112, sodass ein Boden des Grabens 120 in der Drift-Region 108 angeordnet ist. Der Gate-Graben 120 ist direkt benachbart zu dem ersten und zweiten p-n-Übergang 114, 116.
  • Eine Gate-Elektrode 122 ist in dem Gate-Graben 120 angeordnet. Die Gate-Elektrode 122 ist aus einem elektrisch leitfähigen Material gebildet, wie z.B. Polysilizium, oder einem leitfähigen Metall (z.B. Aluminium oder Wolfram). Die Gate-Elektrode 122 ist dielektrisch von dem Substrat 102 durch ein Gate-Dielektrikum 124 isoliert. Das Gate-Dielektrikum 124 kann eine Oxidschicht sein, wie z.B. SiO2, die in dem Gate-Graben 120 gebildet ist.
  • Der Gate-Graben 120 ist lateral zwischen einem ersten und zweiten Feldplattengraben 126 angeordnet. Der erste und zweite Feldplattengraben 126 erstrecken sich vertikal von der Hauptoberfläche 104 in das Halbleitersubstrat 102. Die Böden des ersten und zweiten Feldplattengrabens sind in der Drift-Region 108 angeordnet.
  • Eine erste und zweite Feldplatte 130 sind in dem ersten bzw. zweiten Feldplattengraben 126 angeordnet. Die erste und zweite Feldplatte 130 sind aus einem elektrisch leitfähigen Material gebildet, wie z.B. Polysilizium, oder einem leitfähigen Metall (z.B. Aluminium oder Wolfram). Die erste und zweite Feldplatte 130 sind dielektrisch von dem Substrat 102 durch ein Felddielektrikum 134 isoliert. Das Felddielektrikum 134 kann eine Oxidschicht sein, wie z.B. SiO2, die in den Feldplattengräben 126 gebildet ist.
  • Gemäß einem Beispiel ist die Source-Region 110 mit einem Source-Potential durch eine Source-Elektrode 136 verbunden. Wie in 1 gezeigt ist, ist die Source-Elektrode 136 an der Hauptoberfläche 104 angeordnet und erstreckt sich über die Body-Region 110, um sowohl die Source- als auch Body-Region 110, 112 mit dem Source-Potential zu verbinden. Alternativ kann die Source-Region 110 mit dem Source-Potential von einer lateralen Seite kontaktiert werden. Die Drain-Region 118 kann mit einem Drain-Potential durch eine Drain-Elektrode (nicht gezeigt) verbunden sein. Die Drain-Elektrode kann auf der Rückoberfläche 106 gebildet sein. Alternativ kann die Drain-Elektrode auf der Hauptoberfläche 104 gebildet sein und mit der Drain-Region 118 durch einen Durchkontakt verbunden sein.
  • Auf allgemein bekannte Weise ist die Gate-Elektrode 122 ausgebildet, um einen elektrisch leitfähigen Kanal in der Body-Region 112 zu steuern und eine Schaltoperation für das Bauelement 100 auszuführen. Z.B. kann die Gate-Elektrode 122 relativ zu einem Source-Potential vorgespannt sein, um einen elektrisch leitfähigen Kanal in der Body-Region 112 zu bilden oder zu entfernen, wodurch eine Ein/Aus-Steuerung des Bauelements 100 bereitgestellt wird.
  • Wenn das Bauelement 100 in einem Rückwärtssperrzustand ist, d.h. wenn das Bauelement 100 ausgeschaltet ist und der erste p-n-Übergang 114 rückwärts vorgespannt ist, erstreckt sich eine Raumladungszone (d.h. eine Verarmungsregion) von dem ersten p-n-Übergang 114 in die Drift-Region 108. Wenn das Bauelement 100 stärker rückwärts vorgespannt wird, breitet sich die Raumladungszone weiter in die Drift-Region 108 und hin zu der Drain-Region 118 aus. Positiv geladene Donatoren, die in dem Abschnitt der Drift-Region 108 der Raumladungszone vorhanden sind, werden hin zu negativ geladenen Akzeptoren gezogen, die in dem Abschnitt der Body-Region 112 der Raumladungszone vorhanden sind. Somit, wenn eine Rückwärtsspannung, die an das Bauelement 100 angelegt ist, zunimmt, baut sich ein elektrisches Feld in der Raumladungszone an dem ersten p-n-Übergang 114 aufgrund der gegenseitigen Anziehung zwischen den Ladungen auf, die auf jeder Seite des ersten p-n-Übergangs 114 vorhanden sind. Wenn das elektrische Feld die kritische Feldstärke Ec des Halbleitermaterials erreicht, tritt ein Lawinendurchbruch auf und das Bauelement 100 ist nicht mehr in der Lage, die Sperrspannung zu blockieren.
  • Um das oben beschriebene Phänomen zu mindern, umfasst das Bauelement die Feldplatten 130, die sich in die Drift-Region 108 benachbart zu dem Leit-Pfad erstrecken. Die Feldplatten 130 sind ausgebildet, um Kompensationsladungen benachbart zu der Drift-Region 108 bereitzustellen. Die Feldplatten 130 können derart vorgespannt sein, dass Kompensationsladungen in den Feldplatten 130 vorhanden sind, wenn das Bauelement 100 in einem Rückwärtssperrzustand ist. Z.B. können die Feldplatten 130 mit einem Source-Potential durch einen Kontakt (nicht gezeigt) verbunden sein, der sich von der Hauptoberfläche 104 erstreckt. Wenn somit das Bauelement 100 in einem Rückwärtssperrzustand ist, liegt eine kapazitive Kopplung zwischen den positiv geladenen Donatoren, die in der Drift-Region 108 vorhanden sind, und den negativen Ladungen in den Feldplatten 130 vor, die den Gradienten des elektrischen Feldes in der Raumladungsregion verringert.
  • Bezugnehmend auf 2 ist eine mögliche Konfiguration des Bauelements 100 aus einer Draufsicht-Perspektive gezeigt. 2 zeigt eine Zelle des Bauelements 100, die mehrere Male (z.B. zehn, hundert, tausend, etc.) in einem einzelnen Substrat 102 repliziert werden kann. Der Gate-Graben 120 erstreckt sich lateral zwischen zwei Seiten der Zelle und kann eine kontinuierliche Struktur sein, die sich über mehrere benachbarte Zellen erstreckt. Eine Mehrzahl der Zellen kann verwendet werden, um ein einzelnes Bauelement zu bilden (z.B. MOSFET, IGBT, Diode, etc.). Ferner können mehrere Bauelemente gebildet werden, wobei jedes der Bauelemente eine oder mehrere der Zellen umfasst.
  • Bei dem Bauelement von 2 liegt eine Mehrzahl von Feldplattengräben 126 vor, die in regelmäßigen Intervallen benachbart zu dem Gate-Graben 120 auftreten. Gemäß einem Beispiel umfasst eine Zelle des Bauelements einen ersten, zweiten, dritten und vierten Feldplattengraben 126. Der dritte und vierte Feldplattengraben 126 können ähnlich oder identisch ausgebildet sein wie der erste und zweite Feldplattengraben 126, die bezugnehmend auf 1 offenbart wurden. D.h., der dritte und vierte Feldplattengraben 126 erstrecken sich von der Hauptoberfläche 104 zu einem Boden, der in der Drift-Region 108 angeordnet ist. Ferner sind eine dritte und vierte Feldplatte 130 in dem dritten bzw. vierten Feldplattengraben 126 angeordnet und sind dielektrisch von dem Substrat 102 auf die vorangehend beschriebene Weise isoliert.
  • Bezugnehmend auf 3 ist eine Draufsichtperspektive einer Zelle des Bauelements 100 gemäß einem anderen Beispiel gezeigt. Bei dem Beispiel von 3 umfasst der Gate-Graben 120 einen ersten und zweiten lateralen Abschnitt 138, 140, die einen Schnittpunkt miteinander bilden. D.h., der Gate-Graben 120 erstreckt sich entlang der Hauptoberfläche 104 in zwei unterschiedlichen lateralen Richtungen und konvergiert an dem Schnittpunkt. Gemäß einem Beispiel sind der erste und zweite laterale Abschnitt 138, 140 des Gate-Grabens 120 orthogonal zueinander, derart, dass der Gate-Graben 120 einen 90°-Winkel an dem Schnittpunkt bildet. Alternativ können der erste und zweite laterale Abschnitt 138, 140 an dem Schnittpunkt einen schiefen Winkel bilden.
  • Bei dem Beispiel von 3 bilden die Feldplattengräben 126 jeweils eine geschlossene Schleife in einer Ebene parallel zu der Hauptoberfläche 104. Eine geschlossene Schleife kann jegliche nicht lineare Form sein, wie z.B. ein Oval, Kreis, Rechteck, Polygon, etc., bei dem die Seitenwände des Grabens erweiternd sind. Z.B. sind die in 2 und 3 gezeigten Gräben als Oktagone ausgebildet. Diese Gräben können sogenannte „Nadelgräben“ sein, wie durch das US8 247 865 B an Hirler beschrieben ist, dessen Inhalt hierin durch Bezugnahme in seiner Gesamtheit aufgenommen ist. Die Feldplattengräben 126 können verjüngte Seitenwände aufweisen. D.h., die Feldplattengräben 126 können sich in der vertikalen Richtung verbreitern oder verschmälern.
  • Vorteilhafterweise stellen die in 2 und 3 gezeigten Layouts eine raumeffiziente Konfiguration für ein Schaltbauelement mit vorteilhaften Charakteristika bezüglich Ein-Widerstand Ron und Durchbruchspannung VBR dar. Das Layout der Gate-Gräben 120 stellt ausgedehnte Kanalbreiten dar, die verstärkte Leitung und niedrigeren Ein-Widerstand RON bereitstellen. Ferner nützt das Layout der Gate-Gräben 120 effizient den verfügbaren Bereich des Substrats 102. Mittlerweile können die Feldplattengräben 126 ohne weiteres über das Substrat 102 mit engen Distanzen zu dem Gate-Graben 120 strukturiert werden.
  • Obwohl das in 2 und 3 gezeigte Bauelement Kompensationsstrukturen umfasst, ist eine weitere Kompensation möglich und für das Gesamtbauelementverhalten vorteilhaft. Bei der gezeigten Konfiguration ist der Kompensationseffekt der Feldplatten 130 über das Bauelement 100 nicht einheitlich. D.h., es gibt Bereiche der Drift-Region 108 in denen die Feldplatten 130 nicht so effektiv beim Kompensieren von Ladungen während des Rückwärtssperrens sind. Diese Bereiche entsprechen Abschnitten der Drift-Region 108, die am weitesten weg von den Feldplatten 130 beabstandet sind. Die Ladungen in diesem Abschnitt der Drift-Region 108 werden am wenigsten durch die Kompensationsladungen beeinflusst, die in den Feldplatten vorhanden sind, und werden mehr an Ladungen in der Body-Region 112 angezogen.
  • 2 und 3 umfassen einen Kreis A, der die Abschnitte des Bauelements 100 anzeigt, in denen der Kompensationseffekt der Feldplatten 130 auf einem Minimum ist. Der Kreis A identifiziert einen Abschnitt des Substrats 102, der äquidistant zu den Feldplattengräben 126 ist. Der Kreis A zeigt keine bestimmte Grenze per se an und zeigt stattdessen eine Region an. D.h., der Radius des Kreises A, der in 2 und 3 gezeigt ist, ist nicht anzeigend für jegliche Art von Schwelle. Der Radius des Kreises A kann verkleinert oder vergrößert werden und der Kreis A kann trotzdem die Region einschließen, die äquidistant zu den Feldplattengräben 126 ist, vorausgesetzt die Mitte des Kreises A ist an einem absoluten Maximum zu den Feldplattengräben 126 angeordnet.
  • Die Mitte des Kreises A, die äquidistant zu den Feldplattengräben 126 angeordnet ist, kann bezugnehmend auf ein Rechteck B definiert sein, das durch die Feldplattengräben 126 gebildet wird. Die Ecken des Rechtecks sind durch die entsprechenden Mittelpunkte der geschlossenen Schleifen definiert, die durch den ersten, zweiten, dritten und vierten Feldplattengraben 126 gebildet werden. Die Mitte dieses Rechtecks B ist äquidistant zu der ersten, zweiten, dritten und vierten Feldplatte 130, die zentral innerhalb der Feldplattengräben 126 angeordnet sind. In 2 und 3 wurde das Rechteck B über die Hauptoberfläche 104 überlagert. Das Rechteck B ist jedoch unter der Hauptoberfläche 104 angeordnet und wird verwendet, um einen Abschnitt der Drift-Region 108 unter dem Gate-Graben 120 zu definieren.
  • Bezugnehmend auf 4 ist ein Bauelement 100 mit einer verbesserten Kompensationsfähigkeit gezeigt. Das Bauelement 100 von 4 ist identisch zu dem Bauelement 100 von 1, außer dass es eine Kompensationszone 142 umfasst, die unter dem Gate-Graben 120 angeordnet ist. Bei einem Bauelement 100, das die Feldplattenkonfigurationen aufweist, die in 2-3 gezeigt sind, kann die Kompensationszone 142 vorteilhaft an Abschnitten der Drift-Region 108 angeordnet sein, in denen der Kompensationseffekt der Feldplatten 130 minimiert ist.
  • Die Kompensationszone 142 ist entgegengesetzt zu der Drift-Region 108 dotiert. Wenn die Drift-Region 108 z.B. eine n-Typ-Region ist, ist die Kompensationszone 142 eine p-Typ-Region. Aufgrund des Vorhandenseins der Kompensationszone 142 liegt ein größerer p-n-Ladungsausgleich in dem Abschnitt der Drift-Region 108 des Bauelements 100 vor. Somit kann der Kompromiss zwischen Ein-Widerstand RON und Durchbruchsspannung VBR bei dem Bauelement 100 verbessert werden. Z.B. kann die Dotierungskonzentration der Drift-Region 108 erhöht werden, was zu einem niedrigeren Ein-Widerstand RON führt. Unterdessen wird der Nennwert der Durchbruchspannung VBR des Bauelements 100 im Vergleich zu einem vergleichbaren Bauelement ohne die Kompensationszone 142 beibehalten, da weniger Anziehung zwischen Ladungen in einer vertikalen Richtung des Bauelements 100 vorliegt.
  • Die Kompensationszone 142 erstreckt sich vertikal von dem Boden des Gate-Grabens 120 tiefer in die Drift-Region 108. Gemäß einem Ausführungsbeispiel ist ein Boden der Kompensationszone 142 näher zu der Hauptoberfläche 104 beabstandet als die Böden des ersten und zweiten Feldplattengrabens 126. Z.B. können sich die Feldplattengräben 126 über einen Großteil (d.h. 50, 75 oder sogar 100%) der vertikalen Dicke der Drift-Region 108 erstrecken. Im Gegensatz dazu kann die Kompensationszone 142 derart ausgebildet sein, dass ein Boden der Kompensationszone 142 von dem ersten p-n-Übergang 114 um eine Distanz von zwischen 10 und 50 % einer Dicke der Drift-Region beabstandet ist.
  • Gemäß einem Ausführungsbeispiel ist die Kompensationszone 142 benachbart zu den Feldplatten 130 entlang einer Querschnittebene des Bauelements 100, die parallel zu der Hauptoberfläche 104 ist. Wie z.B. in 4 gezeigt ist, schneidet die Querschnittlinie I-I sowohl die Kompensationszone 142 als auch die Feldplatten 130.
  • Gemäß einem Ausführungsbeispiel sind nur die Gate-Elektrode 122 und das Gate-Dielektrikum 120 in dem Gate-Graben 120 angeordnet. Somit kann das Bauelement 100 bei niedrigeren Kosten und weniger Komplexität im Vergleich zu einem Bauelement mit anderen Leitern (z.B. Feldelektroden) hergestellt werden, die in dem Gate-Graben 120 angeordnet sind.
  • 5 zeigt den Einfluss der Kompensationszone 142 auf einem elektrischen Feld im Sperrzustand des Bauelements 100. Das elektrische Feld im Sperrzustand ist ein elektrisches Feld, das in der Drift-Region 108 um den Plattengraben 126 entsteht, wenn der erste p-n-Übergang 114 rückwärts vorgespannt ist. Die gestrichelte Linie C zeigt eine Stärke des elektrischen Feldes im Sperrzustand bei einem Bauelement 100 ohne die Kompensationszone 142 (d.h. dem Bauelement 100 von 1) und die gestrichelte Linie D zeigt eine Stärke des elektrischen Feldes im Sperrzustand bei einem Bauelement 100 mit der Kompensationszone 142. Wie ersichtlich ist führt das Vorhandensein der Kompensationszone 142 zu einem Maximum (d.h. Spitzenwert) bei dem elektrischen Feld im Sperrzustand, das an einem Ort zwischen der Hauptoberfläche 104 und dem Boden des Feldplattengrabens 126 auftritt. Genauer gesagt ist die Spitze des elektrischen Feldes im Sperrzustand an einem Ort, der dem Boden der Kompensationszone 142 entspricht. Ferner reduziert der Einschluss der Kompensationszone 142 in das Bauelement 100 das elektrische Feld im Sperrzustand auf einem Boden des Feldplattengrabens 126, wo sich das elektrische Feld im Sperrzustand um den Feldplattengraben 126 krümmt.
  • Das reduzierte elektrische Feld an dem Boden des Feldplattengrabens 126 verringert die Wahrscheinlichkeit einer Hot-Carrier-Injektion (Heiß-Träger-Injektion) zwischen der Drift-Region und der Feldplatte 130, wodurch der Kompensationseffekt der Feldelektrode verbessert wird und die Wahrscheinlichkeit eines Lawinen-Durchbruchs bei dem Bauelement 100 verringert wird. Somit kann durch Anordnen der Kompensationszone 142 auf die in 4 gezeigte Weise eine vorteilhafte Verschiebung von Ein-Widerstand RON versus Durchbruchspannung VBD realisiert werden.
  • Das elektrische Feld im Sperrzustand, das in 5 gezeigt ist, kann abhängig von Bauelementanforderungen geändert und optimiert werden. Verschiedene Faktoren, die die Form des elektrischen Feldes im Sperrzustand beeinflussen, umfassen (sind aber nicht beschränkt auf) die Geometrie des Gate-Grabens 120, die Geometrie der Kompensationszone 142 und die Geometrie der Feldplatten 142.
  • 6-8 zeigen verschiedene laterale Konfigurationen der Kompensationszone 142 entlang der Querschnittlinie I-I', entnommen in 4. Jede der Figuren zeigt eine der Zellen mit den lateralen Grenzen der Kompensationszone 142 und den Feldplattengräben 126. Die lateralen Grenzen des Gate-Grabens 120 sind auf die Figuren durch gestrichelte Linien überlagert. Die Konfiguration des Gate-Grabens 120 von 3 wird als ein Beispiel verwendet. Es können jedoch andere Konfigurationen eines Gate-Grabens 120, wie z.B. die Grabenkonfiguration von 2, als Alternative bereitgestellt werden.
  • Bei jedem der Ausführungsbeispiele von 6-8 ist die Kompensationszone 142 unter dem Abschnitt des Gate-Grabens 120 angeordnet, der äquidistant zu den Feldplatten 130 ist. D.h., die Kompensationszone 142 überlappt den Kreis A, der in 2-3 angezeigt ist. Somit ist die Kompensationszone 142 in einem Abschnitt der Drift-Region 108 bereitgestellt, der am wenigsten durch die Feldplatten 130 beeinflusst ist. In einigen Fällen ist die Kompensationszone 142 auch in anderen Abschnitten der Zellen vorgesehen.
  • Bezugnehmend auf 6 sind der erste, zweite, dritte und vierte Feldplattengraben 126 kollektiv in dem Rechteck B auf die Weise angeordnet, die vorangehend bezugnehmend auf 2-3 erörtert wurde. Die Kompensationszone 142 erstreckt sich von einem Boden des Abschnitts des Gate-Grabens 120, der in einer Mitte des Rechtecks B ist. Bei den Ausführungsbeispielen, bei denen der Gate-Graben 120 einen Schnittpunkt zwischen dem ersten und zweiten lateralen Abschnitt 138, 140 umfasst, erstreckt sich die Kompensationszone 142 von dem Boden des Gate-Grabens 120 an den Schnittpunkt.
  • Gemäß einem Ausführungsbeispiel ist die Kompensationszone 142 elektrisch potentialfrei (floating). D.h., die Kompensationszone 142 ist vollständig von der Drift-Region 108 und dem Boden des Gate-Grabens 120 (der einen elektrischen Isolator umfasst) derart umgeben, dass sie nicht mit jeglichen anderen Regionen des Bauelements 100 verbunden ist. Bei diesem Ausführungsbeispiel bleibt die Kompensationszone 142 nicht auf einem konstanten Potential. Diese Konfiguration ist möglich, wenn Unterbrechungen in der Kompensationszone 142 außerhalb der Mitte des Rechtecks B vorhanden sind, wie in 6 gezeigt ist. In den unterbrochenen Abschnitten der Kompensationszone 142 grenzt der Boden des Gate-Grabens 120 direkt an die Drift-Region 108 an.
  • Alternativ kann die Kompensationszone 142 elektrisch mit dem Source-Potential verbunden sein. Diese Verbindung kann bereitgestellt werden durch erweitern der Kompensationszone 142 zu der Body-Region 110 (z.B. durch laterale Ausdiffusion). In der Region des Bauelements, in der die Kompensationszone 142 mit der Body-Region 110 verbunden ist, liegt kein Kanal vor. Der Kanal existiert jedoch in der Body-Region 110 und verbindet in Abschnitten des Bauelements mit der Drift-Region 108, in den unterbrochenen Abschnitten der Kompensationszone 142.
  • Gemäß einem Ausführungsbeispiel ist die Kompensationszone 142 an Regionen des Substrats 102 unterbrochen, in denen lateral benachbarte aus dem ersten, zweiten, dritten und vierten Feldplattengraben 126 am nächsten zueinander sind. Bei dem in 6 gezeigten Layout entsprechen Regionen des Substrats 102, in denen lateral benachbarte aus dem ersten, zweiten, dritten und vierten Feldplattengraben 126 am nächsten zueinander sind, den Grenzen des Rechtecks B. Durch Unterbrechen der Kompensationszone 142 in diesen Regionen können die Feldplattengräben 126 enger zueinander beabstandet sein und enger zu dem Gate-Graben 120 sein. Wenn die Feldplattengräben 126 zu nahe zu der Kompensationszone 142 sind, könnte das Vorhandensein der Kompensationszone 142 zu einer nicht vernachlässigbaren Reduktion bei dem Ein-Widerstand RON führen. D.h., wenn die Kompensationszone 142 einen wesentlichen Abschnitt der Drift-Region 108 einnimmt, kann sie einen Stromfluss hemmen. Somit kann abhängig davon, wie das Bauelement 100 ausgebildet ist, die Einlagerung der Kompensationszone 142 in das Bauelement 100 eine Pufferdistanz zwischen der Kompensationszone 142 und den Feldplattengräben 126 erfordern. Die Konfiguration von 6 erlaubt eine Reduktion bei dieser Pufferdistanz, da die Kompensationszone 142 nicht an Orten bereitgestellt ist, an denen die Feldplattengräben 126 am nächsten zu dem Gate-Graben 120 sind.
  • Bezugnehmend auf 7 ist eine alternative Konfiguration der Kompensationszone 142 gezeigt. Bei diesem Ausführungsbeispiel erstreckt sich die Kompensationszone 142 von dem Boden des Gate-Grabens 120 nur an dem Schnittpunkt. Die Kompensationszone 142 erstreckt sich nicht von dem Boden des Gate-Grabens 120 in dem Rest des ersten und zweiten lateralen Abschnitts 138, 140 außerhalb des Schnittpunkts.
  • 8 zeigt eine Konfiguration, bei der sich die Kompensationszone 142 kontinuierlich sowohl entlang dem ersten als auch zweiten lateralen Abschnitt 138, 140 erstreckt und nicht unterbrochen ist. Die Kompensationszone 142 von 8 kann elektrisch potentialfrei sein oder kann alternativ mit einem Potential verbunden sein. Bei diesem Ausführungsbeispiel kann die Kompensationszone 142 mit dem Source-Potential (d.h. demselben Potential, mit dem die Source-Region 110 verbunden ist) an einer Region des Substrats 102 außerhalb der Zellenregion gekoppelt sein. Diese Verbindung stellt einen Leit-Pfad für Ladungen bereit, um in die Kompensationszone 142 zu fließen, und verbessert daher den Kompensationseffekt der Kompensationszone 142.
  • Obwohl die gezeigten Feldplattengräben 126 in dem Rechteck B ausgebildet sind, sind andere Konfigurationen möglich und die hierin beschriebene Kompensationszone 142 kann in Verbindung mit diesen Konfigurationen verwendet werden. Z.B. können die Feldplattengräben 126 in einem Pentagon, Hexagon, etc. ausgebildet sein und die Kompensationszone 142 kann unter den Gate-Gräben 120 auf die in 6-8 offenbarte Weise bereitgestellt sein.
  • 9 zeigt eine potentielle Konfiguration zum elektrischen Verbinden der Kompensationszone 142 mit einem externen Anschluss, wie z.B. einem Source-Anschluss. 9 ist eine Querschnittansicht des Substrats 102 entlang dem Gate-Graben 120, wie durch die gestrichelte Linie II-II' dargestellt ist, die in 8 gezeigt ist. Die Ansicht von 9 zeigt einen Abschnitt des Substrats 102, der außerhalb von einer der Zellenregionen ist, die in 8 gezeigt sind. In dieser Region des Substrats 102 enden die Gate-Elektrode 122 und der Gate-Graben 120. Der Gate-Graben 120 erstreckt sich lateral über ein Ende der Gate-Elektrode 122 hinaus, derart, dass eine laterale Region des Gate-Grabens 120 vorliegt, in der nur das Gate-Dielektrikum 124 bereitgestellt ist. In dieser lateralen Region erstreckt sich ein Kontakt 144 von der Hauptoberfläche 104 zu der Kompensationszone 142. Somit erstreckt sich ein Kontakt, der lateral benachbart zu dem Ende der Gate-Elektrode 122 ist durch den Gate-Graben 120 und stellt die elektrische Verbindung zwischen der Kompensationszone 142 und einer Source-Elektrode bereit. Optional kann die Kompensationsregion eine hochdotierte Region 128 umfassen, um eine niederohmige Verbindung mit dem Kontakt 144 bereitzustellen.
  • 10-13 zeigen ausgewählte Verarbeitungsschritte bei einem Verfahren zum Bilden des Bauelements 100, das hierin beschrieben ist. Bezugnehmend auf 10 wird ein Halbleitersubstrat 102 gebildet. Das Halbleitersubstrat 102 kann aus einem oder mehreren einer Vielzahl von Halbleitermaterialien bestehen oder diese umfassen, die zum Bilden integrierter Schaltungsbauelemente verwendet werden, wie z.B. Silizium (Si), Siliziumcarbid (SiC), Germanium (Ge), ein Silizium-Germanium-Kristall (SiGe), Gallium-Nitrid (GaN), GalliumArsenid (GaAs), und ähnliches. Das Halbleitersubstrat 102 kann ein Bulk-Halbleitermaterial sein oder kann alternativ eine oder mehrere epitaxial gewachsene Schichten umfassen. Gemäß einem Ausführungsbeispiel umfasst das Substrat 102 eine epitaxial gewachsene Schicht 144 aus n-Typ-Silizium, die schließlich die Drift-Region 108 des Bauelements 100 bildet.
  • Eine Maske 146 wird auf dem Substrat 102 gebildet. Die Maske 146 kann eine relativ dicke Oxidschicht sein, wie z.B. TEOS (Tetraethyl Orthosilikat). Die Maske 146 wird mit Öffnungen 148 strukturiert, um Abschnitte des Substrats 102 freizulegen. Die Maske 146 kann strukturiert werden, um die gewünschte Geometrie des Gate-Grabens 120 zu bilden. Z.B. kann die Geometrie des Gate-Grabens 120 in 3 realisiert werden, wobei die Maske 146 derart strukturiert wird, dass die Öffnungen 148 mit lateralen Abschnitten umfasst, die sich in orthogonalen Richtungen erstrecken und sich gegenseitig schneiden.
  • Bezugnehmend auf 11 werden Abschnitte des Substrats 102, die durch die Maske 146 freigelegt sind, weggeätzt, um den Gate-Graben 120 zu bilden. Dieser Ätzprozess kann z.B. ein nasschemischer Ätzprozess sein.
  • Bezugnehmend auf 12 wird eine Opferoxidschicht 150 am Boden des Gate-Grabens 120 gebildet. Die Opfer-Oxidschicht 150 kann eine Schicht aus Siliziumdioxid (SiO2) sein, die z.B. durch eine Abscheidungstechnik gebildet wird.
  • Bezugnehmend auf 13 werden Dotierstoffe in das Substrat 102 unter Verwendung der Opfer-Oxidschicht 150 als eine Streuschicht implantiert. Die Dicke der Opfer-Oxidschicht 150 ist derart, dass Dotierstoffatome in der Lage sind, durch die Opfer-Oxidschicht 150 zu penetrieren und in das Substrat 102 unter den Boden des Gate-Grabens 120 zu dispergieren. Die Verwendung der Opfer-Oxidschicht 150 erhöht die Größe der Kompensationszonen 142 und verbessert die Einheitlichkeit der Dotierungskonzentration im Vergleich zu einer Technik, die die Opfer-Oxidschicht 150 nicht verwendet. Ferner ist die Opfer-Oxidschicht 150 ausgebildet, um eine wesentliche Implantation der Dotierstoffatome entlang der Seitenwände des Gate-Grabens 102 zu verhindern.
  • Die Opfer-Oxidschicht 150 kann relativ dünn im Vergleich zu der Maske 146 sein, derart, dass die Dotierstoffatome die Opfer-Oxidschicht 150 penetrieren aber nicht die Maske 146. Gemäß einem Ausführungsbeispiel weist die Opfer-Oxidschicht 150 eine Dicke von zwischen 5 und 50 nm auf, wie z.B. 15 nm, und die Maske 146 weist eine Dicke von zwischen 100-1000 nm auf, wie z.B. 350 nm. Durch Bereitstellen der unterschiedlichen Dicke der Maske 146 und der Opfer-Oxidschicht 150 ist es möglich, die Kompensationszonen 142 am Boden des Gate-Grabens 120 zu bilden, während der Rest des Substrats 102 von den Dotierstoffen maskiert wird, die verwendet werden, um die Kompensationszonen 142 zu bilden.
  • Die laterale Geometrie der Kompensationszonen 142 kann unter Verwendung von Maskierungstechniken gesteuert werden. Z.B. kann die Konfiguration der Kompensationszone 142, die in 6 gezeigt ist, durch Bilden einer weiteren Maske auf dem Substrat 102 bereitgestellt werden, wobei die weitere Maske Abschnitte des Gate-Grabens 120 außerhalb des Schnittpunkts abdeckt. Diese abgedeckten Abschnitte des Gate-Grabens 120 entsprechen den Unterbrechungen in den Kompensationszonen 142.
  • Vorteilhafterweise erlaubt die Verarbeitungstechnik, die bezugnehmend auf 10-13 beschrieben ist, die Bildung des Bauelements 100 auf kosteneffektive Weise und mit engen Prozesstoleranzen. Da die Maske 146 verwendet wird, um sowohl die Gate-Gräben 120 als auch die Kompensationszonen 142 zu bilden, werden die Verarbeitungskosten minimiert. Ferner sind die Kompensationszonen 142 mit den Gate-Gräben 120 selbstausgerichtet. D.h., die Kompensationszonen 142 sind lateral mit den Gate-Gräben 120 ausgerichtet, aufgrund der gemeinsamen Maske, die zum Bilden beider Bauelementstrukturen verwendet wird. Daher können die Kompensationszonen 142 unter den Gate-Gräben 120 mit einem hohen Präzisionsgrad erzeugt werden.
  • Nach der Implantation der Dotierstoffe, um die Kompensationszonen 142 zu bilden, kann die Opfer-Oxidschicht 150 entfernt werden. Der Rest der oben beschriebenen Merkmale des Bauelements 100 (z.B. die Gate-Elektrode 122, das Gate-Dielektrikum 124, Source- und Body-Region 112, 110, etc.) kann unter Verwendung herkömmlich bekannter Techniken gebildet werden.
  • Das Bauelement 100 ist ausschließlich zu exemplarischen Zwecken als n-Kanal-MOSFET dargestellt und beschrieben. Eine Vielzahl von unterschiedlichen Bauelementtypen kann mit Ladungskompensationsstrukturen implementiert sein (d.h. den Feldplattengräben 126 und der Kompensationszone 142), die hierin beschrieben sind. Z.B. kann der Leitfähigkeitstyp der Body-, Source- und Drain-Region umgekehrt sein, sodass das Bauelement 100 ein p-Kanal-MOSFET ist. Das Bauelement 100 kann ein Bauelement vom Anreicherungstyp oder vom Verarmungstyp sein. Das Bauelement 100 ist nicht notwendigerweise ein MOSFET, und kann als jegliche andere Art eines aktiven Halbleiterbauelements implementiert sein, wie z.B. als Diode, Thyristor, IGBT, etc.
  • Wie hierin verwendet beziehen sich eine „vertikale Richtung“ und entsprechende Richtungsbeschreibungen wie „sich vertikal erstrecken“ eine Richtung, die senkrecht zu der Haupt- und Rück-Oberfläche 104, 106 des Substrats 102 ist. Eine „laterale Richtung“ und entsprechende Richtungsbeschreibungen, wie z.B. „sich lateral erstrecken“ beziehen sich auf eine Richtung, die parallel zu der Haupt- und Rück-Oberfläche 104, 106 des Substrats 102 und senkrecht zu der vertikalen Richtung ist.
  • In dieser Beschreibung wird n-dotiert als erster Leitfähigkeitstyp bezeichnet, während p-dotiert als zweiter Leitfähigkeitstyp bezeichnet wird. Alternativ können die Halbleiterbauelemente mit entgegengesetzten Dotierungsbeziehungen gebildet sein, sodass der erste Leitfähigkeitstyp p-dotiert sein kann und der zweite Leitfähigkeitstyp n-dotiert sein kann. Ferner stellen einige Figuren relative Dotierungskonzentrationen an durch Anzeigen von „-“ oder „+“ neben dem Leitfähigkeitstyp. Z.B. bedeutet „n-“ eine Dotierungskonzentration, die weniger ist als die Dotierungskonzentration einer „n“-Dotierungsregion während eine „n+“-Dotierungsregion eine größere Dotierungskonzentration aufweist als die „n“-Dotierungsregion. Das Anzeigen der relativen Dotierungskonzentration bedeutet jedoch nicht, dass Dotierungsregionen derselben relativen Dotierungskonzentration dieselbe absolute Dotierungskonzentration aufweisen müssen, außer anderweitig angegeben. Z.B. können zwei unterschiedliche n+-Dotierungsregionen unterschiedliche absolute Dotierungskonzentrationen aufweisen. Dasselbe gilt z.B. für eine n+-Dotierungs- und eine p+-Dotierungs-Region.
  • Spezifische Ausführungsbeispiele, die in dieser Beschreibung beschrieben sind, beziehen sich, ohne darauf beschränkt zu sein, auf Halbleiterbauelemente, insbesondere auf Feldeffekthalbleitertransistoren und Herstellungsverfahren dafür. Innerhalb dieser Beschreibung werden die Ausdrücke „Halbleiterbauelement“ und „Halbleiterkomponente“ synonym verwendet. Das gebildete Halbleiterbauelement ist üblicherweise ein vertikales Halbleiterbauelement, wie z.B. ein vertikaler MOSFET mit einer Source-Metallisierung, die auf der ersten Oberfläche angeordnet ist, einer isolierten Gate-Elektrode, die in einem vertikalen Graben neben der ersten Oberfläche angeordnet ist und einer Drain-Metallisierung, die auf einer zweiten Oberfläche angeordnet ist, die gegenüberliegend zu der ersten Oberfläche ist. Üblicherweise ist das gebildete Halbleiterbauelement ein Leistungshalbleiterbauelement mit einem aktiven Bereich mit einer Mehrzahl von MOSFET-Zellen zum Tragen und/oder Steuern eines Laststroms. Ferner weist das Leistungshalbleiterbauelement üblicherweise einen Peripheriebereich mit zumindest einer Randabschlussstruktur auf, die zumindest teilweise den aktiven Bereich umgibt, von oben betrachtet.
  • Räumlich bezogene Ausdrücke wie z.B. „unter“, „darunter“, „unterer“, „über“, „oberer“ und ähnliches werden verwendet, um die Beschreibung zu vereinfachen, um die Positionierung von einem Element relativ zu einem zweiten Element zu erklären. Diese Ausdrücke sollen unterschiedliche Ausrichtungen des Bauelements 100 zusätzlich zu jenen unterschiedlichen Ausrichtungen einschließen, die in den Figuren gezeigt sind. Ferner werden auch Ausdrücke wie „erster“, „zweiter“ und ähnliches verwendet, um verschiedene Elemente, Regionen, Abschnitte, etc. zu beschreiben und sollen nicht als einschränkend betrachtet werden. Gleiche Ausdrücke beziehen sich durchgehend in der Beschreibung auf gleiche Elemente.
  • Wie hierin verwendet sind die Ausdrücke „haben“, „enthalten“, „umfassen“ und „aufweisen“ und Ähnliche offene Ausdrücke, die das Vorhandensein von angegebenen Elementen oder Merkmalen anzeigen aber keine zusätzlichen Elemente oder Merkmale ausschließen. Die Artikel „einer, eine, eines“ und „der, die, das“ sollen Plural sowie Singular umfassen, außer der Kontext gibt eindeutig anderes vor.

Claims (13)

  1. Halbleiterbauelement (100), umfassend: ein Halbleitersubstrat (102), das eine Hauptoberfläche (104) und eine Rückoberfläche (106) umfasst, die vertikal von der Hauptoberfläche (104) beabstandet ist, eine erste dotierte Region (108), eine zweite dotierte Region (110) und eine dritte dotierte Region (112), wobei die zweite (110) und dritte (112) dotierte Region in der ersten dotierten Region (108) gebildet sind, wobei sich die zweite dotierte Region (110) von der Hauptoberfläche (104) in das Substrat (102) erstreckt, wobei die dritte dotierte Region (112) zwischen der ersten (108) und der zweiten (110) dotierten Region unter der Hauptoberfläche (104) positioniert ist; einen ersten und zweiten Feldplattengraben (126), die sich vertikal von der Hauptoberfläche (104) zu einem Boden erstrecken, der in der ersten dotierten Region (108) angeordnet ist; eine erste und zweite Feldplatte (130), die in dem ersten und zweiten Feldplattengraben (126) angeordnet sind und dielektrisch von dem Substrat isoliert sind; einen dritten und vierten Feldplattengraben, die sich von der Hauptoberfläche (104) zu einem Boden erstrecken, der in der ersten dotierten Region (108) angeordnet ist; eine dritte und vierte Feldplatte, die in dem dritten und vierten Feldplattengraben angeordnet sind und dielektrisch von dem Substrat isoliert sind; einen Gate-Graben (120), der lateral zwischen dem ersten und zweiten Feldplattengraben (126) angeordnet ist und sich vertikal von der Hauptoberfläche (104) durch die zweite und dritte dotierte Region (110), (112) so erstreckt, dass ein Boden des Grabens in der ersten dotierten Region (108) angeordnet ist; eine Gate-Elektrode (122), die in dem Gate-Graben (120) angeordnet ist und dielektrisch von dem Substrat isoliert ist, wobei die Gate-Elektrode (122) ausgebildet ist, um einen elektrisch leitfähigen Kanal in der dritten dotierten Region (112) zu steuern; und eine Kompensationszone, die sich vertikal von dem Boden des Gate-Grabens (120) tiefer in die erste dotierte Region (108) erstreckt, wobei die Kompensationszone lateral mit dem Gate-Graben (120) ausgerichtet ist, wobei die Kompensationszone benachbart zu den Feldplatten (130) entlang einer Querschnittebene des Bauelements ist, die parallel zu der Hauptoberfläche ist, wobei die erste und zweite dotierte Region (108), (110) einen ersten Leitfähigkeitstyp aufweisen und wobei die dritte dotierte Region (112) und die Kompensationszone einen zweiten Leitfähigkeitstyp aufweisen, wobei die Gate-Elektrode (122) lateral zwischen dem dritten und vierten Feldplattengraben angeordnet ist, wobei die Kompensationszone unter einem Abschnitt des Gate-Grabens (120) angeordnet ist, der äquidistant zu der ersten, zweiten, dritten und vierten Feldplatte ist, wobei der erste, zweite, dritte und vierte Feldplattengraben jeweils eine geschlossene Schleife in einer Ebene parallel zu der Hauptoberfläche bilden, wobei der erste, zweite, dritte und vierte Feldplattengraben kollektiv in einem Rechteck angeordnet sind, wobei das Rechteck in der Ebene parallel zu der Hauptoberfläche (104) gebildet ist und durch Mittelpunkte der geschlossenen Schleifen definiert ist, wobei der Abschnitt des Gate-Grabens (120), der äquidistant zu der ersten, zweiten, dritten und vierten Feldplatte (130) ist, in einem Zentrum des Rechtecks ist, wobei der Gate-Graben (120) einen ersten und zweiten lateralen Abschnitt aufweist, die einen Schnittpunkt miteinander in der Mitte des Rechtecks bilden, wobei die Kompensationszone sich von dem Boden des Gate-Grabens (120) an dem Schnittpunkt erstreckt, und wobei die Kompensationszone an Regionen des Substrats unterbrochen ist, in denen lateral benachbarte aus dem ersten, zweiten, dritten und vierten Feldplattengraben am nächsten zueinander sind.
  2. Halbleiterbauelement gemäß Anspruch 1, wobei nur die Gate-Elektrode (122) und ein Gate-Dielektrikum (124) in dem Gate-Graben (120) angeordnet sind, und wobei ein Boden der Kompensationszone näher zu der Hauptoberfläche (104) beabstandet ist als die Böden des ersten und zweiten Feldplattengrabens (126).
  3. Halbleiterbauelement gemäß Anspruch 1 oder Anspruch 2, wobei die Kompensationszone ausgebildet ist, um ein elektrisches Feld im Sperrzustand an einem Ort zwischen der Hauptoberfläche (104) und dem Boden von zumindest einem der Feldplattengräben zu maximieren und um das elektrische Feld im Sperrzustand am Boden desselben Feldplattengrabens zu reduzieren, wobei das elektrische Feld im Sperrzustand ein elektrisches Feld ist, das sich in der ersten dotierten Region (108) entwickelt, wenn ein p-n-Übergang zwischen der ersten und dritten dotierten Region rückwärts vorgespannt ist.
  4. Halbleiterbauelement gemäß einem der Ansprüche 1 bis 3, wobei der erste und zweite laterale Abschnitt des Gate-Grabens (120) orthogonal zueinander sind.
  5. Halbleiterbauelement gemäß einem der Ansprüche 1 bis 4, wobei sich die Kompensationszone von dem Boden des Gate-Grabens (120) nur an dem Schnittpunkt erstreckt.
  6. Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, wobei die Kompensationszone und die zweite dotierte Region (110) elektrisch miteinander durch einen Kontakt gekoppelt sind, der sich durch den Gate-Graben (120) erstreckt, wobei der Kontakt lateral benachbart zu einem Ende der Gate-Elektrode (122) ist.
  7. Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, wobei der erste Leitfähigkeitstyp ein n-Typ ist und wobei der zweite Leitfähigkeitstyp ein p-Typ ist.
  8. Leistungstransistor, umfassend: ein Halbleitersubstrat (102), umfassend eine Hauptoberfläche (104) und eine Rückoberfläche (106), die vertikal von der Hauptoberfläche beabstandet ist, eine Drift-Region, eine Source-Region und eine Body-Region, wobei die Source-Region und die Body-Region in der Drift-Region gebildet sind, wobei sich die Source-Region von der Hauptoberfläche (104) in das Substrat erstreckt, wobei die Body-Region zwischen der Source-Region und der Drift-Region unter der Hauptoberfläche positioniert ist; einen ersten und zweiten Feldplattengraben, die sich vertikal von der Hauptoberfläche (104) zu einem Boden erstrecken, der in der Drift-Region angeordnet ist; eine erste und zweite Feldplatte (130), die in dem ersten und zweiten Feldplattengraben angeordnet sind und dielektrisch von dem Substrat isoliert sind; einen dritten und vierten Feldplattengraben, die sich von der Hauptoberfläche (104) zu einem Boden erstrecken, der in der Drift-Region angeordnet ist; eine dritte und vierte Feldplatte (130), die in dem dritten und vierten Feldplattengraben angeordnet sind und dielektrisch von dem Substrat isoliert sind einen Gate-Graben (120), der lateral zwischen dem ersten und zweiten Feldplattengraben angeordnet ist und sich vertikal von der Hauptoberfläche (104) durch die Source-Region und die Body-Region so erstreckt, dass der Gate-Graben (120) einen Boden aufweist, der in der Drift-Region eingeordnet ist; eine Gate-Elektrode (122), die in dem Gate-Graben (120) angeordnet ist und dielektrisch von dem Substrat isoliert ist, wobei die Gate-Elektrode (122) ausgebildet ist, um einen elektrisch leitfähigen Kanal in der Body-Region zu steuern; eine Kompensationszone, die sich vertikal von dem Boden des Gate-Grabens (120) tiefer in die Drift-Region erstreckt; eine Drain-Region, die sich von der Rückoberfläche (106) in den Halbleiter-Body erstreckt und mit der Drift-Region gekoppelt ist; eine Source-Elektrode, die auf der Hauptoberfläche (104) angeordnet ist und elektrisch mit der Source-Region verbunden ist; und eine Drain-Elektrode, die auf der Rückoberfläche (106) angeordnet ist und elektrisch mit der Drain-Region verbunden ist, wobei die Kompensationszone lateral mit dem Gate-Graben (120) ausgerichtet ist, und wobei die Kompensationszone benachbart zu den Feldplatten (130) entlang einer Querschnittebene des Bauelements ist, die parallel zu der Hauptoberfläche ist, wobei die Drift-Region, die Source-Region und die Drain-Region n-Typ-Regionen sind, wobei die Drift-Region leichter dotiert ist als die Source- und Drain-Region, wobei die Body-Region und die Kompensationszone p-Typ-Regionen sind, wobei die Kompensationszone eine unterschiedliche Dotierungskonzentration aufweist als die Body-Region, wobei die Gate-Elektrode (122) lateral zwischen dem dritten und vierten Feldplattengraben angeordnet ist, und wobei die Kompensationszone unter einem Abschnitt des Gate-Grabens (120) angeordnet ist, der äquidistant zu der ersten, zweiten, dritten und vierten Feldplatte ist, und wobei die Kompensationszone an Regionen innerhalb der Drift-Zone unterbrochen ist, in denen lateral benachbarte aus dem ersten, zweiten, dritten und vierten Feldplattengraben am nächsten zueinander sind.
  9. Leistungstransistor gemäß Anspruch 8, wobei der erste, zweite, dritte und vierte Feldplattengraben jeweils eine geschlossene Schleife in einer Ebene parallel zu der Hauptoberfläche bilden, wobei der erste, zweite, dritte und vierte Feldplattengraben kollektiv in einem Rechteck angeordnet sind, wobei das Rechteck in der Ebene parallel zu der Hauptoberfläche (104) gebildet ist und durch Mittelpunkte der geschlossenen Schleife definiert ist, und wobei der Abschnitt des Gate-Grabens (120), der äquidistant zu der ersten, zweiten, dritten und vierten Feldplatte ist, in einer Mitte des Rechtecks liegt.
  10. Leistungstransistor gemäß Anspruch 9, wobei die Kompensationszone ausgebildet ist, um ein elektrisches Feld im Sperrzustand an einem Ort zwischen der Hauptoberfläche (104) und dem Boden von zumindest einem der Feldplattengräben zu maximieren und um das elektrische Feld im Sperrzustand am Boden desselben Feldplattengrabens zu reduzieren, wobei das elektrische Feld im Sperrzustand ein elektrisches Feld ist, das sich in der ersten dotierten Region (108) entwickelt, wenn ein p-n-Übergang zwischen der ersten und dritten dotierten Region rückwärts vorgespannt ist.
  11. Verfahren zum Bilden eines Halbleiterbauelements, umfassend: Bilden eines Halbleitersubstrats (102), umfassend eine Hauptoberfläche (104) und eine Rückoberfläche (106), die vertikal von der Hauptoberfläche beabstandet ist, eine erste dotierte Region (108), eine zweite dotierte Region (110) und eine dritte dotierte Region (112), wobei die zweite und dritte dotierte Region in der ersten dotierten Region (108) gebildet sind, wobei sich die zweite dotierte Region (110) von der Hauptoberfläche (104) in das Substrat erstreckt, wobei die dritte dotierte Region (112) zwischen der ersten und zweiten dotierten Region unter der Hauptoberfläche positioniert ist; Bilden eines ersten und zweiten Feldplattengrabens, die sich vertikal von der Hauptoberfläche (104) zu einem Boden erstrecken, der in der ersten dotierten Region (108) angeordnet ist; Bilden einer ersten und zweiten Feldplatte (130), die in dem ersten und zweiten Feldplattengraben angeordnet sind und dielektrisch von dem Substrat isoliert sind; Bilden eines dritten und vierten Feldplattengrabens, die sich von der Hauptoberfläche (104) zu einem Boden erstrecken, der in der ersten dotierten Region (108) angeordnet ist; Bilden einer dritten und vierten Feldplatte, die in dem dritten und vierten Feldplattengraben angeordnet sind und dielektrisch von dem Substrat isoliert sind; Bilden eines Gate-Grabens (120), der lateral zwischen dem ersten und zweiten Feldplattengraben angeordnet ist und sich vertikal von der Hauptoberfläche (104) durch die zweite und dritte dotierte Region so erstreckt, dass der Gate-Graben (120) einen Boden aufweist, der in der ersten dotierten Region (108) angeordnet ist; Bilden einer Gate-Elektrode (122), die in dem Gate-Graben (120) angeordnet ist und dielektrisch von dem Substrat isoliert ist, wobei die Gate-Elektrode (122) ausgebildet ist, um einen elektrisch leitfähigen Kanal in der dritten dotierten Region (112) zu steuern; und Bilden einer Kompensationszone, die sich vertikal von dem Boden des Gate-Grabens (120) tiefer in die erste dotierte Region (108) erstreckt, wobei die Kompensationszone lateral mit dem Gate-Graben (120) ausgerichtet ist, wobei die Kompensationszone benachbart zu den Feldplatten (130) entlang einer Querschnittebene des Bauelements ist, die parallel zu der Hauptoberfläche ist, wobei die erste und zweite dotierte Region (108), (110) einen ersten Leitfähigkeitstyp aufweisen, wobei die dritte dotierte Region (112) und die Kompensationszone einen zweiten Leitfähigkeitstyp aufweisen, wobei die Gate-Elektrode (122) lateral zwischen dem dritten und vierten Feldplattengraben angeordnet ist, wobei die Kompensationszone unter einem Abschnitt des Gate-Grabens (120) angeordnet ist, der äquidistant zu der ersten, zweiten, dritten und vierten Feldplatte ist, wobei der erste, zweite, dritte und vierte Feldplattengraben jeweils eine geschlossene Schleife in einer Ebene parallel zu der Hauptoberfläche bilden, wobei der erste, zweite, dritte und vierte Feldplattengraben kollektiv in einem Rechteck angeordnet sind, wobei das Rechteck in der Ebene parallel zu der Hauptoberfläche (104) gebildet ist und durch Mittelpunkte der geschlossenen Schleifen definiert ist, wobei der Abschnitt des Gate-Grabens (120), der äquidistant zu der ersten, zweiten, dritten und vierten Feldplatte (130) ist, in einem Zentrum des Rechtecks ist, wobei der Gate-Graben (120) einen ersten und zweiten lateralen Abschnitt aufweist, die einen Schnittpunkt miteinander in der Mitte des Rechtecks bilden, wobei die Kompensationszone sich von dem Boden des Gate-Grabens (120) an dem Schnittpunkt erstreckt, und wobei die Kompensationszone an Regionen des Substrats unterbrochen ist, in denen lateral benachbarte aus dem ersten, zweiten, dritten und vierten Feldplattengraben am nächsten zueinander sind.
  12. Verfahren gemäß Anspruch 11, wobei das Bilden des Gate-Grabens (120) das Bilden einer Oxidmaske, die eine erste Dicke aufweist, auf der Hauptoberfläche (104), und das Ätzen von Abschnitten des Substrats, die durch die Oxidmaske freigelegt sind, umfasst, und wobei das Bilden der Kompensationszone das Bilden einer Opfer-Oxidschicht, die eine zweite Dicke aufweist, an dem Boden des Gate-Grabens (120), und das Implantieren von Dotierstoffen durch die Opfer-Oxidschicht, während die Oxidmaske auf der Hauptoberfläche angeordnet ist, umfasst, wobei die erste Dicke größer ist als die zweite Dicke, derart, dass die Dotierstoffe im Wesentlichen durch die Oxidmaske daran gehindert werden, die Hauptoberfläche (104) zu penetrieren.
  13. Verfahren gemäß Anspruch 12, wobei die Maske ausgebildet ist, um einen ersten und zweiten lateralen Abschnitt des Gate-Grabens (120) zu bilden, die orthogonal zueinander sind und einen Schnittpunkt in dem Substrat bilden, und wobei das Bilden der Kompensationszone das Abdecken des ersten und zweiten lateralen Abschnitts des Gate-Grabens (120) außerhalb des Schnittpunkts während des Implantierens der Dotierstoffatome unter Verwendung einer weiteren Maske aufweist, derart, dass die Kompensationszone außerhalb des Schnittpunkts unterbrochen wird.
DE102015120272.7A 2014-11-26 2015-11-23 Halbleiterbauelement mit Ladungskompensationsregion unter dem Gate-Graben Active DE102015120272B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/554,193 2014-11-26
US14/554,193 US9443973B2 (en) 2014-11-26 2014-11-26 Semiconductor device with charge compensation region underneath gate trench

Publications (2)

Publication Number Publication Date
DE102015120272A1 DE102015120272A1 (de) 2016-06-02
DE102015120272B4 true DE102015120272B4 (de) 2018-07-26

Family

ID=55968319

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015120272.7A Active DE102015120272B4 (de) 2014-11-26 2015-11-23 Halbleiterbauelement mit Ladungskompensationsregion unter dem Gate-Graben

Country Status (3)

Country Link
US (2) US9443973B2 (de)
CN (1) CN105633132B (de)
DE (1) DE102015120272B4 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11101372B2 (en) * 2013-02-07 2021-08-24 John Wood Double-sided vertical power transistor structure
DE102015109545B4 (de) * 2015-06-15 2021-10-21 Infineon Technologies Ag Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten
DE102015122938B4 (de) * 2015-12-30 2021-11-11 Infineon Technologies Austria Ag Transistor mit feldelektrode und verfahren zu dessen herstellung
DE102016108949B4 (de) * 2016-05-13 2023-02-09 Infineon Technologies Austria Ag Halbleitervorrichtungen und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102016108934B4 (de) * 2016-05-13 2021-12-09 Infineon Technologies Austria Ag Halbleiterbauelemente und Verfahren zum Bilden von Halbleiterbauelementen
WO2017214627A1 (en) * 2016-06-10 2017-12-14 Maxpower Semiconductor, Inc. Fabrication of trench-gated wide-bandgap devices
US9905675B1 (en) 2016-12-22 2018-02-27 Infineon Technologies Americas Corp. Gate and field electrode trench formation process
DE102016015475B3 (de) * 2016-12-28 2018-01-11 3-5 Power Electronics GmbH IGBT Halbleiterstruktur
WO2018237355A1 (en) * 2017-06-22 2018-12-27 Maxpower Semiconductor, Inc. VERTICAL RECTIFIER WITH ADDED INTERMEDIATE REGION
DE102017118352A1 (de) * 2017-08-11 2019-02-14 Infineon Technologies Ag Halbleiterbauelement mit grabenstrukturen und herstellungsverfahren hierfür
EP3557610A1 (de) 2018-04-17 2019-10-23 Infineon Technologies Austria AG Halbleiterscheibe, halbleiterchip und verfahren zur herstellung einer halbleiterscheibe
DE102018112378A1 (de) * 2018-05-23 2019-11-28 Infineon Technologies Ag Halbleiterbauelemente und Verfahren zum Bilden von Halbleiterbauelementen
US10580656B2 (en) 2018-07-06 2020-03-03 Infineon Technologies Ag Method of reducing trench depth variation from reactive ion etching process
US11289570B2 (en) * 2018-08-24 2022-03-29 Semiconductor Components Industries, Llc Semiconductor device having optimized drain termination and method therefor
CN111370462A (zh) * 2018-12-25 2020-07-03 无锡华润上华科技有限公司 一种沟槽型vdmos的元胞版图结构
US11908928B2 (en) 2021-11-24 2024-02-20 Infineon Technologies Austria Ag Field plate anchoring structure for trench-based semiconductor devices
CN116013973A (zh) * 2023-01-09 2023-04-25 恒泰柯半导体（上海）有限公司 一种深沟道半导体器件及其制作方法
CN117276346A (zh) * 2023-10-17 2023-12-22 深圳芯能半导体技术有限公司 一种屏蔽栅场效应晶体管及其制备方法
CN117316979A (zh) * 2023-10-17 2023-12-29 深圳芯能半导体技术有限公司 一种深槽电荷屏蔽的碳化硅场效应晶体管及其制备方法
CN117855281B (zh) * 2024-02-02 2024-06-07 深圳天狼芯半导体有限公司 一种沟槽栅mos管及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US8247865B2 (en) 2005-10-06 2012-08-21 Infineon Technologies Austria Ag Semiconductor structure, method for operating a semiconductor structure and method for producing a semiconductor structure
DE102013105060A1 (de) 2012-05-18 2013-11-21 Infineon Technologies Austria Ag Halbleitervorrichtungen mit Superjunction-Struktur und Verfahren zur Herstellung

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2570742B2 (ja) 1987-05-27 1997-01-16 ソニー株式会社 半導体装置
AU3724197A (en) * 1996-07-19 1998-02-10 Siliconix Incorporated High density trench dmos transistor with trench bottom implant
US6653691B2 (en) * 2000-11-16 2003-11-25 Silicon Semiconductor Corporation Radio frequency (RF) power devices having faraday shield layers therein
US6710403B2 (en) * 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US7033876B2 (en) * 2001-07-03 2006-04-25 Siliconix Incorporated Trench MIS device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same
JP2003158178A (ja) * 2001-11-22 2003-05-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
DE10211543B4 (de) 2002-03-15 2005-06-30 Infineon Technologies Ag Schaltungsanordnung mit einem Feldeffekttransistor und Verfahren zum Betrieb der Schaltungsanordnung
DE10224201B4 (de) 2002-05-31 2010-11-25 Infineon Technologies Ag Halbleiterbauelement mit Durchbruchstrompfad und Herstellungsverfahren desselben
JP3742400B2 (ja) * 2003-04-23 2006-02-01 株式会社東芝 半導体装置及びその製造方法
JP4538211B2 (ja) * 2003-10-08 2010-09-08 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP4903055B2 (ja) * 2003-12-30 2012-03-21 フェアチャイルド・セミコンダクター・コーポレーション パワー半導体デバイスおよびその製造方法
US7265415B2 (en) * 2004-10-08 2007-09-04 Fairchild Semiconductor Corporation MOS-gated transistor with reduced miller capacitance
US7453119B2 (en) 2005-02-11 2008-11-18 Alphs & Omega Semiconductor, Ltd. Shielded gate trench (SGT) MOSFET cells implemented with a schottky source contact
DE102005043916B3 (de) 2005-09-14 2006-12-21 Infineon Technologies Austria Ag Leistungshalbleiterbauelement mit einer Feldelektrode und Verfahren zu dessen Herstellung
US8659074B2 (en) * 2007-01-09 2014-02-25 Maxpower Semiconductor, Inc. Semiconductor device
DE102007018631B4 (de) * 2007-04-19 2009-01-22 Infineon Technologies Austria Ag Halbleiterbauelement mit Kompensationszonen und Entladestrukturen für die Kompensationszonen
DE102007037858B4 (de) * 2007-08-10 2012-04-19 Infineon Technologies Ag Halbleiterbauelement mit verbessertem dynamischen Verhalten
JP2009135360A (ja) * 2007-12-03 2009-06-18 Renesas Technology Corp 半導体装置およびその製造方法
US7960781B2 (en) * 2008-09-08 2011-06-14 Semiconductor Components Industries, Llc Semiconductor device having vertical charge-compensated structure and sub-surface connecting layer and method
US8022474B2 (en) * 2008-09-30 2011-09-20 Infineon Technologies Austria Ag Semiconductor device
CN102097378B (zh) * 2009-12-10 2013-12-04 力士科技股份有限公司 一种沟槽金属氧化物半导体场效应管的制造方法
US20120175699A1 (en) * 2011-01-06 2012-07-12 Force Mos Technology Co., Ltd. Trench mosfet with super pinch-off regions and self-aligned trenched contact
US8803205B2 (en) * 2011-05-31 2014-08-12 Infineon Technologies Austria Ag Transistor with controllable compensation regions
US9443972B2 (en) 2011-11-30 2016-09-13 Infineon Technologies Austria Ag Semiconductor device with field electrode
CN103165604B (zh) 2011-12-19 2016-11-09 英飞凌科技奥地利有限公司 具有节省空间的边缘结构的半导体部件
US20130256786A1 (en) 2012-03-29 2013-10-03 Feei Cherng Enterprise Co., Ltd. Trench mosfet with shielded electrode and avalanche enhancement region
US9287371B2 (en) * 2012-10-05 2016-03-15 Semiconductor Components Industries, Llc Semiconductor device having localized charge balance structure and method
US8829607B1 (en) * 2013-07-25 2014-09-09 Fu-Yuan Hsieh Fast switching super-junction trench MOSFETs
JP2015225976A (ja) * 2014-05-28 2015-12-14 株式会社東芝 半導体装置
DE102014109859B4 (de) * 2014-07-14 2021-08-26 Infineon Technologies Austria Ag Halbleitervorrichtungen mit einer feldelektrode, synchron-gleichrichtungsvorrichtung und energieversorgung
US9252263B1 (en) * 2014-07-31 2016-02-02 Infineon Technologies Austria Ag Multiple semiconductor device trenches per cell pitch

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US8247865B2 (en) 2005-10-06 2012-08-21 Infineon Technologies Austria Ag Semiconductor structure, method for operating a semiconductor structure and method for producing a semiconductor structure
DE102013105060A1 (de) 2012-05-18 2013-11-21 Infineon Technologies Austria Ag Halbleitervorrichtungen mit Superjunction-Struktur und Verfahren zur Herstellung

Also Published As

Publication number Publication date
CN105633132A (zh) 2016-06-01
DE102015120272A1 (de) 2016-06-02
US10199456B2 (en) 2019-02-05
CN105633132B (zh) 2019-09-03
US20160372538A1 (en) 2016-12-22
US9443973B2 (en) 2016-09-13
US20160149028A1 (en) 2016-05-26

Similar Documents

Publication Publication Date Title
DE102015120272B4 (de) Halbleiterbauelement mit Ladungskompensationsregion unter dem Gate-Graben
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112012002956B4 (de) Bipolarer Transistor mit isoliertem Gate
DE102014110681B4 (de) Rückwärts leitender igbt und herstellungsverfahren dafür
DE102013113939B4 (de) Halbleiterbauelemente mit stufenförmigem Randabschluss und Verfahren zum Fertigen eines Halbleiterbauelements
DE102015104504B4 (de) Grabentransistorbauelement
DE102013204252B4 (de) Halbleiterbauelement
DE102013002988B4 (de) Halbleiterbauelement mit verbesserter Robustheit
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
DE102014103049B4 (de) Halbleitervorrichtung
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE102011051597B4 (de) Hochspannungsbipolartransistor mit grabenfeldplatte, verfahren zum herstellen einer bipolarstruktur, integrierte transistorstruktur und integrierte schaltung
DE102017221950B4 (de) Halbleitervorrichtung
DE102014114100B4 (de) Igbt mit reduzierter rückwirkungskapazität
DE102014105353B4 (de) Halbleiterbauelement mit kompensationsgebieten
DE102014104061B4 (de) Bipolartransistor mit isolierter gateelektrode mit emitterkurzschlussbereichen
DE102013107758B4 (de) Halbleitervorrichtung mit einer dielektrischen Struktur in einem Trench
DE102015121497A1 (de) Halbleitervorrichtung mit einem ersten gategraben und einem zweiten gategraben
DE102018112344A1 (de) Leistungshalbleitervorrichtung mit dV/dt-Steuerbarkeit und Quergrabenanordnung
DE112012000954T5 (de) Leistungshalbleiterbauelement und Verfahren zum Herstellen eines derartigen Leistungshalbleiterbauelements
DE102017129955B4 (de) Halbleitervorrichtung mit einem barrierengebiet sowie elektrische vorrichtung
DE102018100237B4 (de) Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit und Verfahren zum Herstellen eines Leistungshalbleiterbauelements
WO1998038681A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE102013111375A1 (de) Transistorbauelement und verfahren zum herstellen einestransistorbauelements
DE102016106848B4 (de) Halbleitervorrichtung mit einem Transistor

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative