CN117276346A - 一种屏蔽栅场效应晶体管及其制备方法 - Google Patents
一种屏蔽栅场效应晶体管及其制备方法 Download PDFInfo
- Publication number
- CN117276346A CN117276346A CN202311346505.9A CN202311346505A CN117276346A CN 117276346 A CN117276346 A CN 117276346A CN 202311346505 A CN202311346505 A CN 202311346505A CN 117276346 A CN117276346 A CN 117276346A
- Authority
- CN
- China
- Prior art keywords
- control gate
- gate
- shielding
- groove
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 238000002353 field-effect transistor method Methods 0.000 title description 2
- 210000000746 body region Anatomy 0.000 claims abstract description 44
- 230000005669 field effect Effects 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 abstract description 17
- 239000000463 material Substances 0.000 description 16
- 238000000034 method Methods 0.000 description 13
- 210000004027 cell Anatomy 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005234 chemical deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000005289 physical deposition Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005441 electronic device fabrication Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 210000001316 polygonal cell Anatomy 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种屏蔽栅场效应晶体管及制备方法，属于半导体技术领域，该所述屏蔽栅场效应晶体管包括：衬底层；外延层，外延层位于衬底层上；体区，体区位于外延层上；源区，源区位于部分体区上；屏蔽栅槽，屏蔽栅槽沿深度方向贯穿体区，并延伸至外延层内部；屏蔽栅槽中设置有屏蔽栅结构；控制栅槽，控制栅槽沿深度方向贯穿体区，并延伸至外延层内部；控制栅槽中设置控制栅结构，且控制栅槽分布于屏蔽栅槽周围。本发明通过将控制栅结构和屏蔽栅结构分别制作在不同的沟槽内，并将控制栅结构制作成预设形状的元胞，在不降低器件耐压的情况下，提升了器件的沟道密度，从而降低了导通电阻、减少了器件导通损耗。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种屏蔽栅场效应晶体管及其制备方法。
背景技术
屏蔽栅场效应晶体管在半导体技术领域扮演着不可或缺的角色，对于集成电路设计、电子器件制造和半导体技术的发展至关重要。然而，由于半导体技术领域的高度复杂性，传统的SGT MOS(屏蔽栅场效应晶体管)通常将控制栅和分离栅制作在同一沟槽结构上，这导致了沟道密度受到工艺限制，难以进一步提高，从而导致器件的导通损耗较大。
因此，如何提高沟道密度以降低导通电阻、减少器件导通损耗，成为亟待解决的问题。
发明内容
基于此，本申请实施例提供了一种屏蔽栅场效应晶体管及其制备方法，以解决目前控制栅和分离栅制作在同一沟槽结构，沟道密度受到工艺限制，从而导致器件的导通损耗较大的问题。
第一方面，本申请实施例提供一种屏蔽栅场效应晶体管，包括：
第一导电类型的衬底层；
第一导电类型的外延层，所述外延层位于所述衬底层上；
第二导电类型的体区，所述体区位于所述外延层上；
第一导电类型的源区，所述源区位于部分所述体区上；
屏蔽栅槽，所述屏蔽栅槽沿深度方向贯穿所述体区，并延伸至所述外延层内部；所述屏蔽栅槽中设置有屏蔽栅结构；
控制栅槽，所述控制栅槽沿深度方向贯穿所述体区，并延伸至所述外延层内部；所述控制栅槽中设置控制栅结构；且所述控制栅槽分布于所述屏蔽栅槽周围。
可选的，所述控制栅结构在宽度方向上形成方形元胞。
可选的，所述控制栅槽的深度小于所述屏蔽栅槽的深度，所述控制栅结构的长度小于所述屏蔽栅结构的长度。
可选的，所述控制栅结构包括：形成在所述控制栅槽的内壁上的第一介质层，以及位于所述第一介质层内部的第一栅极。
可选的，所述屏蔽栅结构包括：形成在所述屏蔽栅槽的内壁上的第二介质层，以及位于所述第二介质层内部的第二栅极。
可选的，金属层，位于所述体区、所述屏蔽栅结构和所述控制栅结构上。
第二方面，本申请实施例提供一种屏蔽栅场效应晶体管的制备方法，包括：
提供第一导电类型的衬底层；
在所述衬底层上形成第一导电类型的外延层；
形成沿深度方向上延伸至所述外延层内部的屏蔽栅槽，在所述屏蔽栅槽中形成屏蔽栅结构；
形成沿深度方向上延伸至所述外延层内部的控制栅槽，在所述控制栅槽中形成控制栅结构，使得所述控制栅槽分布于所述屏蔽栅槽周围；
在所述外延层上形成第二导电类型的体区，使所述屏蔽栅槽和所述控制栅槽贯穿于所述体区；
在部分所述体区上形成第一导电类型的源区。
可选的，形成沿深度方向上延伸至所述外延层内部的控制栅槽，在所述控制栅槽中形成控制栅结构，使得所述控制栅槽分布于所述屏蔽栅槽周围包括：在沿深度方向上形成延伸至所述外延层内部的控制栅槽，且所述控制栅槽在宽度方向上呈方形结构；在所述方形结构的控制栅槽中形成控制栅结构，得到所述控制栅结构的方形元胞。
可选的，在所述控制栅槽中形成控制栅结构包括：在所述控制栅槽中生长第一介质层；对所述第二介质层进行刻蚀，保留位于所述控制栅槽底部的所述第一介质层；在所述控制栅槽的侧壁上生长所述第一介质层；在所述第一介质层上淀积第一栅极，刻蚀部分所述第一栅极，得到所述控制栅结构。
可选的，在所述屏蔽栅槽中形成屏蔽栅结构包括：在所述屏蔽栅槽的内壁上生长第二介质层；在所述第二介质层上淀积第二栅极；对部分所述第二栅极和部分所述第二介质层分别进行刻蚀得到所述屏蔽栅结构。
本申请实施例相对于现有技术相比存在的有益效果是：
通过将控制栅结构和屏蔽栅结构分别制作在不同的沟槽内，可以把控制栅结构制作成预设形状的元胞，在不降低器件耐压的情况下，提升了器件的沟道密度，从而降低了导通电阻、减少了器件导通损耗。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种屏蔽栅场效应晶体管结构的示意图；
图2是本发明实施例提供的一种屏蔽栅场效应晶体管的制备方法流程图；
图3-图12是本发明实施例提供的一种屏蔽栅场效应晶体管的各个制备过程下得到的相应结构示意图；
图13为本发明实施例提供的一种屏蔽栅场效应晶体管的立体结构图；
标号说明：
301、衬底层；302、外延层；303、体区；304、源区；305、屏蔽栅槽；306、控制栅槽；307、屏蔽栅结构；308、控制栅结构；309、第一介质层；310、第一栅极；311、第二介质层；312、第二栅极；313、接触孔；314、金属层。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本申请的描述。
应当理解，当在本申请说明书和所附权利要求书中使用时，术语“包括”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
如在本申请说明书和所附权利要求书中所使用的那样，术语“如果”可以依据上下文被解释为“当...时”或“一旦”或“响应于确定”或“响应于检测到”。类似地，短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。
另外，在本申请说明书和所附权利要求书的描述中，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
在本申请说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。
应理解，以下实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
为了说明本申请的技术方案，下面通过具体实施例来进行说明。
在一实施例中，如图1所示，提供的一种屏蔽栅场效应晶体管，包括：
第一导电类型的衬底层301；
第一导电类型的外延层302，所述外延层302位于所述衬底层301上；
第二导电类型的体区303，所述体区303位于所述外延层302上；
第一导电类型的源区304，所述源区304位于部分所述体区303上；
屏蔽栅槽305，所述屏蔽栅槽305沿深度方向贯穿所述体区303，并延伸至所述外延层302内部；所述屏蔽栅槽305中设置有屏蔽栅结构307；
控制栅槽306，所述控制栅槽306沿深度方向贯穿所述体区303，并延伸至所述外延层302内部；所述控制栅槽306中设置控制栅结构308；且所述控制栅槽306分布于所述屏蔽栅槽305周围。
上述的屏蔽栅场效应晶体管中，衬底层301通常是半导体器件制造的基础，它可以是硅(Si)、碳化硅(SiC)等半导体材料。衬底层301的导电类型被定义为第一导电类型，可以是N型半导体材料或P型半导体材料。
上述的屏蔽栅场效应晶体管中，外延层302通常是单晶硅，外延层302的导电类型与衬底层301相同，也是第一导电类型。例如，如果衬底301是N型，那么外延层302也是N型。
上述的屏蔽栅场效应晶体管中，体区303可以通过离子注入扩散等掺杂技术形成。体区303通常是半导体材料构成，体区303的电导类型通常是通过在半导体材料中掺入杂质来控制的。例如，在N型体区中，通常添加磷(P)等掺杂物质，而在P型体区中，通常添加硼(B)等掺杂物质。体区303通常具有与外延层302相反的导电类型，例如，如果外延层302是N型，那么体区303可以是P型。
上述的屏蔽栅场效应晶体管中，源区304通常是N型，源区304的形成通常包括再次进行离子注入或其他掺杂过程，其导电类型与衬底层301和外延层302相同，也是第一导电类型。
上述的屏蔽栅场效应晶体管中，屏蔽栅槽305可以从所述外延层302的表面开始沿深度方形延伸至外延层302内的预设深度。可选的，屏蔽栅槽305的底部形状可以为弧形，也可以为方形。
上述的屏蔽栅场效应晶体管中，控制栅槽306可以从所述外延层302的表面开始沿深度方形延伸至外延层302内的预设深度。可选的，控制栅槽306的底部形状可以为方形，也可以为弧形。
本实施例中，如图1所示，控制栅槽306的左边和右边分别设置一个屏蔽栅槽305，并且两个屏蔽栅槽305与控制栅槽306的水平间距均为预设距离L。
本申请实施例的一种屏蔽栅场效应晶体管，通过设置屏蔽栅槽305和控制栅槽306，使屏蔽栅结构307和控制栅结构308分别制作在不同的沟槽中，从而方便把控制栅结构308制作成预设形状元胞，可以在不降低器件耐压的情况下，提高器件的沟道密度，从而降低导通电阻，降低器件损耗。
在一实施例中，所述控制栅结构308在宽度方向上形成方形元胞。
具体地，如图13所示，控制栅结构308在宽度方向上形成方形元胞，控制栅结构308上的元胞可以是直角方形或椭圆角方形，也可以是圆形或者其他多边形形状的元胞，如三角形、六边形或五边形等。
本申请实施例的一种屏蔽栅场效应晶体管，通过在控制栅结构308上形成方形元胞，有助于平衡各个方向的应力，提高了整体的抗翘曲能力，有利于制造出大尺寸的晶圆。
在一实施例中，所述控制栅槽306的深度小于所述屏蔽栅槽305的深度，所述控制栅结构308的长度小于所述屏蔽栅结构307的长度。
具体地，控制栅槽306包含控制栅结构308，屏蔽栅槽305包含屏蔽栅结构307，其中，屏蔽栅槽305和控制栅槽306的深度、屏蔽栅结构307和控制栅结构308的长度，可以根据具体的使用情况预设。
本申请实施例的一种屏蔽栅场效应晶体管，通过预设栅槽的深度、结构的长度，以便后续步骤中得到符合设计要求的结构和性能。
在一实施例中，所述控制栅结构308包括：形成在所述控制栅槽306的内壁上的第一介质层309，以及位于所述第一介质层309内部的第一栅极310。
具体地，可以通过炉管法在控制栅槽306的内壁上生长第一介质层309，第一介质层309可以是氧化硅(SiO2)氮化硅(Si3N4)等，具体材料的选取通常取决于器件的设计需求和性能目标。在形成第一介质层309之后，形成位于第一介质层309内部的第一栅极310，第一栅极310可以是多晶硅，也可以是铝、铜等材料。
本申请实施例的一种屏蔽栅场效应晶体管，通过在控制栅槽306的内壁上形成第一介质层309，在第一介质层309上形成第一栅极310，第一栅极310可以降低Cgd电容，提高开关速度。
在一实施例中，所述屏蔽栅结构307包括：形成在所述屏蔽栅槽305的内壁上的第二介质层311，以及位于所述第二介质层311内部的第二栅极312。
具体地，第二介质层311可以是二氧化硅(SiO2)或氮化硅(Si3N4)等材料，第二栅极312可以是多晶硅，也可以是铝、铜等金属材料。
本申请实施例的一种屏蔽栅场效应晶体管，第二介质层311可以隔离和绝缘屏蔽栅结构307，确保其中的电子通道不受外部干扰，同时也有助于调整电容等电性特性。第二栅极312可以通过施加适当的电场来控制或调节电子通道的导通和截止，从而实现器件的开关操作。
在一实施例中，提供的屏蔽栅场效应晶体管还包括：金属层314，位于所述体区303、所述屏蔽栅结构307和所述控制栅结构308上。
具体地，金属层314通常用于引出电子流，以便将电流输入或输出到半导体器件。
本申请实施例的一种屏蔽栅场效应晶体管，金属层314通常用于连接、引线、控制电子通道或提供外部连接，金属层314通常会被精确的制造和排列，以确保器件的正常运行和可靠性。
在一实施例中，如图2所示，所述屏蔽栅场效应晶体管制备方法包括以下步骤：
步骤S21中，提供第一导电类型的衬底层301；
具体地，如图3所示，提供第一导电类型的衬底层301，第一导电类型的衬底层301为重掺杂N型，衬底层301可以是硅(Si)、碳化硅(SiC)等半导体材料，第一导电类型的衬底层301可以是N型半导体材料或者P型半导体材料。当衬底层301是N型半导体材料时，在所述衬底层301上形成第一导电类型的外延层302也是N型半导体材料。
步骤S22中，在所述衬底层301上形成第一导电类型的外延层302；
如图3所示，第一导电类型的外延层302为轻掺杂的N型外延层，外延层302与衬底层301具有相同的导电类型。
步骤S23中，形成沿深度方向上延伸至所述外延层302内部的屏蔽栅槽305，在所述屏蔽栅槽305中形成屏蔽栅结构307；
具体地，在半导体器件外延层302的内部刻蚀得到屏蔽栅槽305，所述屏蔽栅槽305沿着深度方向贯穿体区303并延伸至所述外延层302内部，在屏蔽栅槽305的内壁上形成第二介质层311，第二介质层311可以是二氧化硅，也可以是氮化硅，然后在第二介质层311上淀积第二栅极312，如图4所示，第二栅极312可以是多晶硅，也可以是铝或铜。对部分第二介质层311和部分第二栅极312分别进行多晶硅刻蚀，再对部分第二介质层311和部分第二栅极312的表面氧化层进行刻蚀得到屏蔽栅结构307，如图12所示。
步骤S24中，形成沿深度方向上延伸至所述外延层302内部的控制栅槽306，在所述控制栅槽306中形成控制栅结构308，使得所述控制栅槽306分布于所述屏蔽栅槽305周围；
如图5所示，控制栅槽306在宽度方向上呈方形结构，在控制栅槽306的内壁上生长第一介质层309，然后对第一介质层309进行刻蚀，如图6所示，保留控制栅槽306底部的第一介质层309-1，并在所述控制栅槽306侧壁上生长第一介质层309-2，在第一介质层309-1和309-2上淀积第一栅极310，所述第一栅极310可以是多晶硅，刻蚀部分第一栅极310，得到控制栅结构308。
步骤S25中，在所述外延层302上形成第二导电类型的体区303，使所述屏蔽栅槽305和所述控制栅槽306贯穿于所述体区303；
如图7所示，在外延层302上形成第二导电类型的体区303，第二导电类型的体区303为重掺杂的p型体区。
步骤S26中，在部分所述体区303上形成第一导电类型的源区304。
如图8所示，可以通过注入离子至第二导电类型的体区303中形成第一导电类型的源区304，如图9所示，对第一导电类型的源区304进行淀积，然后刻蚀出接触孔313，最后在接触孔313中淀积金属。
本实施例的制备方法，通过将控制栅结构308和屏蔽栅结构307分别制作在不同的沟槽中，方便将控制栅结构308制作成预设形状元胞，可以在不降低器件耐压的情况下，提高器件的沟道密度，从而降低导通电阻，降低器件损耗。
在一实施例中，步骤S44中，形成沿深度方向上延伸至所述外延层302内部的控制栅槽306，在所述控制栅槽306中形成控制栅结构308，使得所述控制栅槽306分布于所述屏蔽栅槽305周围包括：
在沿深度方向上形成延伸至所述外延层302内部的控制栅槽306，且所述控制栅槽306在宽度方向上呈方形结构；
其中，控制栅槽306的宽度方向是指图9中屏蔽栅场效应晶体管的顶部截面方向，可以看出控制栅槽306呈方形结构。
在所述方形结构的控制栅槽306中形成控制栅结构308，得到所述控制栅结构308的方形元胞。
具体地，如图13所示，所述控制栅结构308可以是方形，也可以是圆形，或者其他不规则多边形，所述元胞可以是方形，也可以是圆形。
本申请实施例的制备方法，通过限定控制栅槽306延伸的方向、控制栅槽306的形状、元胞的形状等，可以平衡各个方向的应力，提高了整体的抗翘曲能力，有利于制造出大尺寸的晶圆。
在一实施例中，步骤S44中，在所述控制栅槽306中形成控制栅结构308还包括：
步骤S441，在所述控制栅槽306中生长第一介质层309；对所述第一介质层309进行刻蚀，保留位于所述控制栅槽306底部的所述第一介质层309；在所述控制栅槽306的侧壁上生长所述第一介质层309-2；
具体地，在所述控制栅槽306侧壁生长第一介质层309-2，如图6所示，生长的高度、厚度、时间、次数可以根据具体使用情况预设。
步骤S442，在所述第一介质层309上淀积第一栅极310，刻蚀部分所述第一栅极310，得到所述控制栅结构308。
具体地，如图6所示，第一栅极310可以是多晶硅、金属等材料，淀积的程度和量可以根据具体地情况进行预设，例如，多晶硅的厚度为1μm～5μm。
本申请实施例的制备方法，通过生长第一介质层309，在第一介质层309上淀积第一栅极310，并刻蚀第一栅极310，最终得到控制栅结构308，可以进一步提升沟道密度，从而降低导通电阻。
在一实施例中，步骤S43中，在所述屏蔽栅槽305中形成屏蔽栅结构307包括：
S431，在所述屏蔽栅槽305的内壁上生长第二介质层311；
具体地，如图10所示，第二介质层311通常是通过物理沉积或化学沉积等过程来实现，可以在屏蔽栅槽305内壁的上下方位上生长第二介质层311，也可以在屏蔽栅槽305内壁的左右方位生长第二介质层311，生长第二介质层311的厚度通常是通过制造工艺来控制的。可以通过工艺参数和条件，如生长时间、生长速率、材料的化学成分等，来调整实现所需的介质层厚度。
S432，在所述第二介质层311上淀积第二栅极312；对部分所述第二栅极312和部分所述第二介质层311分别进行刻蚀得到所述屏蔽栅结构307。
具体地，先淀积第二栅极312，如图11所示，再分别刻蚀第二介质层311和第二栅极312，如图12所示。其中，可以通过化学气相沉积(CVD)、物理气相沉积(PVD)或其他沉积技术来实现淀积，第二栅极312的材料通常是多晶硅或金属。可以通过使用化学刻蚀或物理刻蚀技术，通过控制刻蚀条件，选择性地去除所需的部分材料，以便形成图12所示的屏蔽栅结构307。
本实施例的制备方法，通过物理沉积或化学沉积形成第二介质层311、第二栅极312，对部分第二栅极312和部分第二介质层311分别进行刻蚀，最终得到所述屏蔽栅结构307，以便得到符合设计要求的结构和性能。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。
Claims (10)
1.一种屏蔽栅场效应晶体管，其特征在于，包括：
第一导电类型的衬底层；
第一导电类型的外延层，所述外延层位于所述衬底层上；
第二导电类型的体区，所述体区位于所述外延层上；
第一导电类型的源区，所述源区位于部分所述体区上；
屏蔽栅槽，所述屏蔽栅槽沿深度方向贯穿所述体区，并延伸至所述外延层内部；所述屏蔽栅槽中设置有屏蔽栅结构；
控制栅槽，所述控制栅槽沿深度方向贯穿所述体区，并延伸至所述外延层内部；所述控制栅槽中设置控制栅结构；且所述控制栅槽分布于所述屏蔽栅槽周围。
2.如权利要求1所述的屏蔽栅场效应晶体管，其特征在于，所述控制栅结构在宽度方向上形成方形元胞。
3.如权利要求1或2所述的屏蔽栅场效应晶体管，其特征在于，所述控制栅槽的深度小于所述屏蔽栅槽的深度，所述控制栅结构的长度小于所述屏蔽栅结构的长度。
4.如权利要求3所述的屏蔽栅场效应晶体管，其特征在于，所述控制栅结构包括：形成在所述控制栅槽的内壁上的第一介质层，以及位于所述第一介质层内部的第一栅极。
5.如权利要求3所述的屏蔽栅场效应晶体管，其特征在于，所述屏蔽栅结构包括：形成在所述屏蔽栅槽的内壁上的第二介质层，以及位于所述第二介质层内部的第二栅极。
6.如权利要求1或2所述的屏蔽栅场效应晶体管，其特征在于，还包括：
金属层，位于所述体区、所述屏蔽栅结构和所述控制栅结构上。
7.一种屏蔽栅场效应晶体管的制备方法，其特征在于，包括以下步骤：
提供第一导电类型的衬底层；
在所述衬底层上形成第一导电类型的外延层；
形成沿深度方向上延伸至所述外延层内部的屏蔽栅槽，在所述屏蔽栅槽中形成屏蔽栅结构；
形成沿深度方向上延伸至所述外延层内部的控制栅槽，在所述控制栅槽中形成控制栅结构，使得所述控制栅槽分布于所述屏蔽栅槽周围；
在所述外延层上形成第二导电类型的体区，使所述屏蔽栅槽和所述控制栅槽贯穿于所述体区；
在部分所述体区上形成第一导电类型的源区。
8.如权利要求7所述的制备方法，其特征在于，形成沿深度方向上延伸至所述外延层内部的控制栅槽，在所述控制栅槽中形成控制栅结构，使得所述控制栅槽分布于所述屏蔽栅槽周围包括：
在沿深度方向上形成延伸至所述外延层内部的控制栅槽，且所述控制栅槽在宽度方向上呈方形结构；
在所述方形结构的控制栅槽中形成控制栅结构，得到所述控制栅结构的方形元胞。
9.如权利要求8所述的制备方法，其特征在于，在所述控制栅槽中形成控制栅结构包括：
在所述控制栅槽中生长第一介质层；对所述第一介质层进行刻蚀，保留位于所述控制栅槽底部的所述第一介质层；在所述控制栅槽的侧壁上生长所述第一介质层；
在所述第一介质层上淀积第一栅极，刻蚀部分所述第一栅极，得到所述控制栅结构。
10.如权利要求7所述的制备方法，其特征在于，在所述屏蔽栅槽中形成屏蔽栅结构包括：
在所述屏蔽栅槽的内壁上生长第二介质层；
在所述第二介质层上淀积第二栅极；对部分所述第二栅极和部分所述第二介质层分别进行刻蚀得到所述屏蔽栅结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311346505.9A CN117276346A (zh) | 2023-10-17 | 2023-10-17 | 一种屏蔽栅场效应晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311346505.9A CN117276346A (zh) | 2023-10-17 | 2023-10-17 | 一种屏蔽栅场效应晶体管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117276346A true CN117276346A (zh) | 2023-12-22 |
Family
ID=89215829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311346505.9A Pending CN117276346A (zh) | 2023-10-17 | 2023-10-17 | 一种屏蔽栅场效应晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117276346A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105633132A (zh) * | 2014-11-26 | 2016-06-01 | 英飞凌科技奥地利有限公司 | 具有栅沟槽下方的电荷补偿区的半导体器件 |
| US20170317207A1 (en) * | 2016-04-29 | 2017-11-02 | Force Mos Technology Co., Ltd. | Trench mosfet structure and layout with separated shielded gate |
| CN114220734A (zh) * | 2021-12-13 | 2022-03-22 | 上海华虹宏力半导体制造有限公司 | 沟槽栅的制造方法 |
| CN116013973A (zh) * | 2023-01-09 | 2023-04-25 | 恒泰柯半导体（上海）有限公司 | 一种深沟道半导体器件及其制作方法 |
-
2023
- 2023-10-17 CN CN202311346505.9A patent/CN117276346A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105633132A (zh) * | 2014-11-26 | 2016-06-01 | 英飞凌科技奥地利有限公司 | 具有栅沟槽下方的电荷补偿区的半导体器件 |
| US20170317207A1 (en) * | 2016-04-29 | 2017-11-02 | Force Mos Technology Co., Ltd. | Trench mosfet structure and layout with separated shielded gate |
| CN114220734A (zh) * | 2021-12-13 | 2022-03-22 | 上海华虹宏力半导体制造有限公司 | 沟槽栅的制造方法 |
| CN116013973A (zh) * | 2023-01-09 | 2023-04-25 | 恒泰柯半导体（上海）有限公司 | 一种深沟道半导体器件及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4939760B2 (ja) | 半導体装置 | |
| TWI509809B (zh) | 帶有自對準有源接觸的基於高密度溝槽的功率ｍｏｓｆｅｔ及其制備方法 | |
| KR102614549B1 (ko) | 트렌치 전계효과 트랜지스터 구조 및 그 제조 방법 | |
| KR20100029701A (ko) | 밀봉 플러그를 구비한 반도체 트렌치 구조와 방법 | |
| EP1376675A2 (en) | Method of fabricating a trench MOSFET | |
| JP2013258327A (ja) | 半導体装置及びその製造方法 | |
| US20080211015A1 (en) | Method of manufacturing a semiconductor power device | |
| CN108172563A (zh) | 一种带有自对准接触孔的沟槽形器件及其制造方法 | |
| CN116110944A (zh) | 一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法 | |
| US8492221B2 (en) | Method for fabricating power semiconductor device with super junction structure | |
| WO2021068420A1 (zh) | 沟槽型场效应晶体管结构及其制备方法 | |
| US8624302B2 (en) | Structure and method for post oxidation silicon trench bottom shaping | |
| JP4122230B2 (ja) | オン抵抗が低減された二重拡散型電界効果トランジスタ | |
| CN215578581U (zh) | 一种低压屏蔽栅mosfet器件 | |
| CN114759093A (zh) | 一种低导通电阻的双栅横向双扩散金属氧化物半导体器件 | |
| CN110223959B (zh) | 深浅沟槽的金属氧化物半导体场效应晶体管及其制备方法 | |
| CN112133750B (zh) | 深沟槽功率器件及其制备方法 | |
| WO2021232802A1 (zh) | Igbt器件及其制备方法 | |
| CN117276346A (zh) | 一种屏蔽栅场效应晶体管及其制备方法 | |
| CN113517350A (zh) | 一种低压屏蔽栅mosfet器件及其制作方法 | |
| CN113964038A (zh) | 沟槽栅mosfet器件的制造方法 | |
| US20080054348A1 (en) | Semiconductor device and a method of fabricating the same | |
| CN117316979A (zh) | 一种深槽电荷屏蔽的碳化硅场效应晶体管及其制备方法 | |
| US11862676B2 (en) | Semiconductor device and preparation method thereof | |
| CN117594658B (zh) | 一种沟槽型场效应晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |