KR20100029701A - 밀봉 플러그를 구비한 반도체 트렌치 구조와 방법 - Google Patents

밀봉 플러그를 구비한 반도체 트렌치 구조와 방법 Download PDF

Info

Publication number
KR20100029701A
KR20100029701A KR1020090081345A KR20090081345A KR20100029701A KR 20100029701 A KR20100029701 A KR 20100029701A KR 1020090081345 A KR1020090081345 A KR 1020090081345A KR 20090081345 A KR20090081345 A KR 20090081345A KR 20100029701 A KR20100029701 A KR 20100029701A
Authority
KR
South Korea
Prior art keywords
trench
semiconductor
layer
dielectric layer
region
Prior art date
Application number
KR1020090081345A
Other languages
English (en)
Other versions
KR101632938B1 (ko
Inventor
고든 엠. 그리브나
게리 에이치. 로첼트
주니어 존 마이클 파르세이
모하메드 탄비르 쿼더스
Original Assignee
세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 filed Critical 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨
Publication of KR20100029701A publication Critical patent/KR20100029701A/ko
Application granted granted Critical
Publication of KR101632938B1 publication Critical patent/KR101632938B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

일 실시예에서, 트렌치 구조를 갖는 반도체 장치가 형성된다. 상기 트렌치 구조는 트렌치의 노출된 상부 표면들을 따라서 형성된 단결정 반도체 플러그를 포함한다. 일 실시예에서, 상기 단결정 반도체 플러그는 밀봉된 코어를 형성하기 위해 트렌치를 밀봉한다.
반도체 장치, 트렌치 구조, 단결정 반도체 플러그, 밀봉된 코어

Description

밀봉 플러그를 구비한 반도체 트렌치 구조와 방법{SEMICONDUCTOR TRENCH STRUCTURE HAVING A SEALING PLUG AND METHOD}
본 발명은 일반적으로 반도체 장치들에 관한 것으로, 더욱 상세하게는 트렌치 구조들과 형성 방법들에 관한 것이다.
트렌치 구조들은 반도체 장치 기술에서 여러 용도들을 갖는다. 이러한 용도들은 격리 구조들, 제어 전극 구조들, 커패시터 구조들, 전하-보상 슈퍼-정션 구조들, 그리고 그중에서도 특히 매립 접촉 구조들을 포함한다. 트렌치 구조들은 통상적으로 유전체들, 반-도전성 물질들, 도전성 물질들과 같은 물질들 또는 이러한 물질들의 결합들로 충전(filing)되고 및/또는 채워진다(lining). 이러한 물질들 또는 충전 물질들은 트렌치 구조들에서 문제점들의 공통 원인이다.
예컨대, 충전 물질들은 종종 장치 구조 내에서 높은 레벨의 응력을 유발하고, 이러한 응력은 차례로 결함 형성을 유도하고 궁극적으로 장치 고장을 유도할 수 있다. 상세하게는, 상기 결함들은 원치 않는 기생 전류 누설 경로들을 만든다. 또한, 일부 구조들에서, 실리콘 또는 폴리실리콘/산화물 충전 물질들은 장치 성능에 손상을 줄 수 있는 기생 MOS 장치들을 만든다. 부가하여, 반도체 충전 물질들 에서 열적으로 생성된 캐리어들(전자들과 정공들)은 바람직하지 않은 전기장들을 만들 수 있고, 상기 전기장들은 트렌치 구조들의 브레이크다운 전압 또는 스탠드-오프 전압에 누가 될 수 있다. 게다가, 현재 트렌치 구조들을 형성하기 위해 사용되는 방법들은 프로세싱 동안에 트렌치들의 코어 영역들에 오염물들을 종종 포함시킨다. 이러한 오염은 종종 결함 형성과 장치 성능의 일반적인 손상을 유도할 수도 있다.
따라서, 응력, 결함들, 기생 구조들, 그리고 오염을 줄이면서 동시에, 트렌치 구조들을 효과적으로 플러그 또는 밀봉하기 위한 구조들과 프로세스들이 필요하다.
도시의 단순성과 명확성을 위해, 도면들 내의 엘리먼트들이 반드시 축척에 따라 도시된 것은 아니며, 상이한 도면들 내의 동일한 참조부호들은 일반적으로 동일한 엘리먼트들을 지시한다. 부가하여, 잘 알려진 단계들 및 엘리먼트들에 관한 설명들과 세부사항들은 설명의 단순성을 위해 생략될 수 있다. 여기서 사용된 바와 같이, 전류-운반 전극은 MOS 트랜지스터의 소스 또는 드레인, 또는 바이폴라 트랜지스터의 에미터 또는 콜렉터, 또는 다이오드의 캐소드 또는 애노드와 같은, 전류가 자신을 통과해 운반되게 하는 장치의 엘리먼트를 의미하고, 제어 전극은 MOS 트랜지스터의 게이트 또는 바이폴라 트랜지스터의 베이스와 같은, 자신을 통해 전류가 제어되게 하는 장치의 엘리먼트를 의미한다. 상기 장치들이 여기서 일정한 N-채널 장치들로서 설명되더라도, 당업자는 P-채널 장치들과 상보적 장치들도 본 발명에 따라 가능하다는 것을 이해할 것이다. 도면들의 명확성을 위해, 장치 구조들의 도핑된 영역들은 일반적으로 직선 에지들과 정확하게 각을 이룬 코너들을 갖는 것으로서 도시된다. 그러나, 당업자는 도펀트들의 확산과 활성화 때문에, 도핑된 영역들의 에지들이 일반적으로 직선들이 아니고 코너들이 정확한 각도를 갖지 않음을 이해한다.
부가하여, 본 상세한 설명의 구조들은 셀룰러 베이스 설계(여기서, 바디 영역들은 다수의 별개의 분리된 셀룰러 영역들이다)를 구현할 수도 있고, 또는 단일 베이스 설계(여기서, 바디 영역은 장형 패턴으로, 통상적으로 구불구불한 패 턴(serpentine pattern) 또는 부속물이 연결된 중심 부분으로 형성된 단일 영역이다)를 구현할 수도 있다. 그러나, 본 상세한 설명의 일 실시예는 이해의 용이성을 위해 상세한 설명을 통틀어 셀룰러 베이스 설계로서 설명될 것이다. 본 기재가 셀룰러 베이스 설계와 단일 베이스 설계 모두를 포함하는 것을 의도하는 것으로 이해되어야 한다.
일반적으로, 본 상세한 설명은 하나 이상의 트렌치 구조들을 구비한 반도체 장치에 관한 것으로, 상기 트렌치 구조들은 상기 하나 이상의 트렌치들의 코어 영역들을 밀봉하거나 부분적으로 밀봉하는 플러그를 갖는다. 상세하게는, 단결정 에피택시얼(epitaxial) 반도체 층 또는 실질적으로 균일한 반도체 층 또는 플러그는 하나의 트렌치의 상부 측벽 표면들을 따라서 형성된다. 단결정 에피택시얼 층의 두께는 상기 트렌치의 상부 부분들에서 코어 영역들을 밀봉하거나 부분적으로 밀봉하도록 선택된다. 하기의 상세한 설명은 본 발명을 설명하기 위해 두 가지 예시적 실시예들을 사용한다. 제1 실시예는 트렌치 격리 구조를 구비한 반도체 장치를 포함하고, 제2 실시예는 전하-보상 트렌치(charge-compensated trench)들을 구비한 절연 게이트 필드 효과 트랜지스터(IGFET) 장치를 포함한다. 본 발명이 상기 두 가지 예시들에 제한되지 않는 것으로 이해된다.
본 발명은 트렌치의 코어 영역에서 오염물들의 포함을 감소시키는 감소된 응력 밀봉 구성을 제공하여 더욱 신뢰성 있는 장치를 제공하는 밀봉 플러그와, 이를 갖는 트렌치에 근접해 있는 기생 장치들의 영향들을 감소시키는 트렌치 구조를 구비한 반도체 장치 및 그 제조 방법을 제공한다.
도 1은 본 발명의 제1 실시예에 따라 하나 이상의 격리 트렌치 구조들(322)을 구비한 반도체 장치(10)의 부분 단면도를 나타낸다. 격리 트렌치 구조들(322)이 다수의 개별적인 트렌치 구조들, 셀들, 스트라이프들, 또는 하나의 연속적인 트렌치 매트릭스를 포함하는 것으로 이해된다. 장치(10)는, 예컨대 p-타입 실리콘 기판(121) 및 n-타입 도전성을 포함하는 반도체 층 또는 웰 영역(124)을 포함하는 반도체 물질(110)의 바디 또는 영역을 포함한다. 일 실시예에서, 반도체 층(124)은 종래의 에피택시얼 성장 기술들을 이용하여 형성된다. 다른 실시예에서, 웰 영역(124)은 종래의 도핑 및 확산 기술들을 이용하여 형성된다. 반도체 물질(110) 또는 그 부분들을 위해, 실리콘-게르마늄, 실리콘-게르마늄-탄소, 탄소-도핑된 실리콘, Ⅲ-Ⅴ 물질들, 유전체 물질들 또는 이와 유사한 것을 포함하여 다른 물질들이 사용될 수 있다. 부가하여, 일 실시예에서, 반도체 물질(110)은 기판(121)과 반도체 층(124) 사이에 매립 층을 포함한다.
상기 실시예에서, 트렌치 구조(322)는 반도체 물질(110)의 주 표면(18)으로부터 연장되는 트렌치(422)를 포함한다. 일 실시예에서, 트렌치(422)는 반도체 층(124)을 통해 연장되고, 기판(121)에 도달한다. 다른 실시예에서, 트렌치(422)는 반도체 층(124) 안으로 부분적으로 연장된다. 유전체 층(또는 층들)(128)은, 노출되거나 벗겨진 트렌치(422)의 상부 측벽 표면들을 남기면서 동시에, 상기 트렌 치(422)의 하부 측벽과 하부 표면들을 덮으며 형성된다. 예컨대, 유전체 층들(128)은 산화물, 질화물, 상기 두 가지의 결합들 등등을 포함한다. 일 예시에서, 유전체 층(128)은 약 0.15 마이크론 내지 약 0.25 마이크론의 실리콘 이산화물을 포함한다. 다른 실시예에서, 약 0.05 마이크론 내지 약 0.1 마이크론의 실리콘 질화물 층이 상기 실리콘 이산화물 층을 덮으면서 형성된다.
본 발명에 따르면, 격리 트렌치 구조(322)는 플러그, 컨포멀 플러그(conformal plug), 단결정 밀봉 구조(single crystalline sealing structure), 실질적으로 균일한 플러그 또는 에피택시얼 캡 구조 또는 층(91)을 추가로 포함한다. 바람직하게도, 플러그(91)는 트렌치(422)의 상부의 노출된 측벽 부분들(423)로부터 연장되는, 에피택시얼하게 성장된 단결정 반도체 구조를 포함한다. 노출됨으로써, 즉, 층들(128)이 측벽 부분들(423)에 존재하지 않음으로써, 상기 측벽 부분들(423)은 실질적인 단결정 인터페이스를 제공하기 위해 반도체 물질(110/124)의 부분들을 노출시키고, 상기 인터페이스에서 단결정 에피택시얼 물질이 성장한다. 일 실시예에서, 플러그(91)는 반도체 층(124)이 n-타입 도전성을 포함할 때 p-타입 도전성을 포함한다. 즉, 플러그(91)의 도전성 타입은 반도체 층(124)의 도전성 타입에 반대된다. 플러그(91)는 장치(10)의 영역들(1001, 1002) 사이에 격리를 제공하기에 충분한 도펀트 농도를 갖는다. 예컨대, 플러그(91)는 약 1.0×1017 atoms/cm3 내지 약 1.0×1019 atoms/cm3 범위의 도펀트 농도를 갖는다.
일 실시예에서, 플러그(91)는 밀봉된 코어 또는 중심에 위치된 빈 영역(void region)(29)을 제공하기 위해 트렌치(422)를 완벽하게 밀봉한다. 즉, 코어(29)에는 고체 물질이 없다. 일 실시예에서, 코어(29)는 수소와 같은 가스를 포함하는 밀봉된 부피를 포함한다. 일 실시예에서, 코어(29)는 약 20 토르 미만의 진공 하에 있는데, 5 내지 10 토르가 전형적이다. 다른 실시예에서, 플러그(91)는 플러그(91) 내에서 실질적으로 중심에 위치된 갭을 남기면서 트렌치 구조(322)를 부분적으로 밀봉한다. 일 실시예에서, 선택적 에피택시얼 성장 기술들이 플러그(91)를 형성하기 위해 사용되는데, 이것은 반도체 물질이 실질적으로 없는 유전체 층들(128)의 노출된 주 표면들(129)을 남기고(즉, 플러그(91)는 주 표면들(129)을 덮지 않는다), 이는 그중에서도 특히 프로세싱을 단순화시키고 응력을 감소시킨다. 또한, 이것은, 열적으로 생성된 캐리어들과 연관된 이슈들을 감소시키는데, 이러한 이슈는 구조의 브레이크다운 전압 또는 스탠드-오프 전압에 누가 되는 바람직하지 않은 전기장들을 만들 수 있다. 부가하여, 이것은, 특히 플러그(91)가 도핑될 때, 임의의 기생 MOS 트랜지스터 특성들을 제거시킨다. 일 실시예에서, 플러그(91)는 자신의 상부 표면(191)이 주 표면(18)과 거의 동일한 레벨에 있거나 또는 상기 주 표면(18)에 근접해 있도록 평면화된다. 이는 요구되지는 않지만, 공간에 민감한 애플리케이션들에서는 유용하다.
그중에서도 특히 플러그들(91)은 감소된 응력 밀봉 구성을 제공하고, 상기 구성은 또한 트렌치(422) 내에서 오염물의 포함을 감소시킨다. 예컨대, 플러그(91)가 완벽한 밀봉을 제공하도록 구성될 수 있기 때문에, 코어 영역(29)을 폴리실리콘 등등과 같은 응력-유도 물질들로 완전히 채울 필요는 없다. 또한, 플러 그(91)가 완벽한 밀봉 오버라잉 트렌치(422)를 제공하도록 구성될 수 있기 때문에, 후속 프로세싱 동안에, 오염물들은 트렌치의 코어 영역 안으로 포함되지 않는다.
장치(10)는 추가의 격리를 제공하기 위해 예컨대 p-타입(즉, 반도체 층(124)의 도전성 타입의 반대) 도핑되는 선택적인 격리 영역들을 포함한다. 상기 선택적 실시예에서, 플러그들(91)은 도핑될 수도 있고 도핑되지 않을 수도 있다. 격리 영역들(17)은 플러그들(91)이 종래 기술들을 이용하여 형성되기 이전이나 또는 이후에 형성된다. 장치(10)는 주 표면(18)을 덮거나 상기 주 표면(18)에 인접해 형성되는 유전체 층(148)을 갖도록 또한 도시된다. 예컨대, 유전체 층(148)은 산화물, 질화물, 상기 두 가지의 결합 등등을 포함한다. 도시된 바와 같이, 격리 트렌치 구조(322)는 영역들(1001,1002) 사이에 격리를 제공한다. 부가하여, 격리 트렌치 구조(322)는 수동 소자와 같은 소자(424)를 형성하기 위해 격리된 영역(1003)을 제공한다. 예컨대, 소자(424)는 커패시터, 인덕터, 입/출력 패드, 또는 반도체 물질(110) 또는 반도체 물질(110)의 일부로부터 격리가 바람직한 임의의 구조이다.
이제 도 2 내지 도 6을 참조하면, 도 1의 격리 트렌치(322)를 형성하기 위한 방법이 기술된다. 도 2는 제작의 초기 단계에서 장치(10)의 부분 단면도를 나타낸다. 초기 단계에서, 격리 영역들(17)은 예컨대 종래의 마스킹(masking) 및 도핑 기술들을 이용하여 형성된다. 앞서 언급된 바와 같이, 격리 영역들(17)은 선택적이고 생략될 수 있다. 다음 차례로, 유전체 층(40)이 주 표면(18)을 덮으면서 형성되고, 예컨대 약 0.03 마이크론 두께의 열 산화물을 포함한다. 그런 다음에, 유전체 층(40)과 상이한 물질을 포함하는 유전체 층(44)이 유전체 층(40)을 덮으면서 형성된다. 예컨대, 제1 유전체 층(40)이 실리콘 산화물일 때, 유전체 층(44)은 실리콘 질화물이다. 일 실시예에서, 유전체 층(44)은 대략 0.2 마이크론의 실리콘 질화물이고, 종래의 증착 기술들을 이용하여 형성된다. 다음 차례로, 유전체 층(46)은 유전체 층(44)을 덮으면서 형성되고, 대략 0.6 마이크론의 증착된 실리콘 이산화물을 포함한다. 이러한 층들은 후속 프로세싱을 위해 단단한 마스크 구조(112)를 제공한다. 그런 다음에, 주 표면(18)의 부분을 노출시키기 위해 층들(46,44,40)의 부분들을 제거하기 위하여, 종래의 기술들을 이용해 개구부(172)가 형성된다.
다음 차례로, 트렌치(422)는 주 표면(18)으로부터 반도체 층(124)으로 연장되는 개구부(172)를 통과해 형성된다. 일 실시예에서, 트렌치(422)는 기판(121)의 적어도 부분 안으로 연장된다. 일 실시예에서, 트렌치(422)의 깊이는 반도체 층(124)의 두께에 의해 결정된다.
일 실시예에서, 플루오린(fluorine) 또는 염소 기반 화학(chlorine based chemistry)을 이용하여 에칭하는 DRIE(Deep Reactive Ion Etching)가 트렌치(422)를 형성하기 위해 사용된다. 극저온, 고밀도 플라즈마, 또는 보쉬(Bosch) DRIE 프로세싱을 포함하여 여러 기술들이 DRIE 에칭 트렌치(422)를 위해 이용 가능하다. 일 실시예에서, 트렌치(422)는 실질적으로 수직인 측벽들을 갖는다. 대안적인 실시예에서, 트렌치(422)는 테이퍼링된 프로파일을 갖는데, 여기서는 트렌치 하부 표면에서의 상기 트렌치의 폭이 주 표면(18)에 근접해 있는 폭 미만이다. 격리 능력들(수평으로 및 수직으로 모두)을 추가로 향상시키기 위해 더 큰 갭이 바람직할 수 있는 다른 실시예에서, 트렌치(422)는 확장된 프로파일을 갖고, 여기서는 하부 표면에서의 트렌치의 폭이 주 표면(18)에 근접해 있는 트렌치의 폭을 초과한다. 일 실시예에서, 트렌치(422)의 깊이는 약 3.0 마이크론 내지 약 100 마이크론 범위에 있다. 트렌치 클리닝 프로세스 동안에, 도 2에 도시된 바와 같이 유전체 층(40)의 아래 부분을 언더컷할 수 있는 짧은 선택적 에치(a short selective etch)가 통상적으로 사용된다. 유전체 층(40)의 임의의 추가의 언더컷팅을 방지하기 위해, 트렌치(422)의 하부 표면들 및 측벽을 포함하여 유전체 층(40)의 언더컷 영역들을 채우면서 주 표면(18)을 덮는 폴리실리콘 층(47)이 형성된다.
도 3은 제작의 추가 단계에서 장치(10)의 확대된 부분 단면도를 나타낸다. 제1 유전체 층(28)은 트렌치(422)의 하부 표면들과 측벽을 포함하여 주 표면(18)을 덮으면서 형성된다. 예컨대, 제1 유전체 층(28)은 산화물을 포함한다. 일 실시예에서, 0.04 마이크론의 건조 산화물이 폴리실리콘 층(47)을 소비하고 층(40)의 언더컷 영역들에 있는 폴리실리콘 층(47)의 해당 부분을 유지하면서 형성되고, 그 다음 약 0.2 마이크론의 증착된 산화물이 뒤따른다. 다음 차례로, 제2 유전체 층은 제1 유전체 층(28)을 덮으면서 형성된다. 일 실시예에서, 제2 유전체 층은 약 0.1 마이크론의 실리콘 질화물을 포함한다. 제1 및 제2 유전체 층들을 형성하기 위해 종래의 증착 기술들이 사용된다. 그런 다음에, 도 3에 도시된 바와 같이 트렌치(422) 내에서 유전체 스페이서들, 스페이서 층들, 또는 유전체 층들(62)을 남기면서 제2 유전체 층을 에치 백(etch back) 하기 위해 종래의 건식 에칭 기술들이 사용된다. 사용된 에치 프로세스와 트렌치(422)의 종횡비(aspect ratio)에 따라, 유전체 층들(28,62)은 트렌치(422)의 하부 표면으로부터 에칭되어 나갈(etch off) 될 수 있고 도 3에 도시된 바와 같은 상태로 머무를 수 있다. 더 낮은 종횡비 트렌치들에서, 유전체 층들(28,62)이 트렌치(422)의 하부 표면에서 제거되는 것을 방지하기 위해, 종래의 마스킹 단계들이 사용될 수 있다.
다음 차례로, 추가의 프로세싱 이후에 장치(10)의 확대된 부분 단면도인 도 4에 도시된 바와 같이, 유전체 층(28)이 유전체 층(62)의 상부 표면들로부터 리세스되도록, 유전체 물질의 상부 부분을 제거하기 위해 유전체 층(28)은 추가의 선택적 에칭 단계에 접하게 된다. 유전체 층들(28,62)의 하부 부분들이 도 2와 관련되어 기술된 단계에서 제거되었다면, 선택적 에치는 트렌치(422)의 바닥에 노출된 오픈 영역으로부터 유전체 층(28)을 제거할 수도 있을 것이다. 예컨대, 유전체 층(28)이 산화물을 포함할 때, 희석 HF 습식 에치(예컨대, 약 8-11분 동안에 10:1)와 같은 등방성 에치가 유전체 층(62) 아래로 유전체 층(28)을 대략 1.2 마이크론만큼 리세스하기 위해 사용될 수 있다. 이러한 단계들 동안에, 유전체 층(46)은 또한 제거될 수도 있다. 유전체 층들(62,44)은 그런 다음에 도 5에 도시된 바와 같이 트렌치(422)의 상부 부분들에서 반도체 물질(110)의 노출된 부분들(423)을 제공하기 위해 종래의 물질 제거 기술들을 사용하여 제거된다. 상기 프로세스는 비등방성 에칭에 의존하는 프로세스들과 비교할 때 노출된 부분들(423)을 형성하기 위하여 매우 제어 가능한 방식을 제공한다.
도 6은 추가의 프로세싱 이후에 장치(10)의 확대된 부분 단면도를 나타낸다. 바람직한 실시예에 따르면, 에피택시얼 플러그, 단결정 플러그, 반도체 물질의 플 러그, 또는 균일 반도체 플러그 영역(91)이 유전체 층(28) 위의 트렌치(422)의 개구부 내에서 반도체 층(124)의 노출된 부분들(423)을 따라서 형성된다. 상기 실시예에 따르면, 플러그(91)는 반도체 층(124)에 반대의 도전성 타입을 갖는 에피택시얼 반도체 물질을 포함한다. 도시된 실시예에서, 플러그(91)는 p-타입이다. 일 실시예에서, 플러그(91)는 약 1.0×1017 atoms/cm3 내지 약 1.0×1019 atoms/cm3 사이의 도펀트 농도를 갖는다. 대안적인 실시예에서, 플러그(91)는 도핑되지 않는다.
플러그(91)를 형성하기 위한 일 실시예에서, 디클로로실레인(dichlorosilane) 소스 가스가 수소와 HCl과 함께 사용되어, 노출된 부분들(423)에만 선택적으로 성장을 하게 한다. 대안적인 실시예들에서, 실레인(silane), 디실레인(disilane), 또는 트리클로로실레인(trichlorosilane) 소스 가스들이 사용된다. 선택된 성장 온도에 따라, 에피택시얼 반응기 압력이 대략 10 토르 내지 대기압 범위 내에서 설정된다. 일 실시예에서, 단일 웨이퍼 반응기가 성장 프로세스 동안에 약 20 토르의 반응기 압력으로 사용된다. 디클로로실레인을 위한 적절한 성장 온도들은 약 섭씨 950도 내지 약 섭씨 1050도의 범위에 있다. 실레인 또는 디실레인을 위한 적절한 성장 온도들은 약 섭씨 575도 내지 약 섭씨 700도의 범위에 있다. 트리클로로실레인을 위한 적절한 성장 온도들은 약 섭씨 1000도 내지 약 섭씨 1200도의 범위에 있다. 일 실시예에서, 플러그(91)는 약 0.10 마이크론 내지 약 0.60 마이크론의 범위의 두께를 갖는다. 플러그(91)의 두께가 트렌치(422)의 폭에 따라 조정되는 것으로 이해된다. 예컨대, 두께는 플러그(91)의 목적하는 구 조(예컨대, 유사-클로저(near-closure), 완전한 클로저, 또는 과성장)에 따라 조정된다.
일 실시예에서, 선택적 에피택시얼 성장 기술과 디클로로실레인이 사용될 때, 분당 약 0.30 마이크론의 성장률이 사용된다. 비-선택적 에피택시얼 성장 기술과 디클로로실레인이 사용될 때, 분당 약 1.0 마이크론 내지 분당 약 2.0 마이크론 범위의 성장률이 사용된다. 가스 유량들은 반응기 구성에 따라 좌우되고, 요구되는 성장 조건들과 구조에 의해 설정된다. 일 실시예에서, 이하의 가스 유량 범위들이 폐쇄된 구성에서 디클로로실레인을 이용하여 플러그(91)를 형성하기 위해 선택적 성장 프로세스에서 사용되었다: 분당 30-40 표준 리터(slm)의 수소, 0.70-0.80 slm HCl 그리고 0.20-0.25 slm 디클로로실레인.
바람직한 실시예에 따르면, 플러그(91)는 밀봉된 코어(29)를 형성하기 위해 트렌치(422)를 밀봉하도록 구성되고, 유전체/폴리실리콘 또는 폴리실리콘 충전 기술들을 사용하는 구조들과 비교할 때 최소의 결함들과 무시할만한 응력이 동반되도록 추가로 구성된다. 결함들과 응력을 억제함으로써, 장치(10)의 신뢰성과 품질이 향상된다. 일 실시예에서, 플러그(91)를 형성하기 위해 선택적 에피택시얼 성장 기술들이 사용될 때, 유전체 층들(28)의 주 표면들(129)에는 실질적으로 반도체 물질이 없고(즉, 플러그(91)는 주 표면들(129)을 덮지 않는다), 이는 그중에서도 특히 프로세싱을 단순화시키고 응력을 감소시킨다. 또한, 이는, 열적으로 생성된 캐리어들과 연관된 이슈들을 감소시킨다. 부가하여, 특히 플러그(91)가 도핑될 때, 임의의 기생 MOS 트랜지스터 특성들을 제거시킨다. 일 실시예에서, 밀봉된 코 어(29)는 상기 에피택시얼 성장 프로세스로부터 밀봉된 코어(29)에 존재하는 약간의 수소를 가지면서 약 20 토르의 진공 하에 있다.
도 7은 본 발명의 제2 실시예에 따라, 절연 게이트 필드 효과 트랜지스터(IGFET), MOSFET, 슈퍼정션 장치, 슈퍼정션 구조, 전하-보상 또는 스위칭 장치 또는 셀(100)의 부분 단면도를 나타낸다. 예컨대, 장치(100)는 많은 이러한 장치들 중에서도 논리 및/또는 다른 소자들과 함께 반도체 칩 안으로 전력 집적회로의 일부로서 통합된다. 대안적으로, 장치(100)는 많은 이러한 장치들 중에서도 이산 트랜지스터 장치를 형성하기 위해 함께 통합된다.
장치(100)는 반도체 물질(11)의 영역을 포함하는데, 상기 영역은 대략 0.001 내지 약 0.01 ohm-cm 범위의 저항성을 갖는 예컨대 n-타입 실리콘 기판(12)을 포함하고, 비소 또는 인으로 도핑될 수 있다. 도시된 실시예에서, 기판(12)은 도전성 층(13)에 인접한, 장치(100)를 위한 드레인 영역을 제공한다. 반도체 층(14)이 기판(12)에 또는 기판(12)상에 형성되고, n-타입이거나 또는 p-타입이며, 하기에서 기술되는 트렌치 보상 영역들에서 전하 균형에 영향을 주지 않는 만큼 약하게 도핑된다. 일 실시예에서, 층(14)은 종래의 에피택시얼 성장 기술들을 이용하여 형성된다. 600 볼트(BVdss) 장치에 적합한 실시예에서, 층(14)은 약 1.0×1013 atoms/cm3 내지 약 1.0×1014 atoms/cm3 범위의 도펀트 농도로 n-타입 또는 p-타입 도핑되고, 약 40 마이크론 내지 약 60 마이크론 정도의 두께를 갖는다. 비록 도면들에서 반도체 층(14)이 기판(12)보다 더 두껍게 도시되더라도, 실제로는 기판(12) 이 더 두껍다는 것을 주의해야 한다. 도면들에는 이해의 용이성을 위해 이러한 방식으로 도시된다.
일 실시예에서, 층(14)의 부분은 장치(100)의 활성 영역 부분에서 p-타입 도핑되고, 반면에, 층(14)의 다른 부분은 상기 장치의 에지 종단 부분에서 n-타입 도핑된다. 층(14)의 두께는 장치(100)의 목적하는 BVdss 레이팅에 따라 증가되거나 감소된다. 대안적인 실시예에서, 반도체 층(14)은, 기판(12)에 근접한 곳에서 더 높은 도펀트 농도를 갖고 주 표면(18)을 향해 갈수록 자신의 두께 균형을 위해 더 낮은 농도로 점진적으로 또는 갑자기 변천하는 반도체 층(14)의 단계별 도펀트 프로파일을 포함한다.
반도체 물질(110) 또는 그 부분들 등등을 위해 실리콘-게르마늄, 실리콘-게르마늄-탄소, 탄소-도핑된 실리콘, Ⅲ-Ⅴ 물질들을 포함하여 다른 물질들이 사용될 수 있다. 부가하여, 당업자는, 절연 게이트 바이폴라 트랜지스터(IGBT) 장치가 예컨대 기판(12)의 도전성 타입을 p-타입(즉, 반도체 층(14)과 반대)으로 바꿈으로써 현재 구조에 의해 달성된다는 것을 이해할 것이다.
장치(100)는 공간적으로 이격된 충전된 트렌치들, 보상 트렌치들, 반도체 물질로 충전된 트렌치들, 전하-보상 트렌치 영역들, 깊은 트렌치 전하 보상 영역들, 전하-보상 충전 트렌치들, 보상 트렌치들, 국부화된 수직 전하 보상 구조들, 또는 국부화된 전하 보상 영역들(22)을 추가로 포함한다. 여기에 사용된 바와 같이, 전하 보상은 일반적으로, 반대 도전성 타입 층들의 총 전하가 실질적으로 또는 일반적으로 균형 잡히거나 동등한 것을 의미한다. 전하-보상 충전 트렌치들(22)은 반 대 도전성 타입의 적어도 두 층들을 포함하여 반도체 물질(220)의 다수의 층들 또는 다중층들을 포함하고, 상기 층들은 진성(intrinsic)의, 버퍼 또는 살짝 도핑된 반도체 층 또는 층들에 의해 구분될 수 있다. 도 7에 도시된 바와 같이, 물질(220)은 트렌치들의 측벽 표면들을 따라서 반도체 층(14)에 접해 있는 n-타입 반도체 물질의 층(221)을 포함한다.
바람직한 실시예에 따르면, 층들(221)은 소스 영역들(33)과 동일한 도전성 타입을 갖고, 장치(100)가 온-상태에 있을 때 채널로부터 드레인까지 주요 수직 저저항 전류 경로를 형성한다. 보상 p-타입 반도체 물질의 층(222)은 층(221)을 덮으며 형성된다. 예컨대, n-타입 층들(221)과 p-타입 층들(222)은 약 9.0×1015 atoms/cm3 내지 약 5.0×1016 atoms/cm3 와 비슷한 도펀트 농도를 갖고, 상기 각각의 층들은 약 0.1 마이크론 내지 약 0.3 마이크론의 두께를 각각 갖는다. 장치(100)가 오프-상태일 때, p-타입 층들(222)과 n-타입 층들(221)은 증가된 BVdss 특성을 제공하기 위해 서로 보상한다. 비록 버퍼 층들이 도 7의 장치에 도시되지 않을지라도, 버퍼 층들이 제작의 초기 단계들에서 존재할 수 있음이 이해된다. 바람직한 실시예에서, 반도체 물질(220)의 층들은 단결정 반도체 물질을 포함한다. 전하-보상 트렌치들(22)과 반도체 물질(220)의 층들에 관련된 추가의 상세한 설명들이 도 4 및 도 5와 관련하여 하기에서 기술된다.
바람직한 실시예에서, 장치(100)는 반도체 물질(220)의 층들의 부분들을 덮으면서 형성된 유전체 층(28)을 포함한다. 바람직하게도, 유전체 층(28)은, 노출 된 상부 측벽 부분들을 남기면서 동시에, 반도체 물질(220)의 층들 중 하부 표면들과 측벽 표면들의 부분을 덮으면서 형성된다. 이는 도 7의 예시에 도시된다. 일 실시예에서, 유전체 층(28)은 약 0.2 마이크론의 두께를 갖는 증착된 실리콘 산화물 층이다. 도시된 실시예에서, 전하-보상 트렌치들(22)은 중앙에 위치된 부분에서 빈 또는 밀봉된 코어(29)로 구성되거나 형성되고, 플러그 구조(91)에 의해 캡이 씌어진다. 바람직한 실시예에서, 플러그들(91)은 단결정 반도체 물질을 포함하고, 상기 단결정 반도체 물질은 전하-보상 트렌치들(22)을 밀봉하기 위해 반도체 물질(220)의 층들의 상부 부분들을 따라서 에피택시얼하게 성장된다. 일 실시예에서, 상기 단결정 반도체 물질은, 플러그들(91)의 상부 표면들이 주 표면(18)에 근접하도록, 후속하여 평면화된다. 대안적인 실시예에서, 전하-보상 트렌치들(22)은 무공동이고, 유전체들, 다결정 반도체 물질, 단결정 반도체 물질, 또는 그들의 결합으로 채워진다.
비록 도시되지 않았지만, 장치(100)의 형성 동안에, 고 도핑된 기판(12)으로부터의 n-타입 도펀트가 전하-보상 트렌치들(22)의 하부 부분들로 확산되어, 기판(12) 내에서 트렌치들(22)의 이러한 부분들이 더욱 고농도로 n-타입 도핑되게 된다.
또한, 장치(100)는 전하-보상 트렌치들(22)의 사이에서 상기 전하-보상 트렌치들(22)에 근접하여, 전하-보상 트렌치들(22)에 인접하여, 또는 전하-보상 트렌치들(22)에 접하여서, 반도체 층(14)에 형성된 웰, 베이스, 바디 또는 도핑된 영역들(31)을 포함한다. 바디 영역들(31)은 반도체 물질(11)의 주 표면(18)으로부터 연장된다. 일 실시예에서, 바디 영역들(31)은 p-타입 도전성을 포함하고, 장치(100)의 도전 채널들(45)로서 동작하는 역전층을 형성하기에 적절한 도펀트 농도를 갖는다. 바디 영역들(31)은 주 표면(18)으로부터 약 1.0 내지 약 5.0 마이크론의 깊이까지 연장된다. 위에서 언급된 바와 같이, 바디 영역들(31)은 다수의 개별적으로 확산된 영역들을 포함하거나, 또는 접속된, 선택된 형상의 단일하거나 공통적으로 확산된 영역을 포함한다.
n-타입 소스 영역들(33)은 바디 영역들(31) 내에서, 위에서, 또는 바디 영역들(31)에 형성되고, 주 표면(18)으로부터 약 0.2 내지 약 0.5 마이크론의 깊이까지 연장된다. 도시된 실시예에서, 주 표면(18)의 부분은 아래로 연장되고, 그런 다음에 소스 접촉 층(63)에 의해 소스 영역들(33)의 수평 및 수직 표면들과 접촉이 이루어지도록 소스 영역들(33)의 에지들로부터 밖을 향해 연장된다. 하나 이상의 p-타입 바디 접촉 영역들(36)이 각각의 바디 영역(31)의 적어도 부분에서 형성된다. 바디 접촉 영역들(36)은 바디 영역(31)에 더 낮은 접촉 저항을 제공하고, 소스 영역들(33) 아래에 바디 영역들(31)의 면 저항(the sheet resistance)을 낮추도록 구성되고, 이러한 구성은 기생 바이폴라 트랜지스터 효과들을 억제한다.
바람직한 실시예에 따르면, 바디 접촉 영역들(36)과 바디 영역들(31)은 도 7에 도시된 바와 같이 전하-보상 트렌치들(22)을 덮고, 소스 접촉 층(63)과 함께, 전하-보상 트렌치들(22)에서 p-타입 층들(222)로의 옴 접촉과 상기 p-타입 층들(222)과의 연속성을 제공하도록 구성된다. 상기 옴 접촉 구조는 p-타입 층들(222)을 위해 접지 구조를 제공하도록 구성되고, 상기 접지 구조는 주 표면(18) 의 수평 전계 필드들을 제거하고 장치(100)의 브레이크다운 전압 성능을 향상시킨다. 또한, 상기 구조는 주 표면(18)에 근접하여, 그리고 전하-보상 트렌치들(22)에 근접하거나 상기 전하-보상 트렌치들(22) 내에서 존재하는 임의의 결함들의 영향들을 최소화시킨다. 장치(100)의 구조는 최적 장치 성능에 필요한 층들(222)에 접촉하는 능력을 크게 단순화시킨다. 특히, 장치(100)는 전하-보상 트렌치들(22)의 상부 부분을 덮는 임의의 복잡한 지형을 방지하고, 이는 옴 접촉 구조와 방법을 단순화시킨다.
장치(100)는 바디 영역들(31)과 소스 영역들(33)에 접하는 트렌치 게이트 또는 제어 구조(157)를 추가로 포함한다. 제어 구조(157)는 인접한 전하-보상 트렌치들(22)과 측면으로 공간적으로 이격된다. 즉, 제어 구조(157)는 전하-보상 트렌치들(22)을 덮지 않는다. 트렌치 게이트 구조(157)는 게이트 트렌치(158)의 표면들을 덮으면서 형성된 게이트 유전체 층(43)과 게이트 트렌치(158)를 포함한다. 일 실시예에서, 게이트 유전체 층(43)은 실리콘 산화물을 포함하고, 약 0.05 마이크론 내지 약 0.1 마이크론의 두께를 갖는다. 다른 실시예에서, 게이트 유전체 층(43)은, 게이트 트렌치(158)의 측벽들을 따라서 게이트 유전체 층(43)의 두께를 초과하거나 더 두꺼운, 게이트 트렌치(158)의 하부 표면들에서의 두께를 갖는다. 대안적인 실시예들에서, 게이트 유전체 층(43)은 실리콘 질화물, 탄탈 오산화물(tantalum pentoxide), 이산화 티타늄, 바륨 스트론튬 티탄산염(barium strontium titanate), 또는 실리콘 산화물과의 결합들을 포함한 그들의 결합들 등등을 포함한다.
트렌치 게이트 구조(157)는 제어 또는 게이트 트렌치(158) 내에서 형성된 도전성 게이트 영역(57)을 추가로 포함하고, 게이트 유전체 층(43)을 덮는다. 일 실시예에서, 소스 영역(33)은 도전성 게이트 영역(57)과 전하 보상 트렌치(22) 사이에 삽입된다. 도전성 게이트 영역(57)은 예컨대 n-타입 폴리실리콘을 포함한다. 비록 도전성 게이트 영역(57)이 주 표면(18) 아래에서 리세스된 것처럼 도시되더라도, 도전성 게이트 영역(57)은 더 높게 또는 주 표면(18) 위로 연장될 수 있다. 트렌치 게이트 구조(157)는 장치(100)에서 채널들(45)의 형성과 전류 도전을 제어하도록 구성된다.
표면-하(sub-surface) 전류 경로를 용이하게 하기 위해, 장치(100)는 n-타입 도핑된 층들 또는 표면-하 도핑된 층들(26)을 추가로 포함한다. 상세하게는, 도핑된 층들(26)은 채널들(45)의 드레인 단부와 n-타입 층들(221) 사이에 표면-하 도전을 제공하도록 구성되는데, 상기 n-타입 층들(221)은 전하 보상 트렌치들(22)에서 주요 도전 층들 또는 수직 도전 경로들이다. 즉, 장치(100)에서, 전류는 채널들(45)을 통과해 수직으로 흐르고, 그런 다음에 도핑된 층들(26)을 통과해 수평으로 흐르고, 그런 다음에 층들(221)을 통과해 수직으로 흐른다. 도핑된 층들(26)은, 전류가 바디 영역들(31)과 바디 접촉 영역들(36)에 의해 주 표면(18)으로부터 격리되도록 구성되고, 상기 바디 영역들(31)과 바디 접촉 영역들(36)은 도핑된 층들(26)(n-타입)과 반대의 도전성 타입들(p-타입)이다. 상기 격리 특징은 도전 경로를 표면 가까이의 결함 영역들로부터 멀리 유지시킴으로써, 임의의 도전 관련된 문제점들이 방지된다. 게다가, 접지된 p-타입 층(222) 구조는 임의의 고 결함 밀 도 영역들의 영향들을 주요 도전 경로로부터 추가로 격리시킨다. 부가하여, 바디 영역들(31)과 바디 접촉 영역들(36)이 도핑된 영역들(26)을 덮도록 상기 바디 영역들(31)과 바디 접촉 영역들(36)을 놓음으로써, n-타입 층들(221)과 도핑된 층(26)을 둘러싸는 바람직한 오목-형상 정션이 제공된다. 이는 유용하게 BVdss를 향상시킨다.
장치(100)는 주 표면(18)을 덮으면서 형성된 층간 유전체 영역(48)을 포함하고, 상기 층간 유전체 영역(48)은 바디 접촉 영역들(36)과 소스 영역들(33)에 개구부들을 제공하기 위해 패턴화된다. 층간 유전체 영역(48)의 부분은 도전성 게이트 영역(57)을 위한 격리를 제공하기 위해 트렌치 게이트 구조(57)를 덮으면서 남겨진다. 층간 유전체 영역(48)은 증착된 산화물과 같은 예컨대 실리콘 산화물을 포함하고, 약 0.4 마이크론 내지 약 1.0 마이크론의 두께를 갖는다.
소스 접촉 층(63)은 주 표면(18)을 덮으면서 형성되고, 소스 영역들(33)과 바디 접촉 영역들(36) 모두에 대하여 접촉을 이룬다. 일 실시예에서, 소스 접촉 층(63)은 티타늄/질화 티타늄 장벽 층과 상기 장벽 층을 덮으면서 형성된 알루미늄 실리콘 합금 등등을 포함한다. 드레인 접촉 층(13)은 반도체 물질(11)의 반대 표면을 덮으면서 형성되고, 예컨대 티타늄-니켈-은, 크롬-니켈-금, 또는 등등과 같은 솔더링이 가능한 금속 구조를 포함한다. 대안적으로, 층(13)은 도전성 에폭시 등등을 포함한다.
요약하면, 장치(100)의 구조와 방법은 주요 도전 층(221)을 전하-보상 트렌치들(22)의 측벽 표면에 인접해 둔다. 장치(100)는 트렌치 게이트 제어 구조(157) 를 사용하고, 상기 트렌치 게이트 제어 구조(157)는 채널(45)의 드레인 단부를 주 표면(18)으로부터 공간적으로 이격시켜, 멀리, 또는 표면-하에 둔다. 장치(100)는, 채널들(45)의 표면-하 드레인 단부들을 전하-보상 트렌치들(22)의 주요 도전 층들(221)에 전기적으로 접속시키는 표면-하 도핑된 층들(26)을 포함한다. 이러한 접근법은 주요 전류 경로를 장치의 표면으로부터 멀리 이동시키고, 이는 응력 이슈들과 결함들의 영향을 훨씬 덜 받게 함으로써, 성능을 향상시킨다. 부가하여, 장치(100)의 주요 전류 경로가 이러한 방식으로 구성되기 때문에, 옴 접촉 구조를 p-타입 보상 도핑된 층들(222), 바디 영역들(31), 바디 접촉 영역들(36) 그리고 소스 접촉 층(63) 사이에서 형성시키는 것이 단순화된다.
장치(100)의 동작은 하기와 같이 진행된다. 소스 단자(63)가 0 볼트의 포텐셜 VS에서 동작하고, 도전성 게이트 영역들(157)이 장치(100)의 도전 임계치를 초과하는 제어 전압 VG=5.0 볼트를 수신하고, 드레인 단자(13)가 드레인 포텐셜 VD=5.0 볼트에서 동작하는 것으로 가정하자. VG 및 VS의 값들은 바디 영역(31)이 수직 채널들(45)을 형성하기 위해 인접한 도전성 게이트 영역들(157)을 역전시키도록 유발하고, 상기 수직 채널들(45)은 소스 영역들(33)을 도핑된 층들(26)에 전기적으로 접속시킨다. 장치 전류 ID는 드레인 단자(13)로부터 흐르고, n-타입 층들(221), 도핑된 층(26), 채널들(45), 소스 영역들(33)을 통과해 소스 단자(63)까지 라우팅된다. 따라서, 전류 ID는 저저항을 생산하기 위해 n-타입 층들(221)을 통과해 수직으로 흐르고, 전류 경로가 주 표면(18)으로부터 격리되도록 유지하면서 표면-하 도핑된 층들(26)을 통과해 수평으로 흐른다. 일 실시예에서, ID = 1.0 암 페어이다. 장치(100)를 오프 상태로 스위칭하기 위해, 상기 장치의 도전 임계치 미만의 제어 전압 VG이 도전성 게이트 영역들(157)에 인가된다(예컨대, VG < 5.0 볼트). 이는 채널들(45)을 제거시키고, ID가 더 이상 장치(100)를 통해 흐르지 않는다. 오프 상태에서, n-타입 층들(221)과 p-타입 층들(222)은 주요 블로킹 정션 스프레드들로부터 공핍 영역(depletion region)으로서 서로 보상되고, 이것은 BVdss를 향상시킨다. 상기 장치(100)의 다른 장점은, p-타입 보상 도핑된 층들(222), 바디 영역(31), 바디 접촉 영역(36) 그리고 소스 접촉 층(63) 사이의 단순화된 옴 접촉 구조가 스위칭 특성들을 향상시킨다는 점이다. 예컨대, 장치(100)가 온 상태로부터 오프 상태로 스위칭될 때, 옴 접촉은 구조로부터 전자들과 정공들 모두를 더욱 효율적으로 끌어당긴다.
이제 도 8 내지 도 20을 참조하면, 바람직한 실시예에 따라 장치(100)를 형성하기 위한 프로세스가 기술된다. 도 8은 제작의 초기 단계에서 장치(100)의 확대된 부분 단면도를 나타낸다. 반도체 물질(11)의 바디의 물질 특성들의 예시가 상기 도 7과 관련하여 제공되었다. 초기 단계에서, 유전체 층(40)이 주 표면(18)을 덮으면서 형성되고, 예컨대 약 0.2 마이크론 두께의 열 산화물을 포함한다. 그런 다음에, 유전체 층(40)과 상이한 물질을 포함하는 유전체 층(44)이 유전체 층(40)을 덮으면서 형성된다. 예컨대, 제1 유전체 층(40)이 실리콘 산화물일 때, 유전체 층(44)은 실리콘 질화물이다. 일 실시예에서, 유전체 층(44)은 대략 0.2 마이크론의 실리콘 질화물이고, 종래의 증착 기술들을 이용하여 형성된다. 다음 차례로, 유전체 층(46)이 유전체 층(44)을 덮으면서 형성되고, 대략 0.6 마이크론 의 증착된 실리콘 이산화물을 포함한다. 이러한 층들은 후속 프로세싱을 위해 단단한 마스크 구조(112)의 예시를 제공한다.
도 9는 제작의 후속 단계에서 장치(100)의 확대된 부분 단면도를 나타낸다. 개구부들(72)을 형성하기 위해 종래의 포토리소그래피 및 물질 제거 기술들을 이용하여 단단한 마스크 구조(112)가 패턴화되고, 상기 개구부들(72)은 주 표면(18)의 부분들을 노출시킨다. 예컨대, 개구부들(72)은 약 3.0 마이크론 내지 약 4.0 마이크론의 폭(74)를 갖는다. 다음 차례로, 트렌치들(122)이 주 표면(18)으로부터 반도체 층(14) 안으로 연장되며 개구부들(72)을 통과해 형성된다. 일 실시예에서, 반도체 층(14)은 약 2.0 마이크론 내지 3.0 마이크론의 인접한 트렌치들(122) 사이에서 폭(75)를 갖는다. 상기 실시예의 이해를 용이하게 하기 위해, 폭(75)가 폭(74)보다 더 크게 도시되어 있는데, 폭(75)이 폭(74) 미만이거나 폭(74)과 동등할 수도 있음이 이해될 것이다. 일 실시예에서, 트렌치들(122)은 기판(12)의 적어도 부분 안으로 연장된다. 트렌치들(122)의 깊이는 BVdss 요구사항들의 함수인 반도체 층(14)의 두께에 의해 결정된다.
일 실시예에서, 플루오린 또는 염소 기반 화학을 이용하여 에칭하는 DRIE(Deep Reactive Ion Etching)가 트렌치(122)를 형성하기 위해 사용된다. 극저온, 고밀도 플라즈마 또는 보쉬 DRIE 프로세싱을 포함하는 여러 기술들이 DRIE 에칭 트렌치들(122)을 위해 이용 가능하다. 일 실시예에서, 트렌치들(122)은 실질적으로 수직인 측벽들을 갖는다. 대안적인 실시예에서, 트렌치들(122)은 테이퍼링된(tapered) 프로파일을 갖는데, 여기서는 트렌치 하부 표면에서의 상기 트렌치의 폭이 폭(74) 미만이다. 비록 트렌치들(122)이 복수로서 언급되더라도, 트렌치들(122)이 단일한 연속적인 트렌치일 수도 있고 접속된 트렌치 매트릭스일 수도 있음이 이해될 것이다. 대안적으로, 트렌치들(122)은, 폐쇄된 단부들을 갖고 반도체 물질(11)의 바디 중 부분들에 의해 구분되는, 다수의 개별적인 트렌치들일 수 있다. 트렌치들(122)의 깊이는 약 3.0 마이크론 내지 약 100 마이크론 범위에 있다.
도 10은 제작의 후기 단계에서 장치(100)의 확대된 부분 단면도를 나타낸다. 이 시점에서, 반도체 물질(220)의 층들이 전하-보상 트렌치들(22)을 형성하는 제1 단계로서 트렌치들(122) 내에서 형성되거나 성장되거나, 또는 증착된다. 일 실시예에서, 단결정 반도체 에피택시얼 성장 기술들이 반도체 물질(220)의 층들을 형성하기 위해 사용된다.
제1 단계에서, 물질 제거 단계에 의해 유발되는 임의의 표면 손상을 제거하기 위해, 열 산화물(도시되지 않음)과 같은 얇은 산화물이 트렌치들(122)의 측벽들상에 형성된다. 그런 다음에, 종래의 등방성 에칭 기술들(예컨대, 10:1 습식 산화물 스트립)을 이용하여 상기 얇은 산화물이 제거된다. 다음 차례로, 에피택시얼 성장 프로세스의 제1 단계로서 반도체 물질(11)이 에피택시얼 성장 반응기 안에 놓이고 사전-클리닝된다. 반도체 물질(220)의 층들을 형성하기 위해 선택된 반도체 물질이 실리콘일 때, 트리클로로실레인(SiHCl3), 디클로로실레인(SiH2Cl2), 실레인(SiH4) 또는 디실레인(Si2H6)과 같은 실리콘 소스 가스들이 이러한 층들을 형성하기에 적절하다.
이제, 도 10의 트렌치(122)의 부분(1011)의 부분 단면도인 도 11을 참조하 면, 반도체 물질(220)의 층들의 바람직한 실시예의 형성이 기술된다. 바람직한 실시예에서, 반도체 물질(220)의 층들을 만드는 모든 층들이 에피택시얼 반응기 내부에서 연속적인 방식으로 성장된다. 게다가, 반도체 물질(220)의 층들을 형성할 때, 감소된 압력의 에피택시얼 반응기를 이용하는 것이 바람직하다는 것이 발견되었다. 상세하게는, 트렌치들(122)의 깊이와 대충 동등하거나 더 큰 평균 자유 행로를 제공하기 위해 에피택시얼 성장 조건들이 설정되는 것이 바람직하다. 또한, 우수한 품질의 에피택시얼 층들을 제공하기 위해, 트렌치들(122)의 종횡비가 약 1:1 내지 약 30:1 범위 내에 있는 것이 바람직하다.
다결정질의 실리콘을 생성할 유전체 층(46)을 덮으면서 에피택시얼 실리콘이 성장하는 것을 방지하기 위해, 선택적 에피택시얼 성장 프로세스가 사용되는 것이 추가로 바람직하다. 유전체 층들 상에서 실리콘의 성장을 억제하기에 충분한 양의 HCl 가스를 에피택시얼 성장 챔버에 부가함으로써, 선택성이 제어된다. 바람직하게도, 실리콘 소스 가스로서 디클로로실레인 또는 실레인을 사용할 때, HCl 유량 속도는, 0 초과로부터 실리콘 소스 가스의 유량 속도의 약 4 내지 5배까지의 범위 내에서 설정된다. 대안적인 실시예에서, 덮개 층들이 성장되고(즉, 트렌치들(122)에 부가하여 상기 층들은 주 표면(18)을 덮으면서 성장된다), 주 표면(18)을 덮는 상기 덮개 층들의 부분들을 제거하기 위해 평면화 기술들이 사용된다.
도시된 실시예에서, 트렌치들(122)의 표면들을 따라서 가장 먼저 진성 층(intrinsic layer)(21)이 형성되고, 약 0.05 내지 약 0.1 마이크론의 두께를 갖는다. 진성 층(21)은 바람직하게 도핑되지 않고, 특히 트렌치들(122)의 측벽과 하 부 표면들상에 있는 임의의 고르지 못한 것들을 매끄럽게 하기 위해 기능한다. 그런 다음에, N-타입 층(23)이 층(21)을 덮으면서 형성되는데, 이 때 인, 비소, 또는 안티몬 도펀트 소스가 적절하다. 일 실시예에서, n-타입 층(23)은 약하게 도핑되고, 약 1.0×1015 atoms/cm3 내지 약 1.0×1017 atoms/cm3 와 비슷한 도펀트 농도를 갖는다. N-타입 층(23)은 통상적으로 약 1.0 마이크론 미만의 두께를 갖는데, 약 0.1 마이크론 내지 0.4 마이크론의 두께가 한 바람직한 범위이다.
다음 차례로, 진성 층(24)이 n-타입 층(23)을 덮으면서 형성되고, 약 0.1 내지 약 0.4 마이크론의 두께를 갖는다. 바람직하게, 진성 층(24)은 도핑되지 않는다. 그런 다음에, p-타입 층(25)이 제2 진성 층(24)을 덮으면서 형성되는데, 붕소가 적절한 도펀트 소스이다. 예컨대, p-타입 층(25)은 약 1.0×1015 atoms/cm3 내지 약 1.0×1017 atoms/cm3 와 비슷한 도펀트 농도를 갖는다. p-타입 층(25)은 통상적으로 약 1.0 마이크론 미만의 두께를 갖고, 약 0.1 마이크론 내지 약 0.3 마이크론의 두께가 하나의 바람직한 범위이다. 진성 층(24)의 한 목적은, 낮은 드레인 전압에서 층들(23,25)의 상호 공핍을 감소시킴으로써 도전을 향상시켜 더 높은 도전 효율성을 제공하는 것이다.
다음 차례로, 진성 층(27)은 p-타입 층(25)을 덮으면서 형성되고, 약 0.1 내지 약 1.0 마이크론의 두께를 갖는다. 후속 가열 처리들 동안에, 도 7, 도 10에 도시된 바와 같은 n-타입 층(221)을 형성하기 위해, n-타입 층(23) 내에서 n-타입 도펀트가 진성 층들(21,24) 안으로 확산되고, 도 7, 도 10에 도시된 바와 같은 p- 타입 층(222)을 형성하기 위해, p-타입 층(25)이 진성 층들(24,27) 안으로 확산된다. 도 11에 도시된 다중층들은 이해의 용이성을 위해 다른 도면들에는 도시되지 않는다. n-타입 층들(221)과 p-타입 층들(222)의 도펀트 농도들과 두께들은, 장치(100)가 동작중일 때 적절히 균형있는 전하를 제공하도록 구성된다. 바람직한 실시예에서, 트렌치들(122)의 중심 또는 중심 부분이 개방된 상태로 남겨진다(즉, 상기 부분은 고체 물질로 완전히 채워지지 않는다). 부가하여, 바람직한 실시예에서, 반도체 물질(220)의 층들의 형성 이후에, 에피택시얼 반응기는 HCl, 소스, 및 도펀트 가스들이 제거되고, 장치(100)는 높여진 온도에서 수소에 노출된다. 이는, 반도체 물질들(220)의 층들의 외부 표면들의 지형을 매끄럽게 하고, 특히 플러그들(91)의 형성을 포함하여 후속 프로세싱을 향상시킨다.
도 12는 제작의 여전히 추가의 단계에서 장치(100)의 확대된 부분 단면도를 나타낸다. 제1 유전체 층이 트렌치들(122) 내의 반도체 물질(220)의 층들과 주 표면(18)을 덮으면서 형성된다. 예컨대, 상기 제1 유전체 층은 산화물을 포함한다. 일 실시예에서, 0.02 마이크론의 건조 산화물이 형성되고, 그 다음 약 0.2 마이크론의 증착된 산화물이 형성된다. 다음 차례로, 제2 유전체 층이 제1 유전체 층을 덮으면서 형성된다. 일 실시예에서, 상기 제2 유전체 층은 약 0.1 마이크론의 실리콘 질화물을 포함한다. 상기 제1 및 제2 유전체 층들을 형성하기 위해 종래의 증착 기술들이 사용된다. 그런 다음에, 도 12에 도시된 바와 같이 트렌치들(122) 내에서 각각의 물질의 유전체 스페이서들, 스페이서 층들, 또는 유전체 층들(28,62)을 남기면서 제1 및 제2 유전체 층들을 에칭 백 하기 위해 종래의 건식 에칭 기술들이 사용된다. 기술된 상기 예시에서, 층(28)은 약 0.02 마이크론의 건조 산화물과 약 0.2 마이크론의 증착된 산화물을 포함하고, 층(62)은 약 0.1 마이크론의 실리콘 질화물을 포함한다.
다음 차례로, 추가의 프로세싱 이후에 장치(100)의 확대된 부분 단면도인 도 13에 도시된 바와 같이, 유전체 층(28)이 유전체 층(62)의 상부 표면들로부터 리세스되어, 상기 유전체 물질의 상부 부분이 제거되도록 하기 위해, 유전체 층(28)은 추가의 선택적 에칭 단계에 접해진다. 예컨대, 유전체 층(28)이 산화물을 포함할 때, 희석 HF 습식 에치(예컨대, 약 8-11분 동안에 10:1)가 유전체 층(62) 아래로 유전체 층(28)을 대략 1.2 마이크론만큼 리세스하기 위해 사용될 수 있다. 이러한 단계들 동안에, 유전체 층(46)은 또한 제거될 수도 있다. 그런 다음에, 유전체 층들(62,44)은 도 14에 도시된 바와 같이 종래의 물질 제거 기술들을 이용하여 제거된다.
도 15는 추가의 프로세싱 이후에 장치(100)의 확대된 부분 단면도를 나타낸다. 바람직한 실시예에 따르면, 에피택시얼 플러그, 단결정 플러그, 반도체 물질의 플러그, 또는 반도체 플러그 영역(91)이 유전체 층(28) 위의 트렌치(122)의 잔여 개구부 내에서 반도체 물질(220)의 층들의 노출된 부분들을 따라서 형성된다. 상기 실시예에 따르면, 플러그들(91)은 반도체 층(14)에 반대의 도전성 타입을 갖는 에피택시얼 반도체 물질을 포함한다. 도시된 실시예에서, 플러그들(91)은 p-타입이다. 일 실시예에서, 플러그들(91)은 약 1.0×1017 atoms/cm3 내지 약 1.0×1019 atoms/cm3 사이의 도펀트 농도를 갖는다. 대안적인 실시예에서, 플러그들(91)은 도핑되지 않는다. 바람직하게도, 플러그들(91)을 형성하기 위해, 감소된 압력과 선택적 에피택시얼 성장 기술들이 사용된다.
플러그들(91)을 형성하기 위한 일 실시예에 따르면, 디클로로실레인 소스 가스가 수소 및 HCl과 함께 사용되는데, 상기 디클로로실레인 소스 가스는 트렌치들(122)의 상부 부분들에 대해서만 선택적인 성장을 이룬다. 대안적인 실시예들에서, 실레인, 디실레인, 또는 트리클로로실레인 소스 가스들이 사용된다. 선택된 성장 온도에 따라, 반응기 압력은 대략 10 토르 내지 대기압 범위 내에서 설정된다. 일 실시예에서, 단일 웨이퍼 반응기가 약 20 토르의 반응기 압력과 함께 사용된다. 디클로로실레인을 위한 적절한 성장 온도들은 약 섭씨 950도 내지 약 섭씨 1050도의 범위 내에 있다. 실레인 또는 디실레인을 위한 적절한 성장 온도들은 약 섭씨 575도 내지 약 섭씨 700도의 범위 내에 있다. 트리클로로실레인을 위한 적절한 성장 온도들은 약 섭씨 1050도 내지 약 섭씨 1175도의 범위에 있다. 장치(100)의 도핑된 영역들 또는 다양한 에피택시얼 층들 내에서 도펀트들의 원치않는 혼합을 방지하기 위해, 더 높은 성장 온도들에 주의가 요구된다. 일 실시예에서, 플러그들(91)은 약 0.10 마이크론 내지 약 0.60 마이크론 범위 내의 두께들을 갖는다. 예컨대, 두께는 플러그들(91)의 목적하는 구조(예컨대, 유사-클로저, 완전한 클로저, 또는 과성장)에 따라 조정된다.
일 실시예에서, 선택적 에피택시얼 성장 기술들과 디클로로실레인이 사용될 때, 분당 약 0.30 마이크론의 성장률이 사용된다. 비-선택적 에피택시얼 성장 기술들과 디클로로실레인이 사용될 때, 약 1.0 마이크론 내지 약 2.0 마이크론 범위의 성장률이 사용된다. 가스 유량 속도들은 반응기 구성에 따라 좌우되고, 요구되는 성장 조건들과 구조에 의해 설정된다. 일 실시예에서, 이하의 가스 유량들 범위들이 폐쇄된 구성에서 디클로로실레인을 이용하여 플러그들(91)을 형성하기 위해 선택적 성장 프로세스에서 사용되었다: 분당 30-40 표준 리터(slm)의 수소, 0.70-0.80 slm HCl 그리고 0.20-0.25 slm 디클로로실레인.
바람직한 실시예에 따르면, 플러그들(91)은 트렌치들(122) 내의 보이드들(voids)(29)을 밀봉하기 위해 구성되고, 유전체/폴리실리콘 또는 폴리실리콘 충전 기술들을 사용하는 구조들과 비교할 때 최소의 결함들과 무시할만한 응력이 동반되도록 추가로 구성된다. 결함들과 응력을 억제함으로써, 장치(10)의 신뢰성과 품질이 향상된다. 일 실시예에서, 밀봉된 코어들(29)은 에피택시얼 프로세스로부터 상기 밀봉된 코어들(29) 내에 존재하는 약간의 수소를 가지면서 약 20 토르 미만의 진공 하에 있다.
플러그들(91)이 형성된 이후에, 다결정 반도체 층(92)이 주 표면(18)을 덮으면서 형성된다. 예컨대, 층(92)은 약 0.6 마이크론 내지 약 0.9 마이크론 두께의 폴리실리콘 층을 포함하고, 종래의 증착 기술들을 이용하여 형성된다. 그런 다음에, 1.0 내지 2.0 마이크론 정도의 포토레지스트 층(93)을 평면화하는 것이 다결정 반도체 층(92)을 덮으면서 형성된다.
도 16은 층(93), 층(92), 및 플러그들(91)의 노출되거나 상부 부분들을 제거 하기 위해 평면화 또는 벌크 제거 프로세스가 사용된 이후에 장치(100)의 확대된 부분 단면도이다. 예컨대, 종래의 에치 백 기술들이 상기 제거 단계를 위해 사용된다. 대안적으로, 화학 기계적 평면화 기술들이 사용된다. 그런 다음에, 예컨대 습식 화학 에치를 이용하여 층(40)(도 15에 도시됨)이 제거된다. 다음 차례로, 유전체 층(94)이 주 표면(18)을 덮으면서 형성되고, 예컨대 약 0.05 마이크론 내지 약 0.09 마이크론의 두께를 갖는 임플란트 산화물을 포함한다. 그런 다음에, 패턴화된 포토레지스트 층(96)이 도핑된 층들(26)을 형성하기 위한 준비로서 주 표면(18)을 덮으면서 형성된다.
그런 다음에, 마스크로서 패턴화된 포토레지스트 층(96)을 이용하여, 도핑된 층들(26)을 위한 도펀트가 주 표면(18) 아래의 반도체 층(14) 안으로 도입되거나 제공된다. 일 실시예에서, 도핑된 층들(26)을 위해 도펀트를 임플란트하기 위하여, 고 에너지 이온 주입이 사용된다. 예컨대, 3가 인(phosphorous)의 MeV 범위 임플란트가 사용되고, 약 1.0×1012 atoms/cm2의 임플란트 주입량(implant dose)이 충분하다. 상기 실시예에서, 채널들(45)(도 1에 도시됨)과 n-타입 층들(221) 사이에 감소된 저항을 갖는 경로를 제공하기 위해, 층(26)의 도펀트 농도는 반도체 층(14)의 도펀트 농도보다 더 진하다. 일 실시예에서, 고 에너지 임플란트가 도핑된 층(26)을 도 16에 도시된 바와 같이 주 표면(18) 아래에 두어서, 도핑된 층(26)이 표면-하에 있게 된다. 그런 다음에, 패턴화된 포토레지스트 층(96)이 제거된다. 그런 다음에, 상기 임플란트된 도펀트는 n-타입 도펀트가 반도체 층(14) 안으 로 선택된 깊이까지 확산되도록 열 처리된다. 예컨대, 도핑된 층(26)은 약 2.0 마이크론 내지 약 3.0 마이크론의 깊이까지 연장된다. 일 실시예에 따르면, 최종 구조에서, 도핑된 층(26)은 바디 영역(31)(도 17에 도시됨)보다 더 깊은 깊이를 갖는다. 대안적인 실시예에서, 바디 영역들(31)을 위한 도펀트가 도 17에서 아래에 기술된 바와 같이 도입된 이후에, 결합된 열 처리 단계가 사용된다. 대안적인 실시예에서, 트렌치들(122)의 형성에 앞서, 도핑된 층들(26)이 형성된다. 예컨대, 도 8에 도시된 단단한 마스크(112)의 형성에 앞서, 도핑된 층들(26)이 형성된다.
도 17은 제작의 후기 단계에서 장치(100)의 확대된 부분 단면도를 나타낸다. 바디 영역들(31)을 위한 P-타입 도펀트가 주 표면(18)에 도입되거나 제공된다. 일 실시예에 따르면, 바디 영역들(31)은 보상 트렌치들(22)의 전부 또는 부분들을 덮도록 수평으로 연장된다. 즉, 바디 영역들(31)은 적어도 p-타입 층들(222)을 오버랩한다. 예컨대, 약 1.0×1013 atoms/cm2의 붕소 임플란트 주입량과 약 160KeV의 임플란트 에너지와 함께 이온 주입이 사용된다. 대안적인 실시예에서, 일련의 붕소 임플란트들이 바디 영역(31)을 형성하기 위해 사용되는데, 이 때 주입량들을 점진적으로 증가시키고 그에 이어서 발생하는 에너지 임플란트들을 점진적으로 감소시킴으로써, 더 가벼운 주입량/더 높은 에너지 임플란트가 먼저 뒤이어 발생한다. 추가의 실시예에서, 상기 순서는 역전된다. 상기 임플란트된 p-타입 도펀트가 영역들(31)을 형성하기 위해 도펀트를 확산 및/또는 활성화시키도록 열 처리된다. 예컨대, 바디 영역들(31)은 약 1.0 내지 약 2.0 마이크론의 깊이를 갖는다.
도 18은 제어 또는 게이트 트렌치(158)의 형성에 있어서 예비 단계들을 완료한 이후에 장치(100)의 확대된 부분 단면도이다. 초기 단계에서, 유전체 층(98)은 유전체 층(94)을 덮으면서 형성된다. 예컨대, 유전체 층(98)은 약 0.1 마이크론 내지 약 0.2 마이크론 두께의 실리콘 질화물을 포함하고, 종래의 기술들을 이용하여 형성된다. 다음 차례로, 포토레지스트 층(도시되지 않음)이 유전체 층(98)을 덮으면서 증착되고, 개구부가 제어 트렌치(158)를 위해 형성된다. 그런 다음에, 주 표면(18)의 부분을 노출시키기 위해, 층들(98,94)의 부분들이 제거된다. 그런 다음에, 포토레지스트 층이 제거된다. 다음 차례로, 인접한 전하-보상 트렌치들(22) 사이에서 일반적으로 중심에 위치되는, 주 표면(18)으로부터 연장되는 제어 트렌치(158)가 형성된다. 예컨대, 제어 트렌치(158)를 형성하기 위해, 종래의 비등방성 건식 에치가 사용된다. 예컨대, 제어 트렌치(158)는 약 0.4 마이크론 내지 약 0.7 마이크론의 폭을 갖고, 바디 영역들(31)의 깊이보다 더 깊은 깊이를 갖는다. 바람직한 실시예에서, 제어 트렌치(158)는 도핑된 영역들(26)보다 더 깊은 깊이를 갖는다. 일 실시예에서, 제어 트렌치(158)는 약 1.0 마이크론 내지 약 1.6 마이크론의 깊이를 갖는다.
도 19는 추가의 프로세싱 이후에 장치(100)의 확대된 부분 단면도이다. 일 실시예에서, 얇은 열 산화물이 제어 트렌치(158)의 노출된 표면들을 덮으면서 성장된다. 그런 다음에, 상기 산화물은 제거된다. 유전체 층(98)도 제거된다. 다음 차례로, 게이트 유전체 층(43)이 제어 트렌치(158)의 표면들을 덮으면서 형성된다. 일 실시예에서, 게이트 유전체 층(43)은 실리콘 산화물을 포함하고, 약 0.05 마이 크론 내지 약 0.1 마이크론의 두께를 갖는다. 다른 실시예에서, 게이트 유전체 층(43)은 제어 트렌치(158)의 바닥 부분과 하부 측벽 부분들을 따라서 더 두껍다. 그런 다음에, 도핑되거나 도핑되지 않은 폴리실리콘 층과 같은 도전성 층이 게이트 유전체 층(43)을 덮으면서 증착되고, 게이트 도전성 영역(57)을 형성하기 위해 부분적으로 제거된다. 예컨대, 게이트 도전성 영역들(57)은 약 0.2 마이크론의 도핑되거나 도핑되지 않은 폴리실리콘을 포함한다. 게이트 도전성 영역(57)이 초기에 도핑되지 않은 경우, 상기 영역은 소스 영역들(33)의 형성 동안에 후속하여 도핑된다. 일 실시예에서, 게이트 도전성 영역(57)은 주 표면(18) 아래에서 리세스된다. 제어 트렌치(158), 게이트 유전체 층(43) 그리고 게이트 도전성 영역(57)은 함께 제어 구조(157)를 형성한다. 대안적인 실시예에서, 제어 구조(157)는 전하-보상 트렌치들(22)의 형성에 앞서 형성된다. 상기 대안적인 접근법은 층들(221,222)의 도펀트 프로파일들에 대한 열 버짓의 영향이 고려되는 경우에 사용된다. 도핑된 영역들(26)의 구성은 프로세스 시퀀스를 지지하기에 충분한 만큼 편리하게 유연성 있다.
다음 차례로, 제어 구조(157)에 인접한 소스 영역들(33)의 형성을 위한 개구부들을 제공하기 위해, 포토레지스트 층(도시되지 않음)이 증착되고 패턴화된다. 그런 다음에, 예컨대 3가 인의 또는 비소의 이온 임플란트 및 어닐링 단계를 이용하여, 소스 영역들(33)이 형성된다. 예컨대, 비소 임플란트가 사용되는데, 약 1.0×1015 atoms/cm2 내지 약 5.0×1015 atoms/cm2의 주입량이 충분하다. 상기 도펀트는 예컨대 섭씨 1030도에서 45초의 고속 어닐링을 이용하여 활성화된다. 상기 실시예에서, 소스 영역들(33)은 제어 구조(157)의 양 측면들상에 형성된다.
다음 차례로, 층간 유전체 영역(48)이 주 표면(18)을 덮으면서 형성된다. 예컨대, 층간 유전체(48)는 증착된 산화물을 포함하고, 약 1.0 마이크론과 비슷한 두께를 갖는다. 그런 다음에, 도 20에 도시된 바와 같이 주 표면(18)의 부분들을 덮으면서 노출시키는 접촉 개구부들(116)을 형성하기 위해, 종래의 접촉 포토레지스트 및 에치 프로세스가 사용된다. 바람직한 실시예에서, 비등방성 에치가 그런 다음에 바디 영역들(31)과 보상 트렌치들(22) 위에서 소스 영역들(33)에 인접해 있는 반도체 층(14)의 부분을 제거하기 위해 사용된다. 예컨대, 반도체 층(14)으로부터 충분한 물질이 대략 소스 영역들(33)의 깊이까지 또는 더 깊게 연장되도록 제거된다. 그런 다음에, 바디 접촉 영역들(36)을 형성하기 위해 바디 영역들(31)과 보상 트렌치들(22) 위의 주 표면(18)의 부분들에 추가의 도펀트가 부가된다. 예컨대, 붕소 이온 임플란트가 사용되는데, 1.0×1015 atoms/cm2 내지 약 5.0×1015 atoms/cm2 정도의 임플란트 주입량이 충분하다. 그런 다음에 상기 임플란트된 도펀트는 예컨대 고속 어닐링 프로세스를 이용하여 활성화된다. 그런 다음에, 소스 영역들(33)(도 7에 도시됨)의 상부 표면 부분들을 노출시키기 위해 측면들을 따라서 층간 유전체 층(48)의 부분들이 제거된다. 그런 다음에, 소스 접촉 층(63)이 주 표면(18)을 덮으면서 형성되고, 도 7에 도시된 바와 같이 소스 영역들(33)과 바디 영역들(36) 모두에 접촉을 이룬다. 일 실시예에서, 소스 접촉 층(63)은 티타늄/질 화 티타늄 장벽 층과 상기 장벽 층을 덮으면서 형성된 알루미늄 실리콘 합금 등등을 포함한다. 드레인 접촉 층(13)이 도 7에 도시된 바와 같이 반도체 물질(11)의 반대 표면을 덮으면서 형성되고, 예컨대 티타늄-니켈-은, 크롬-니켈-금, 또는 등등과 같은 솔더링이 가능한 금속 구조를 포함한다. 대안적으로, 층(13)은 도전성 에폭시 등등을 포함한다.
요약하면, 제조 방법을 포함하여, 단결정 밀봉 플러그를 갖는 트렌치 구조를 구비한 반도체 장치가 기술되었다. 특히, 밀봉 플러그는, 트렌치의 코어 영역에서 오염물들의 포함을 또한 감소시키는 감소된 응력 밀봉 구성을 제공한다. 이는 더욱 신뢰성 있는 장치를 제공한다. 부가하여, 트렌치 구조는 트렌치에 근접해 있는 기생 장치들의 영향들을 감소시킨다. 기술된 트렌치 구조는 많은 애플리케이션들에 적절하지만, 트렌치 격리 구조들과 슈퍼 정션 구조들에 제한되지는 않는다.
비록 본 발명이 특정 실시예들을 참조하여 기술되고 도시되었더라도, 본 발명이 이러한 예시적 실시예들로 제한되는 것이 의도되지 않는다. 당업자는 본 발명의 사상을 벗어나지 않고서도 수정예들과 변형예들이 이루어질 수 있음을 인지할 것이다. 그러므로, 상기 본 발명은 첨부된 청구항들의 범위 내에 속하는 모든 이러한 변형예들과 수정예들을 포괄하는 것이 의도된다.
도 1은 본 발명의 제1 실시예에 따른 반도체 장치의 확대된 부분 단면도이다.
도 2 내지 도 6은 다양한 제작 단계들에서, 도 1의 반도체 장치의 확대된 부분 단면도들이다.
도 7은 본 발명의 제2 실시예에 따른 반도체 장치의 확대된 부분 단면도이다.
도 8 내지 도 20은 다양한 제작 단계들에서, 도 7의 반도체 장치의 확대된 부분 단면도들이다.

Claims (5)

  1. 반도체 장치로서,
    주 표면을 갖는 반도체 물질의 영역;
    상기 주 표면으로부터 상기 반도체 물질의 영역 안으로 연장되는 트렌치로서, 상부 측벽 표면들, 하부 측벽 표면들, 및 하부 표면을 가지는, 상기 트렌치;
    상기 트렌치의 상기 하부 측벽 표면들과 상기 하부 표면을 덮는 유전체 층; 및
    상기 트렌치의 상기 상부 측벽 표면들로부터 연장되는 단결정 반도체 플러그로서, 상기 트렌치를 적어도 부분적으로 밀봉하고, 상기 유전체 층의 주 표면들을 덮지 않는, 상기 단결정 반도체 플러그를 포함하는,반도체 장치.
  2. 제 1 항에 있어서,
    상기 단결정 반도체 플러그는 밀봉된 코어를 제공하기 위해 상기 트렌치를 완전히 밀봉하는, 반도체 장치.
  3. 반도체 장치로서,
    주 표면을 갖는 반도체 영역;
    상기 주 표면으로부터 연장되면서 상기 반도체 영역 내에 형성되는 트렌치;
    상기 트렌치의 표면들을 덮으면서 형성되는 수직 전하 보상 구조로서, 상기 반도체 영역에 접해 있는 제1 도전성 타입의 제1 반도체 층과, 도전 층에 접해 있는 상기 제1 도전성 타입에 반대되는 제2 도전성 타입의 제2 반도체 층을 포함하는, 상기 수직 전하 보상 구조;
    상기 제2 반도체 층의 상부 측벽 부분들이 노출되도록 하면서, 상기 제2 반도체 층의 하부 표면과 하부 측벽 표면들을 덮으면서 형성되는 유전체 층;
    상기 트렌치의 상부 부분에 형성되고, 상기 제2 반도체 층의 상부 측벽 부분들로부터 연장되는 단결정 반도체 플러그;
    상기 수직 전하 보상 구조로부터 측방향으로 이격되어 상기 반도체 영역 내에 형성되는 트렌치 제어 구조;
    상기 트렌치 제어 구조와 상기 수직 전하 보상 구조 사이에서 상기 트렌치 제어 구조와 상기 수직 전하 보상 구조에 접해 있는 바디 영역으로서, 상기 제2 도전성 타입을 갖는, 상기 바디 영역; 및
    상기 바디 영역의 일 부분을 덮으면서 상기 트렌치 제어 구조에 접해 있는 소스 영역을 포함하는, 반도체 장치.
  4. 반도체 장치를 형성하기 위한 방법으로서,
    주 표면을 갖는 반도체 물질의 영역을 제공하는 단계;
    상기 주 표면으로부터 연장되는 트렌치를 형성하는 단계;
    상기 트렌치의 표면들을 덮는 제1 유전체 층을 형성하는 단계;
    상기 제1 유전체 층을 덮는 제2 유전체 층을 형성하는 단계로서, 상기 제1 및 제2 유전체 층들은 서로 상이한 물질들을 포함하는, 상기 제2 유전체 층 형성 단계;
    마스킹 층을 갖는 상기 제2 유전체 층을 이용하면서, 상기 트렌치의 상부 부분들을 따라서 노출된 측벽 부분들을 제공하기 위해, 상기 제1 유전체 층의 부분들을 제거하는 단계;
    상기 제2 유전체 층을 제거하는 단계; 및
    상기 노출된 측벽 부분들로부터 연장되는 반도체 플러그를 형성하는 단계를 포함하는, 반도체 장치 형성 방법.
  5. 제 4 항에 있어서,
    상기 반도체 플러그를 형성하는 단계는 상기 노출된 측벽 부분들로부터 연장되는 에피택시얼 단결정 반도체 플러그를 선택적으로 성장시키는 단계를 포함하는, 반도체 장치 형성 방법.
KR1020090081345A 2008-09-08 2009-08-31 밀봉 플러그를 구비한 반도체 트렌치 구조와 방법 KR101632938B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/206,541 US7902075B2 (en) 2008-09-08 2008-09-08 Semiconductor trench structure having a sealing plug and method
US12/206,541 2008-09-08

Publications (2)

Publication Number Publication Date
KR20100029701A true KR20100029701A (ko) 2010-03-17
KR101632938B1 KR101632938B1 (ko) 2016-06-24

Family

ID=41798473

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090081345A KR101632938B1 (ko) 2008-09-08 2009-08-31 밀봉 플러그를 구비한 반도체 트렌치 구조와 방법

Country Status (5)

Country Link
US (2) US7902075B2 (ko)
KR (1) KR101632938B1 (ko)
CN (1) CN101673737B (ko)
HK (1) HK1141135A1 (ko)
TW (1) TWI482236B (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7679146B2 (en) * 2006-05-30 2010-03-16 Semiconductor Components Industries, Llc Semiconductor device having sub-surface trench charge compensation regions
JP5423018B2 (ja) * 2009-02-02 2014-02-19 三菱電機株式会社 半導体装置
CN102184860A (zh) * 2011-04-08 2011-09-14 上海先进半导体制造股份有限公司 冷mos的沟槽填充方法以及冷mos的沟槽结构
CN102184861A (zh) * 2011-04-08 2011-09-14 上海先进半导体制造股份有限公司 冷mos的沟槽填充方法以及冷mos的沟槽结构
US9219138B2 (en) 2012-10-05 2015-12-22 Semiconductor Components Industries, Llc Semiconductor device having localized charge balance structure and method
US9287371B2 (en) 2012-10-05 2016-03-15 Semiconductor Components Industries, Llc Semiconductor device having localized charge balance structure and method
JP6142496B2 (ja) * 2012-10-12 2017-06-07 富士電機株式会社 半導体装置の製造方法
US9112026B2 (en) 2012-10-17 2015-08-18 Semiconductor Components Industries, Llc Semiconductor devices and method of making the same
JP6054272B2 (ja) * 2013-09-13 2016-12-27 株式会社東芝 半導体装置
US9064699B2 (en) 2013-09-30 2015-06-23 Samsung Electronics Co., Ltd. Methods of forming semiconductor patterns including reduced dislocation defects and devices formed using such methods
JP2016058546A (ja) * 2014-09-09 2016-04-21 株式会社東芝 半導体装置
KR102318197B1 (ko) * 2014-09-22 2021-10-26 삼성전자주식회사 씨모스 이미지 센서의 픽셀 및 이를 포함하는 이미지 센서
US9461063B1 (en) 2015-05-06 2016-10-04 Macronix International Co., Ltd. Method for forming a semiconductor structure
TWI574386B (zh) * 2015-05-12 2017-03-11 旺宏電子股份有限公司 半導體結構之形成方法
JP2017054958A (ja) * 2015-09-10 2017-03-16 株式会社東芝 半導体装置
US9768247B1 (en) 2016-05-06 2017-09-19 Semiconductor Components Industries, Llc Semiconductor device having improved superjunction trench structure and method of manufacture
US20170373142A1 (en) * 2016-06-23 2017-12-28 Littelfuse, Inc. Semiconductor device having side-diffused trench plug
TWI612661B (zh) * 2017-01-05 2018-01-21 立錡科技股份有限公司 改善臨界電壓下滑的金屬氧化物半導體元件及金屬氧化物半導體元件的臨界電壓下滑改善方法
US10410861B2 (en) * 2017-03-07 2019-09-10 Tokyo Electron Limited Method of filling retrograde recessed features
JP2019102669A (ja) * 2017-12-04 2019-06-24 株式会社東芝 半導体装置
WO2019139573A1 (en) * 2018-01-10 2019-07-18 Intel Corporation Techniques to reduce substrate coupling for monolithically integrated rf circuits
TWI685106B (zh) * 2018-03-09 2020-02-11 全宇昕科技股份有限公司 高電壓蕭特基二極體
US10608122B2 (en) 2018-03-13 2020-03-31 Semicondutor Components Industries, Llc Schottky device and method of manufacture
US20200098857A1 (en) * 2018-09-25 2020-03-26 Semiconductor Components Industries, Llc Narrow-mesa super-junction mosfet
KR20210003997A (ko) * 2019-07-02 2021-01-13 삼성전자주식회사 반도체 소자 및 그의 제조방법
CN110767744B (zh) * 2019-10-31 2022-03-08 上海华虹宏力半导体制造有限公司 超级结及其制造方法
JP7249269B2 (ja) * 2019-12-27 2023-03-30 株式会社東芝 半導体装置およびその製造方法
US20240014101A1 (en) * 2022-07-06 2024-01-11 Globalfoundries U.S. Inc. Microfluidic channels sealed with directionally-grown plugs

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5604159A (en) * 1994-01-31 1997-02-18 Motorola, Inc. Method of making a contact structure
JP2003124140A (ja) * 2001-10-12 2003-04-25 Hynix Semiconductor Inc 半導体素子の製造方法
US20060017097A1 (en) * 2002-12-14 2006-01-26 Koninklijke Philips Electronics, N.V. Method of manufacturing a trench-gate semiconductor device

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4899199A (en) 1983-09-30 1990-02-06 International Rectifier Corporation Schottky diode with titanium or like layer contacting the dielectric layer
CN1019720B (zh) 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
US5571738A (en) 1992-09-21 1996-11-05 Advanced Micro Devices, Inc. Method of making poly LDD self-aligned channel transistors
US5418185A (en) 1993-01-21 1995-05-23 Texas Instruments Incorporated Method of making schottky diode with guard ring
DE4309764C2 (de) 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
US6078090A (en) 1997-04-02 2000-06-20 Siliconix Incorporated Trench-gated Schottky diode with integral clamping diode
DE59711481D1 (de) 1996-02-05 2004-05-06 Infineon Technologies Ag Durch Feldeffekt steuerbares Halbleiterbauelement
US5859465A (en) 1996-10-15 1999-01-12 International Rectifier Corporation High voltage power schottky with aluminum barrier metal spaced from first diffused ring
US5872421A (en) 1996-12-30 1999-02-16 Advanced Vision Technologies, Inc. Surface electron display device with electron sink
US5886383A (en) 1997-01-10 1999-03-23 International Rectifier Corporation Integrated schottky diode and mosgated device
US5990011A (en) * 1997-09-18 1999-11-23 Micron Technology, Inc. Titanium aluminum alloy wetting layer for improved aluminum filling of damescene trenches
US6191446B1 (en) 1998-03-04 2001-02-20 Advanced Micro Devices, Inc. Formation and control of a vertically oriented transistor channel length
US5998288A (en) * 1998-04-17 1999-12-07 Advanced Micro Devices, Inc. Ultra thin spacers formed laterally adjacent a gate conductor recessed below the upper surface of a substrate
US6355955B1 (en) 1998-05-14 2002-03-12 Advanced Micro Devices, Inc. Transistor and a method for forming the transistor with elevated and/or relatively shallow source/drain regions to achieve enhanced gate electrode formation
US6278165B1 (en) 1998-06-29 2001-08-21 Kabushiki Kaisha Toshiba MIS transistor having a large driving current and method for producing the same
EP0973203A3 (de) 1998-07-17 2001-02-14 Infineon Technologies AG Halbleiterschicht mit lateral veränderlicher Dotierung und Verfahren zu dessen Herstellung
DE19839970C2 (de) 1998-09-02 2000-11-02 Siemens Ag Randstruktur und Driftbereich für ein Halbleiterbauelement sowie Verfahren zu ihrer Herstellung
GB9826041D0 (en) 1998-11-28 1999-01-20 Koninkl Philips Electronics Nv Trench-gate semiconductor devices and their manufacture
US6210999B1 (en) 1998-12-04 2001-04-03 Advanced Micro Devices, Inc. Method and test structure for low-temperature integration of high dielectric constant gate dielectrics into self-aligned semiconductor devices
US6255152B1 (en) 1999-10-01 2001-07-03 United Microelectronics Corp. Method of fabricating CMOS using Si-B layer to form source/drain extension junction
US6461918B1 (en) 1999-12-20 2002-10-08 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance
TW486801B (en) * 2000-04-07 2002-05-11 Taiwan Semiconductor Mfg Method of fabricating dual damascene structure
US6509240B2 (en) 2000-05-15 2003-01-21 International Rectifier Corporation Angle implant process for cellular deep trench sidewall doping
DE10026924A1 (de) 2000-05-30 2001-12-20 Infineon Technologies Ag Kompensationsbauelement
US6479352B2 (en) 2000-06-02 2002-11-12 General Semiconductor, Inc. Method of fabricating high voltage power MOSFET having low on-resistance
US6707127B1 (en) 2000-08-31 2004-03-16 General Semiconductor, Inc. Trench schottky rectifier
US6608350B2 (en) 2000-12-07 2003-08-19 International Rectifier Corporation High voltage vertical conduction superjunction semiconductor device
JP2002203897A (ja) * 2000-12-27 2002-07-19 Nec Corp 半導体装置の製造方法
US6429121B1 (en) * 2001-02-07 2002-08-06 Advanced Micro Devices, Inc. Method of fabricating dual damascene with silicon carbide via mask/ARC
US6455409B1 (en) * 2001-02-28 2002-09-24 Advanced Micro Devices, Inc. Damascene processing using a silicon carbide hard mask
US6492270B1 (en) * 2001-03-19 2002-12-10 Taiwan Semiconductor Manufacturing Company Method for forming copper dual damascene
US6512267B2 (en) 2001-04-12 2003-01-28 International Rectifier Corporation Superjunction device with self compensated trench walls
US6410955B1 (en) 2001-04-19 2002-06-25 Micron Technology, Inc. Comb-shaped capacitor for use in integrated circuits
US6878989B2 (en) 2001-05-25 2005-04-12 Kabushiki Kaisha Toshiba Power MOSFET semiconductor device and method of manufacturing the same
EP1267415A3 (en) 2001-06-11 2009-04-15 Kabushiki Kaisha Toshiba Power semiconductor device having resurf layer
DE10137676B4 (de) 2001-08-01 2007-08-23 Infineon Technologies Ag ZVS-Brückenschaltung zum entlasteten Schalten
US6544855B1 (en) * 2001-10-19 2003-04-08 Infineon Technologies Ag Process flow for sacrificial collar with polysilicon void
US6576516B1 (en) 2001-12-31 2003-06-10 General Semiconductor, Inc. High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching and diffusion from regions of oppositely doped polysilicon
US6525428B1 (en) * 2002-06-28 2003-02-25 Advance Micro Devices, Inc. Graded low-k middle-etch stop layer for dual-inlaid patterning
US6710418B1 (en) 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
US7019377B2 (en) 2002-12-17 2006-03-28 Micrel, Inc. Integrated circuit including high voltage devices and low voltage devices
TW583746B (en) * 2003-03-06 2004-04-11 Nanya Technology Corp Method of forming a bottle trench
TWI225691B (en) * 2003-03-14 2004-12-21 Nanya Technology Corp A vertical NROM cell and method for fabrication the same
US7002187B1 (en) 2003-06-09 2006-02-21 Micrel, Inc. Integrated schottky diode using buried power buss structure and method for making same
US7067394B2 (en) 2004-02-25 2006-06-27 Intel Corporation Manufacturing of monolithically integrated pin structures
GB0407363D0 (en) 2004-03-31 2004-05-05 Koninkl Philips Electronics Nv Trench semiconductor device and method of manufacturing it
US6982193B2 (en) 2004-05-10 2006-01-03 Semiconductor Components Industries, L.L.C. Method of forming a super-junction semiconductor device
GB0419558D0 (en) 2004-09-03 2004-10-06 Koninkl Philips Electronics Nv Vertical semiconductor devices and methods of manufacturing such devices
US7176524B2 (en) 2005-02-15 2007-02-13 Semiconductor Components Industries, Llc Semiconductor device having deep trench charge compensation regions and method
US7253477B2 (en) 2005-02-15 2007-08-07 Semiconductor Components Industries, L.L.C. Semiconductor device edge termination structure
US7285823B2 (en) 2005-02-15 2007-10-23 Semiconductor Components Industries, L.L.C. Superjunction semiconductor device structure
US7482220B2 (en) 2005-02-15 2009-01-27 Semiconductor Components Industries, L.L.C. Semiconductor device having deep trench charge compensation regions and method
US20070158718A1 (en) * 2006-01-12 2007-07-12 Yi-Nan Su Dynamic random access memory and method of fabricating the same
US7679146B2 (en) 2006-05-30 2010-03-16 Semiconductor Components Industries, Llc Semiconductor device having sub-surface trench charge compensation regions
US7411266B2 (en) 2006-05-30 2008-08-12 Semiconductor Components Industries, L.L.C. Semiconductor device having trench charge compensation regions and method
JP4363419B2 (ja) * 2006-06-30 2009-11-11 セイコーエプソン株式会社 半導体装置の製造方法
US7799640B2 (en) * 2006-09-28 2010-09-21 Semiconductor Components Industries, Llc Method of forming a semiconductor device having trench charge compensation regions
KR100798816B1 (ko) * 2006-10-10 2008-01-28 삼성전자주식회사 낸드형 비휘발성 기억 소자 및 그 형성 방법
US7563719B2 (en) * 2007-03-15 2009-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Dual damascene process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5604159A (en) * 1994-01-31 1997-02-18 Motorola, Inc. Method of making a contact structure
JP2003124140A (ja) * 2001-10-12 2003-04-25 Hynix Semiconductor Inc 半導体素子の製造方法
US20060017097A1 (en) * 2002-12-14 2006-01-26 Koninklijke Philips Electronics, N.V. Method of manufacturing a trench-gate semiconductor device

Also Published As

Publication number Publication date
CN101673737B (zh) 2013-07-17
US7902075B2 (en) 2011-03-08
US8106436B2 (en) 2012-01-31
US20100059815A1 (en) 2010-03-11
HK1141135A1 (en) 2010-10-29
US20110233635A1 (en) 2011-09-29
TWI482236B (zh) 2015-04-21
CN101673737A (zh) 2010-03-17
KR101632938B1 (ko) 2016-06-24
TW201011859A (en) 2010-03-16

Similar Documents

Publication Publication Date Title
KR101632938B1 (ko) 밀봉 플러그를 구비한 반도체 트렌치 구조와 방법
KR101626290B1 (ko) 수직 전하-보상 구조물 및 표면-아래 접속층을 구비한 반도체 소자 및 방법
TWI396285B (zh) 具有下表面溝道電荷補償區域的半導體裝置及方法
US7936015B2 (en) Semiconductor device having trenches filled with a semiconductor having an impurity concentration gradient
US7411266B2 (en) Semiconductor device having trench charge compensation regions and method
US7799640B2 (en) Method of forming a semiconductor device having trench charge compensation regions
KR101320331B1 (ko) 저항 및 브레이크다운 전압 성능에 대해 향상된 반도체구조
KR101215858B1 (ko) 저항 및 브레이크다운 전압 성능에 대해 향상된 반도체구조
JP2004064063A (ja) 高電圧縦型ｄｍｏｓトランジスタ及びその製造方法
US8624302B2 (en) Structure and method for post oxidation silicon trench bottom shaping
US11227945B2 (en) Transistor having at least one transistor cell with a field electrode

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant