CN110767744B - 超级结及其制造方法 - Google Patents
超级结及其制造方法 Download PDFInfo
- Publication number
- CN110767744B CN110767744B CN201911051619.4A CN201911051619A CN110767744B CN 110767744 B CN110767744 B CN 110767744B CN 201911051619 A CN201911051619 A CN 201911051619A CN 110767744 B CN110767744 B CN 110767744B
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive type
- epitaxial layer
- dielectric layer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 87
- 238000000034 method Methods 0.000 claims abstract description 58
- 230000015556 catabolic process Effects 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims description 56
- 238000005530 etching Methods 0.000 claims description 23
- 238000001259 photo etching Methods 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 8
- 230000012010 growth Effects 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 5
- 238000000227 grinding Methods 0.000 claims description 4
- 210000000746 body region Anatomy 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 3
- 238000000407 epitaxy Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种超级结，包括：形成于第一导电类型的第一外延层中的沟槽，在沟槽中形成有第二导电类型的第二外延层，第二外延层未将沟槽完全填充并在沟槽中围成V型开口；在V型开口中填充有第一介质层和非掺杂半导体层，非掺杂半导体层位于第一介质层的顶部并将第一介质层封闭在内部；由填充于沟槽中的第二外延层组成第二导电类型柱，由沟槽之间的第一外延层组成第一导电类型柱，由第一和第二导电类型柱交替排列形成超级结。本发明还公开了一种超级结的制造方法。本发明能采用外延层加介质层填充沟槽的结构从而能提高器件的击穿电压以及击穿电压面内均匀性，同时还能避免沟槽内的介质层受到损伤以及由此带来的工艺不稳定以及器件失效的问题。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种超级结；本发明还涉及一种超级结的制造方法。
背景技术
超级结为由形成于半导体衬底中的交替排列的P型薄层也称P型柱(Pillar)和N型薄层也称N型柱组成，利用P型薄层和N型薄层完成匹配形成的耗尽层来支持反向耐压同时保持较小的导通电阻。
超级结的PN间隔的Pillar结构是超级结的最大特点。现有制作PN间隔的pillar结构主要有两种方法，一种是通过多次外延以及离子注入的方法获得，另一种是通过深沟槽刻蚀以及外延(EPI)填充的方式来制作。后一种方法是通过沟槽工艺制作超级结器件，需要先在半导体衬底如硅衬底表面的N型掺杂外延层上刻蚀一定深度和宽度的沟槽，然后利用外延填充(EPI Filling)的方式在刻出的沟槽上填充P型掺杂的硅外延。在沟槽的刻蚀中，同一半导体衬底中的不同区域的沟槽的形貌并不完全相同，而超级结器件的反向击穿电压受沟槽的形貌影响非常大，使得同一晶圆上的超级结器件的反向击穿电压的均匀性较差。
如图1所示，是现有超级结的器件结构示意图；现有超级结包括：
多个形成于第一导电类型的第一外延层102中的沟槽103，所述第一外延层102形成于半导体衬底101表面。
在所述沟槽103的底部表面和侧面形成有第二导电类型的第二外延层104，所述第二外延层104未将所述沟槽103完全填充并在所述沟槽103中围成V型开口105。
在所述V型开口105中填充有氧化层106。
由填充于所述沟槽103中的所述第二外延层104组成第二导电类型柱，由所述沟槽103之间的所述第一外延层102组成第一导电类型柱，所述第一导电类型柱和所述第二导电类型柱电荷匹配，由所述第一导电类型柱和所述第二导电类型柱交替排列形成超级结。
通常沟槽103采用光刻定义加刻蚀工艺形成，在形成过程中还需要采用硬质掩模层107。各所述沟槽103的开口尺寸和侧面倾斜角度存在由光刻刻蚀工艺引起的误差，各所述沟槽103的开口尺寸和侧面倾斜角度的误差使得同一所述半导体衬底101面内的各所述沟槽103之间存在体积差异。现有方法中通过第二外延层104和氧化层106填充沟槽103的结构，能使得各不同体积的沟槽103中形成的第二导电类型柱的第二导电类型掺杂总量相同，从而能提高所述超级结的击穿电压以及击穿电压的均匀性。
而且，氧化层106的形成工艺简单，能提升产品生产效率以及大幅度降低外延填充沟槽所用的时间。
但是，由于超级结形成之后的后续工艺过程中存在大量的氧化层湿法刻蚀步骤，导致V型口105内填充的氧化层106容易受损从而导致工艺的不稳定性，甚至直接导致器件失效。
发明内容
本发明所要解决的技术问题是提供一种超级结，能采用外延层加介质层填充沟槽的结构从而能提高器件的击穿电压以及击穿电压面内均匀性，同时还能避免沟槽内的介质层受到损伤以及由此带来的工艺不稳定以及器件失效的问题。为此，本发明还提供一种超级结的制造方法。
为解决上述技术问题，本发明提供的超级结包括：
多个形成于第一导电类型的第一外延层中的沟槽，所述第一外延层形成于半导体衬底表面。
在所述沟槽的底部表面和侧面形成有第二导电类型的第二外延层，所述第二外延层未将所述沟槽完全填充并在所述沟槽中围成V型开口。
在所述V型开口中填充有第一介质层和非掺杂半导体层，所述非掺杂半导体层位于所述第一介质层的顶部，所述非掺杂半导体层和所述第二外延层将所述第一介质层封闭在内部形成对所述第一介质层的保护结构。
由填充于所述沟槽中的所述第二外延层组成第二导电类型柱，由所述沟槽之间的所述第一外延层组成第一导电类型柱，所述第一导电类型柱和所述第二导电类型柱电荷匹配，由所述第一导电类型柱和所述第二导电类型柱交替排列形成超级结。
进一步的改进是，各所述沟槽采用相同的光刻刻蚀工艺形成，各所述沟槽的开口尺寸和侧面倾斜角度存在由光刻刻蚀工艺引起的误差，各所述沟槽的开口尺寸和侧面倾斜角度的误差使得同一所述半导体衬底面内的各所述沟槽之间存在体积差异。
所述第二外延层未将所述沟槽完全填充的结构使所述半导体衬底面内的各不同体积的所述沟槽中的所述第二导电类型柱掺杂总量都相同，从而提高所述超级结的击穿电压以及击穿电压的均匀性。
进一步的改进是，所述第一介质层的材料包括氧化层。
进一步的改进是，所述非掺杂半导体层的形成区域为对完全填充所述V型开口的所述第一介质层进行回刻形成的回刻区域；所述非掺杂半导体层的厚度小于形成于所述超级结上的超级结器件的体区的结深。
进一步的改进是，所述半导体衬底为硅衬底，所述第一外延层和所述第二外延层都为硅外延层，所述非掺杂半导体层为非掺杂多晶硅层。
进一步的改进是，各所述沟槽的开口尺寸和侧面倾斜角度的误差使得同一所述半导体衬底面内的各所述沟槽之间存在体积差异且体积差异最大值为1％～20％。
进一步的改进是，第一导电类型为N型，第二导电类型为P型；或者，第一导电类型为P型，第二导电类型为N型。
为解决上述技术问题，本发明提供的超级结的制造方法包括如下步骤：
步骤一、提供具有表面形成有第一导电类型的第一外延层的半导体衬底，在所述半导体衬底中形成多个沟槽。
步骤二、进行外延生长在各所述沟槽的底部表面和侧面形成第二导电类型的第二外延层，所述第二外延层未将所述沟槽完全填充并在所述沟槽中围成V型开口。
步骤三、生长第一介质层将所述V型开口完全填充。
步骤四、将所述V型开口的顶部区域的所述第一介质层去除。
步骤五、在所述V型开口的去除了所述第一介质层的顶部区域中填充非掺杂半导体层，所述非掺杂半导体层和所述第二外延层将所述第一介质层封闭在内部形成对所述第一介质层的保护结构。
由填充于所述沟槽中的所述第二外延层组成第二导电类型柱，由所述沟槽之间的所述第一外延层组成第一导电类型柱，所述第一导电类型柱和所述第二导电类型柱电荷匹配，由所述第一导电类型柱和所述第二导电类型柱交替排列形成超级结。
进一步的改进是，步骤一包括如下分步骤：
步骤11、采用光刻工艺将所述沟槽的形成区域打开。
步骤12、对光刻打开区域的所述半导体衬底进行刻蚀形成所述沟槽；各所述沟槽的开口尺寸和侧面倾斜角度存在有光刻和刻蚀工艺引起的误差，各所述沟槽的开口尺寸和侧面倾斜角度的误差使得同一所述半导体衬底面内的各所述沟槽之间存在体积差异。
所述第二外延层未将所述沟槽完全填充的结构使所述半导体衬底面内的各不同体积的所述沟槽中的所述第二导电类型柱掺杂总量都相同，从而提高所述超级结的击穿电压以及击穿电压的均匀性。
进一步的改进是，所述第一介质层的材料包括氧化层。
进一步的改进是，步骤三中所述第一介质层还延伸到所述V型开口的外部表面上。
步骤四中采用化学机械研磨加刻蚀工艺将所述V型开口外的所述第一介质层去除以及将所述V型开口的顶部区域的所述第一介质层去除。
所述V型开口中所述第一介质层被去除的顶部区域的深度小于形成于所述超级结上的超级结器件的体区的结深。
进一步的改进是，所述半导体衬底为硅衬底，所述第一外延层和所述第二外延层都为硅外延层，所述非掺杂半导体层为非掺杂多晶硅层。
进一步的改进是，各所述沟槽的开口尺寸和侧面倾斜角度的误差使得同一所述半导体衬底面内的各所述沟槽之间存在体积差异且体积差异最大值为1％～20％。
进一步的改进是，步骤11中进行光刻工艺之前还包括在所述半导体衬底表面形成硬质掩模层的步骤。
在步骤12中先刻蚀所述硬质掩模层，之后在刻蚀所述半导体衬底。
进一步的改进是，第一导电类型为N型，第二导电类型为P型；或者，第一导电类型为P型，第二导电类型为N型。
本发明超级结的第二导电类型柱由填充于沟槽中的第二外延层组成，第二外延层未将沟槽完全填充而是在沟槽中围成一个V型开口，在V型开口中填充有第一介质层，这种第二外延层加第一介质层填充沟槽的结构能够使不同体积的沟槽内形成的第二导电类型柱的掺杂量保持一致，而在同一半导体衬底对应的晶圆面内不同区域的沟槽具有由于光刻和刻蚀工艺带来的体积差异，故本发明能刻蚀晶圆面内的沟槽的体积差异对击穿电压的影响，从而能提高器件的击穿电压以及击穿电压面内均匀性。
同时，第一介质层填充V型开口的工艺成本比外延层要低且工艺更简单以及生产速率更快，故本发明能提高产品生产效率，大幅降低沟槽外延填充所用的时间并降低工艺成本。
同时，本发明通过在V型开口的顶部区域填充非掺杂半导体层，非掺杂半导体层和第二外延层能将第一介质层封闭在内部从而形成对第一介质层的保护结构，因为通常在超级结结构形成之后，后续会在超级结上形成器件单元结构以及顶部的互连结构，后续工艺中会包括大量的介质层生长和刻蚀如湿法刻蚀工艺，本发明通过对第一介质层进行预先保护，能防止第一介质层在后续工艺如湿法刻蚀工艺中受到损伤，并能防止由此带来的工艺不稳定以及器件失效的问题。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有超级结的器件结构示意图；
图2是本发明实施例超级结的器件结构示意图；
图3A-图3E是本发明实施例超级结的制造方法各步骤中的器件结构示意图。
具体实施方式
如图2所示，是本发明实施例超级结的器件结构示意图；本发明实施例超级结包括：
多个形成于第一导电类型的第一外延层2中的沟槽3，所述第一外延层2形成于半导体衬底1表面。
在所述沟槽3的底部表面和侧面形成有第二导电类型的第二外延层4，所述第二外延层4未将所述沟槽3完全填充并在所述沟槽3中围成V型开口5。
在所述V型开口5中填充有第一介质层6和非掺杂半导体层7，所述非掺杂半导体层7位于所述第一介质层6的顶部，所述非掺杂半导体层7和所述第二外延层4将所述第一介质层6封闭在内部形成对所述第一介质层6的保护结构。
由填充于所述沟槽3中的所述第二外延层4组成第二导电类型柱，由所述沟槽3之间的所述第一外延层2组成第一导电类型柱，所述第一导电类型柱和所述第二导电类型柱电荷匹配，由所述第一导电类型柱和所述第二导电类型柱交替排列形成超级结。
各所述沟槽3采用相同的光刻刻蚀工艺形成，各所述沟槽3的开口尺寸和侧面倾斜角度存在由光刻刻蚀工艺引起的误差，各所述沟槽3的开口尺寸和侧面倾斜角度的误差使得同一所述半导体衬底1面内的各所述沟槽3之间存在体积差异。
所述第二外延层4未将所述沟槽3完全填充的结构使所述半导体衬底1面内的各不同体积的所述沟槽3中的所述第二导电类型柱掺杂总量都相同，从而提高所述超级结的击穿电压以及击穿电压的均匀性。
所述第一介质层6的材料包括氧化层。
所述非掺杂半导体层7的形成区域为对完全填充所述V型开口5的所述第一介质层6进行回刻形成的回刻区域；所述非掺杂半导体层7的厚度小于形成于所述超级结上的超级结器件的体区的结深。
所述半导体衬底1为硅衬底，所述第一外延层2和所述第二外延层4都为硅外延层，所述非掺杂半导体层7为非掺杂多晶硅层。
各所述沟槽3的开口尺寸和侧面倾斜角度的误差使得同一所述半导体衬底1面内的各所述沟槽3之间存在体积差异且体积差异最大值为1％～20％。
本发明实施例中，第一导电类型为N型，第二导电类型为P型。在其他实施例中也能为：第一导电类型为P型，第二导电类型为N型。
本发明实施例超级结的第二导电类型柱由填充于沟槽3中的第二外延层4组成，第二外延层4未将沟槽3完全填充而是在沟槽3中围成一个V型开口5，在V型开口5中填充有第一介质层6，这种第二外延层4加第一介质层6填充沟槽3的结构能够使不同体积的沟槽3内形成的第二导电类型柱的掺杂量保持一致，而在同一半导体衬底1对应的晶圆面内不同区域的沟槽3具有由于光刻和刻蚀工艺带来的体积差异，故本发明实施例能刻蚀晶圆面内的沟槽3的体积差异对击穿电压的影响，从而能提高器件的击穿电压以及击穿电压面内均匀性。
同时，第一介质层6填充V型开口5的工艺成本比外延层要低且工艺更简单以及生产速率更快，故本发明能提高产品生产效率，大幅降低沟槽3外延填充所用的时间并降低工艺成本。
同时，本发明实施例通过在V型开口5的顶部区域填充非掺杂半导体层7，非掺杂半导体层7和第二外延层4能将第一介质层6封闭在内部从而形成对第一介质层6的保护结构，因为通常在超级结结构形成之后，后续会在超级结上形成器件单元结构以及顶部的互连结构，后续工艺中会包括大量的介质层生长和刻蚀如湿法刻蚀工艺，本发明实施例通过对第一介质层6进行预先保护，能防止第一介质层6在后续工艺如湿法刻蚀工艺中受到损伤，并能防止由此带来的工艺不稳定以及器件失效的问题。
如图3A至图3E所示，是本发明实施例超级结的制造方法各步骤中的器件结构示意图；本发明实施例超级结的制造方法包括如下步骤：
步骤一、如图3A所示，提供具有表面形成有第一导电类型的第一外延层2的半导体衬底1，在所述半导体衬底1中形成多个沟槽3。
步骤一包括如下分步骤：
步骤11、采用光刻工艺将所述沟槽3的形成区域打开。
在进行光刻工艺之前还包括在所述半导体衬底1表面形成硬质掩模层201的步骤。
步骤12、对光刻打开区域的所述半导体衬底1进行刻蚀形成所述沟槽3；在步骤12中先刻蚀所述硬质掩模层201，之后在刻蚀所述半导体衬底1。
各所述沟槽3的开口尺寸和侧面倾斜角度存在有光刻和刻蚀工艺引起的误差，各所述沟槽3的开口尺寸和侧面倾斜角度的误差使得同一所述半导体衬底1面内的各所述沟槽3之间存在体积差异。
各所述沟槽3的开口尺寸和侧面倾斜角度的误差使得同一所述半导体衬底1面内的各所述沟槽3之间存在体积差异且体积差异最大值为1％～20％。
步骤二、如图3B所示，进行外延生长在各所述沟槽3的底部表面和侧面形成第二导电类型的第二外延层4，所述第二外延层4未将所述沟槽3完全填充并在所述沟槽3中围成V型开口5。
本发明实施例方法中，所述第二外延层4的外延生长为选择性外延生长，在所述硬质掩模层201的表面不生长外延层，在所述沟槽3的顶部所述第二外延层4会横向延伸到所述硬质掩模层201上。
步骤三、如图3C所示，生长第一介质层6将所述V型开口5完全填充。
所述第一介质层6还延伸到所述V型开口5的外部表面上。
所述第一介质层6的材料包括氧化层。
步骤四、如图3D所示，将所述V型开口5的顶部区域的所述第一介质层6去除。
本发明实施例方法中，采用化学机械研磨加刻蚀工艺将所述V型开口5外的所述第一介质层6去除以及将所述V型开口5的顶部区域的所述第一介质层6去除，例如：首先采用按照时间控制研磨终点的化学机械研磨工艺对所述第一介质层6进行研磨并去除部分厚度的所述第一介质层6；之后，采用刻蚀工艺对所述第一介质层6进行回刻。
所述V型开口5中所述第一介质层6被去除的顶部区域的深度小于形成于所述超级结上的超级结器件的体区的结深。
步骤五、如图3E所示，在所述V型开口5的去除了所述第一介质层6的顶部区域中填充非掺杂半导体层7，所述非掺杂半导体层7和所述第二外延层4将所述第一介质层6封闭在内部形成对所述第一介质层6的保护结构。
所述半导体衬底1为硅衬底，所述第一外延层2和所述第二外延层4都为硅外延层，所述非掺杂半导体层7为非掺杂多晶硅层。
本发明实施例方法中，所述非掺杂半导体层7会同时生长在所述V型开口5的顶部区域中以及所述V型开口5区域外的表面上；之后还包括进行半导体材料如硅的化学机械研磨工艺，将位于所述硬质掩模层201表面上的半导体材料如所述非掺杂半导体层7和所述第二外延层4都去除；之后在去除所述硬质掩模层201，去除所述硬质掩模层201之后的结构请参考图2所示。
由填充于所述沟槽3中的所述第二外延层4组成第二导电类型柱，由所述沟槽3之间的所述第一外延层2组成第一导电类型柱，所述第一导电类型柱和所述第二导电类型柱电荷匹配，由所述第一导电类型柱和所述第二导电类型柱交替排列形成超级结。
所述第二外延层4未将所述沟槽3完全填充的结构使所述半导体衬底1面内的各不同体积的所述沟槽3中的所述第二导电类型柱掺杂总量都相同，从而提高所述超级结的击穿电压以及击穿电压的均匀性。
本发明实施例方法中，第一导电类型为N型，第二导电类型为P型。在其他实施例方法中也能为：第一导电类型为P型，第二导电类型为N型。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (15)
1.一种超级结，其特征在于，包括：
多个形成于第一导电类型的第一外延层中的沟槽，所述第一外延层形成于半导体衬底表面；
在所述沟槽的底部表面和侧面形成有第二导电类型的第二外延层，所述第二外延层未将所述沟槽完全填充并在所述沟槽中围成V型开口；
在所述V型开口中填充有第一介质层和非掺杂半导体层，所述非掺杂半导体层位于所述第一介质层的顶部，所述非掺杂半导体层和所述第二外延层将所述第一介质层封闭在内部形成对所述第一介质层的保护结构；
由填充于所述沟槽中的所述第二外延层组成第二导电类型柱，由所述沟槽之间的所述第一外延层组成第一导电类型柱，所述第一导电类型柱和所述第二导电类型柱电荷匹配，由所述第一导电类型柱和所述第二导电类型柱交替排列形成超级结。
2.如权利要求1所述的超级结，其特征在于：各所述沟槽采用相同的光刻刻蚀工艺形成，各所述沟槽的开口尺寸和侧面倾斜角度存在由光刻刻蚀工艺引起的误差，各所述沟槽的开口尺寸和侧面倾斜角度的误差使得同一所述半导体衬底面内的各所述沟槽之间存在体积差异；
所述第二外延层未将所述沟槽完全填充的结构使所述半导体衬底面内的各不同体积的所述沟槽中的所述第二导电类型柱掺杂总量都相同，从而提高所述超级结的击穿电压以及击穿电压的均匀性。
3.如权利要求1所述的超级结，其特征在于：所述第一介质层的材料包括氧化层。
4.如权利要求3所述的超级结，其特征在于：所述非掺杂半导体层的形成区域为对完全填充所述V型开口的所述第一介质层进行回刻形成的回刻区域；所述非掺杂半导体层的厚度小于形成于所述超级结上的超级结器件的体区的结深。
5.如权利要求1所述的超级结，其特征在于：所述半导体衬底为硅衬底，所述第一外延层和所述第二外延层都为硅外延层，所述非掺杂半导体层为非掺杂多晶硅层。
6.如权利要求2所述的超级结，其特征在于：各所述沟槽的开口尺寸和侧面倾斜角度的误差使得同一所述半导体衬底面内的各所述沟槽之间存在体积差异且体积差异最大值为1％～20％。
7.如权利要求1至6中任一权项所述的超级结，其特征在于：第一导电类型为N型，第二导电类型为P型；或者，第一导电类型为P型，第二导电类型为N型。
8.一种超级结的制造方法，其特征在于，包括如下步骤：
步骤一、提供具有表面形成有第一导电类型的第一外延层的半导体衬底，在所述半导体衬底中形成多个沟槽；
步骤二、进行外延生长在各所述沟槽的底部表面和侧面形成第二导电类型的第二外延层，所述第二外延层未将所述沟槽完全填充并在所述沟槽中围成V型开口；
步骤三、生长第一介质层将所述V型开口完全填充；
步骤四、将所述V型开口的顶部区域的所述第一介质层去除；
步骤五、在所述V型开口的去除了所述第一介质层的顶部区域中填充非掺杂半导体层，所述非掺杂半导体层和所述第二外延层将所述第一介质层封闭在内部形成对所述第一介质层的保护结构；
由填充于所述沟槽中的所述第二外延层组成第二导电类型柱，由所述沟槽之间的所述第一外延层组成第一导电类型柱，所述第一导电类型柱和所述第二导电类型柱电荷匹配，由所述第一导电类型柱和所述第二导电类型柱交替排列形成超级结。
9.如权利要求8所述的超级结的制造方法，其特征在于：步骤一包括如下分步骤：
步骤11、采用光刻工艺将所述沟槽的形成区域打开；
步骤12、对光刻打开区域的所述半导体衬底进行刻蚀形成所述沟槽；各所述沟槽的开口尺寸和侧面倾斜角度存在有光刻和刻蚀工艺引起的误差，各所述沟槽的开口尺寸和侧面倾斜角度的误差使得同一所述半导体衬底面内的各所述沟槽之间存在体积差异；
所述第二外延层未将所述沟槽完全填充的结构使所述半导体衬底面内的各不同体积的所述沟槽中的所述第二导电类型柱掺杂总量都相同，从而提高所述超级结的击穿电压以及击穿电压的均匀性。
10.如权利要求8所述的超级结的制造方法，其特征在于：所述第一介质层的材料包括氧化层。
11.如权利要求10所述的超级结的制造方法，其特征在于：步骤三中所述第一介质层还延伸到所述V型开口的外部表面上；
步骤四中采用化学机械研磨加刻蚀工艺将所述V型开口外的所述第一介质层去除以及将所述V型开口的顶部区域的所述第一介质层去除；
所述V型开口中所述第一介质层被去除的顶部区域的深度小于形成于所述超级结上的超级结器件的体区的结深。
12.如权利要求8所述的超级结的制造方法，其特征在于：所述半导体衬底为硅衬底，所述第一外延层和所述第二外延层都为硅外延层，所述非掺杂半导体层为非掺杂多晶硅层。
13.如权利要求9所述的超级结的制造方法，其特征在于：各所述沟槽的开口尺寸和侧面倾斜角度的误差使得同一所述半导体衬底面内的各所述沟槽之间存在体积差异且体积差异最大值为1％～20％。
14.如权利要求9所述的超级结的制造方法，其特征在于：
步骤11中进行光刻工艺之前还包括在所述半导体衬底表面形成硬质掩模层的步骤；
在步骤12中先刻蚀所述硬质掩模层，之后在刻蚀所述半导体衬底。
15.如权利要求8至14中任一权项所述的超级结的制造方法，其特征在于：第一导电类型为N型，第二导电类型为P型；或者，第一导电类型为P型，第二导电类型为N型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911051619.4A CN110767744B (zh) | 2019-10-31 | 2019-10-31 | 超级结及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911051619.4A CN110767744B (zh) | 2019-10-31 | 2019-10-31 | 超级结及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110767744A CN110767744A (zh) | 2020-02-07 |
| CN110767744B true CN110767744B (zh) | 2022-03-08 |
Family
ID=69335085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911051619.4A Active CN110767744B (zh) | 2019-10-31 | 2019-10-31 | 超级结及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110767744B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111446170A (zh) * | 2020-04-23 | 2020-07-24 | 上海华虹宏力半导体制造有限公司 | 超级结器件的制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101673737A (zh) * | 2008-09-08 | 2010-03-17 | 半导体元件工业有限责任公司 | 具有密封塞子的半导体槽结构及方法 |
| CN103413763A (zh) * | 2013-08-22 | 2013-11-27 | 上海宏力半导体制造有限公司 | 超级结晶体管及其形成方法 |
| KR20170122335A (ko) * | 2016-04-26 | 2017-11-06 | 파워큐브세미 (주) | 트렌치형 필러 옥사이드를 이용한 탄화규소 슈퍼정션 모스펫 및 그 제조방법 |
| CN107799581A (zh) * | 2017-09-19 | 2018-03-13 | 上海华虹宏力半导体制造有限公司 | 沟槽型超级结及其制造方法 |
| CN109427883A (zh) * | 2017-08-23 | 2019-03-05 | 深圳市敦为技术有限公司 | 一种新型氧化硅层辅助耗尽超结结构的制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9093520B2 (en) * | 2013-08-28 | 2015-07-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | High-voltage super junction by trench and epitaxial doping |
-
2019
- 2019-10-31 CN CN201911051619.4A patent/CN110767744B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101673737A (zh) * | 2008-09-08 | 2010-03-17 | 半导体元件工业有限责任公司 | 具有密封塞子的半导体槽结构及方法 |
| CN103413763A (zh) * | 2013-08-22 | 2013-11-27 | 上海宏力半导体制造有限公司 | 超级结晶体管及其形成方法 |
| KR20170122335A (ko) * | 2016-04-26 | 2017-11-06 | 파워큐브세미 (주) | 트렌치형 필러 옥사이드를 이용한 탄화규소 슈퍼정션 모스펫 및 그 제조방법 |
| CN109427883A (zh) * | 2017-08-23 | 2019-03-05 | 深圳市敦为技术有限公司 | 一种新型氧化硅层辅助耗尽超结结构的制造方法 |
| CN107799581A (zh) * | 2017-09-19 | 2018-03-13 | 上海华虹宏力半导体制造有限公司 | 沟槽型超级结及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110767744A (zh) | 2020-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107039503B (zh) | 水平栅极环绕纳米线晶体管的底部隔离 | |
| US10978470B2 (en) | Semiconductor device including multiple layers of memory cells, method of manufacturing the same, and electronic device including the same | |
| TWI388059B (zh) | The structure of gold-oxygen semiconductor and its manufacturing method | |
| CN109326561B (zh) | 鳍式场效晶体管的制造方法 | |
| US10580775B2 (en) | Dual deep trenches for high voltage isolation | |
| KR20190002247A (ko) | 반도체 소자 | |
| US20230337428A1 (en) | Nor-type memory device, method of manufacturing nor-type memory device, and electronic apparatus including memory device | |
| US11315945B2 (en) | Memory device with lateral offset | |
| US9431286B1 (en) | Deep trench with self-aligned sinker | |
| US20130230955A1 (en) | Method for fabricating a vertical transistor | |
| CN106298479B (zh) | 一种功率器件的结终端扩展结构及其制造方法 | |
| CN105575781A (zh) | 沟槽型超级结的制造方法 | |
| TW201826529A (zh) | 半導體裝置及半導體裝置之製造方法 | |
| CN110767744B (zh) | 超级结及其制造方法 | |
| CN106920752A (zh) | 低压超结mosfet栅源氧化层结构及制造方法 | |
| CN104103518A (zh) | 半导体功率器件的制作方法 | |
| CN105655385B (zh) | 沟槽型超级结器件的制造方法 | |
| US20170018432A1 (en) | Manufacturing method of semiconductor structure | |
| JP5397402B2 (ja) | 半導体素子の製造方法 | |
| US9478639B2 (en) | Electrode-aligned selective epitaxy method for vertical power devices | |
| CN107527818B (zh) | 超级结的制造方法 | |
| CN105529363A (zh) | 超级结及其制造方法 | |
| US10217857B2 (en) | Super junction MOSFET and method of manufacturing the same | |
| CN111146272B (zh) | 超级结器件及其制造方法 | |
| CN103515436B (zh) | 超级结功率器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |