CN111446170A - 超级结器件的制造方法 - Google Patents

超级结器件的制造方法 Download PDF

Info

Publication number
CN111446170A
CN111446170A CN202010326495.2A CN202010326495A CN111446170A CN 111446170 A CN111446170 A CN 111446170A CN 202010326495 A CN202010326495 A CN 202010326495A CN 111446170 A CN111446170 A CN 111446170A
Authority
CN
China
Prior art keywords
super junction
forming
layer
gate
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010326495.2A
Other languages
English (en)
Inventor
李�昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202010326495.2A priority Critical patent/CN111446170A/zh
Publication of CN111446170A publication Critical patent/CN111446170A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种超级结器件的制造方法，超级结器件的器件正面单元结构形成于超级结上；器件正面单元结构包括栅极结构；超级结的形成工艺中超级结沟槽未被第二导电类型的第二外延层填满且顶部形成的V型开口被第一介质层完全填充或封口；结合栅极结构的形成工艺设置超级结的形成工艺在超级结器件的工艺流程中的顺序，超级结器件的工艺流程的设置包括：将超级结的形成工艺放置在栅极结构的形成工艺的后面。本发明能大幅度缩短超级结的形成工艺中填充超级结沟槽的外延生长时间及降低成本，同时能减少超级结的面内掺杂失配，提高超级结器件的击穿电压的面内均匀性，还能提高超级结器件的性能的稳定性。

Description

超级结器件的制造方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种超级结器件的制造方法。
背景技术
超级结为由形成于半导体衬底中的交替排列的P型薄层也称P型柱(Pillar)和 N型薄层也称N型柱组成，一个P型柱和对应相邻的一个N型柱组成超级结单元。采用了超级结的器件为超级结器件如超级结MOSFET。利用P型薄层和N型薄层电荷平衡的体内降低表面电场(Resurf)技术能提升器件的反向击穿电压的同时又保持较小的导通电阻。
超级结的PN间隔的Pillar结构是超级结的最大特点。现有制作PN间隔的pillar结构主要有两种方法，一种是通过多次外延以及离子注入的方法获得，另一种是通过深沟槽刻蚀以及外延(EPI)填充的方式来制作。后一种方法是通过沟槽工艺制作超级结器件，需要先在半导体衬底如硅衬底表面的N型掺杂外延层上刻蚀一定深度和宽度的沟槽，然后利用外延填充(EPI Filling)的方式在刻出的沟槽上填充P型掺杂的硅外延。
通过沟槽工艺制作超级结器件的关键技术难点在于沟槽填充工艺。沟槽填充利用刻蚀填充同步的方式进行。刻蚀是为了消除沟槽顶部形成提前闭合，从而在沟槽内部产生空洞等缺陷问题而引入的。但是由于刻蚀效应的存在，填充速度特别慢，外延填充效率很低，成本极高。特别是步进(Pitch)不断缩小，沟槽开口不断缩小的情况下，需要更慢的填充速率来达到好的填充效果，对于产能的占用愈加显著，成本显著上升。超级结的步进为沟槽的宽度和沟槽的间距和，也为一个N型柱的宽度和一个P 型柱的宽度和即一个超级结单元的宽度。
根据填充实验，由于沟槽填充过程中沟槽顶部的V型开口的宽度越来越小，为了不出现空洞(void)等填充缺陷，需要用很慢的填充速率填充。很大地浪费了外延机台产能。且为了填满V型开口，还容易导致HM上成膜过厚，从而更易导致填充缺陷出现。
另外，V型开口内填充的外延层对于器件性能其实是起坏的作用的，会增加超级结单元的掺杂浓度的失配，从而影响器件的性能。
现有一种超级结器件的制造方法是，超级结的形成工艺中，采用介质层填充V型开口，这样步进能提高填充速率，而且还能减少同一半导体衬底即晶圆的面内的超级结单元的掺杂失配，提高超级结器件的击穿电压的均匀性。
如图1A所示，是现有一种超级结器件的制造方法中在沟槽体积较小区域的填充结构示意图；如图1B所示，是现有一种超级结器件的制造方法中在沟槽体积较大区域的填充结构示意图；现有一种超级结器件的制造方法中的超级结的形成工艺包括如下步骤：
在半导体衬底如N+掺杂的硅衬底101的表面形成N型外延层102。
在N型外延层102中形成超级结沟槽，图1A中超级结沟槽单独用标记103a标出，图1B中超级结沟槽单独用标记103b标出，超级结沟槽103a的体积大于超级结沟槽 103b的体积。
之后进行外延生长在超级结沟槽中形成P型外延层104。
P型外延层104并不将各超级结沟槽填满，而是在超级结沟槽顶部形成有V型开口。
之后在V型开口中填充介质层105，介质层105通常为氧化层。由填充于超级结沟槽中的P型外延层104和介质层105组成P型柱，可以看出P型柱的P型掺杂总量由P型外延层104决定；P型柱之间的N型外延层102组成N型柱。
上述超级结的形成工艺结合超级结器件的其他工艺形成超级结器件，如图1C所示，是现有一种超级结器件的制造方法形成的超级结器件的超级结单元的掺杂失配和击穿电压的仿真曲线，图1C中显示了3条曲线，曲线201a对应的所述N型外延层102 的掺杂浓度为1.5欧姆·厘米，曲线201b对应的所述N型外延层102的掺杂浓度为 1.2欧姆·厘米，曲线201c对应的所述N型外延层102的掺杂浓度为1.0欧姆·厘米。曲线201a、201b和201c的超级结的步进都为9微米。下面以曲线201b为例进行说明：由于超级结沟槽中P型外延层104的掺杂总量面内完全一致，所以P型柱的总掺杂量面内完全一致。所以超级结中带来PN失配的原因只有P型柱的体积改变而导致的N型柱的体积改变，如P型柱的体积增大时N型柱的体积会缩小，由于一般P区域即P型柱尺寸小于N区域即N型柱，现有工艺水准通常能将P型柱的体积和N型柱的体积的面内失配控制在10％，在工艺水准为10％时，此时面内器件的掺杂失配小于10％，如虚线框202所示，此时在单一匹配浓度下，最差击穿电压(BV)仍在650V以上，最差击穿电压如标记203对应的点所示；而掺杂失配为0％时对应于掺杂完全匹配，可以看出，掺杂完全匹配时击穿电压为750V左右。而如果掺杂失配为-20％时，击穿电压会下降到越420V作用，可见，通过介质层105填充V型开口后，能将超级结的面内掺杂失配从正负20％下降到正负10％，反向击穿电压BV的改善有着非常显著的作用。
所以，在V型开口内填充介质层105，不仅大幅提升外延产能，对于器件性能和面内均匀性也会有不错的提升。
超级结器件的制造方法的整个工艺流程中，通常包括多个光罩步骤，如图2所示，是现有超级结器件的制造方法的流程图；图2中采用光刻工艺步骤来说明超级结器件的制造方法流程，每一层光刻工艺中会采用到一层光罩(Mask)并进行光刻。现有超级结器件的制造方法包括步骤：
第一层光刻工艺，形成第零层对准标记。第零层对准标记形成划线道上，后续的形成体区对应的第二层光刻工艺中需要采用第零层对准标记进行对准。第零层对准标记通过第零层光罩(ZM)定义，本发明也采用Mask1表示第零层光罩。
第二层光刻工艺，体区注入和推进。体区注入的取样需要采用Mask2定义。
第三层光刻工艺，超级结沟槽刻蚀和填充即对应于超级结的形成工艺。超级结构沟槽的形成区域需要采用Mask3定义。
第四层光刻工艺，场氧的沉积和刻蚀。场氧的刻蚀区域需要采用Mask4定义。场氧通常形成在终端区的表面上，终端区环绕在器件单元区即电流流动区也即有源区的周侧。故在形成器件单元区的结构之前需要将器件单元区的场氧去除。
第五层光刻工艺，栅极沟槽的刻蚀和形成栅氧化层和多晶硅栅即第五层光刻工艺对应于栅极结构的形成工艺。本发明中将沟槽栅对应的沟槽称为栅极沟槽，栅极沟槽需要采用Mask5定义。
第六层光刻工艺，多晶硅光刻和刻蚀，体区注入和推进。这里采用Mask6进行多晶硅的刻蚀区域的定义，多晶硅光刻和刻蚀之后，能形成沟槽栅的多晶硅栅的引出结构。多晶硅栅的引出结构通常位于终端区中，故引出结构的多晶硅需要爬过场氧和有源区之间的坡度。
这里的体区注入不需要再进行光刻定义。
第七层光刻工艺，源区的注入和推进。源区的注入区域采用Mask7定义。
第八层光刻工艺，层间膜沉积和接触孔(CT)刻蚀，体区引出区注入和推进。接触孔的刻蚀区域采用Mask8定义。
第九层光刻工艺，正面金属层的沉积和刻蚀。正面金属层的刻蚀区域采用Mask9定义。
第十层光刻工艺，接触衬垫(Contact PAD,CP)的沉积和刻蚀；接触衬垫的刻蚀区域采用Mask10定义。
由上可知，现有方法中，需要采用10次光刻工艺，在超级结形成之后，后续还包括很多热过程，故现有方法形成的超级结容易受到热过程的影响并会产生较大的互相扩散，从而会降低器件的性能。另外，超级结的形成工艺中采用介质层105填充顶部V型开口后，后续工艺中还包括介质层的刻蚀如湿法刻蚀工艺，例如后续的栅极结构形成工艺中会进行栅氧化层的刻蚀，栅氧化层的刻蚀工艺会对介质层105产生不利影响，造成工艺不稳定。
发明内容
本发明所要解决的技术问题是提供一种超级结器件的制造方法，能大幅度缩短超级结的形成工艺中填充超级结沟槽的外延生长时间及降低成本，同时能减少超级结的面内掺杂失配，提高超级结器件的击穿电压的面内均匀性，还能提高超级结器件的性能的稳定性。
为解决上述技术问题，本发明提供的超级结器件的制造方法中超级结器件包括超级结，在器件单元区中超级结器件的器件正面单元结构形成于所述超级结上；所述器件正面单元结构包括栅极结构；所述超级结由第一导电类型柱和第二导电类型柱交替排列而成，由一个所述第一导电类型柱和相邻的一个所述第二导电类型柱形成一个超级结单元。
所述超级结的形成工艺步骤包括：
提供具有第一导电类型的第一外延层，所述第一外延层形成于半导体衬底上。
光刻定义出超级结沟槽的形成区域并进行刻蚀工艺在所述第一外延层中形成多个所述超级结沟槽，在所述半导体衬底上具有多个所述超级结沟槽且所述超级结沟槽具有由光刻工艺以及刻蚀工艺所带来的面内分布不均匀性。
进行外延生长在所述超级结沟槽中填充第二导电类型的第二外延层，所述第二外延层将所述半导体衬底面内最小宽度的所述超级结沟槽未完全填充或刚好完全填充，以使各所述超级结单元中的所述第二导电类型柱的总掺杂量保持一致，未被所述第二外延层完全填充的所述超级结沟槽的形成形成有V型开口。
形成第一介质层将各所述V型开口完全填充或封口；所述第二导电类型柱由填充于所述超级结沟槽中所述第二外延层组成或者由所述第二外延层叠加对应的所述第一介质层组成。
所述栅极结构包括依次叠加的栅氧化层和多晶硅栅，所述栅极结构的形成区域通过光刻定义并形成在所述第一外延层上，所述栅极结构的形成工艺中包括栅氧化层生长工艺、多晶硅栅的生长工艺以及对所述栅氧化层的刻蚀工艺。
结合所述栅极结构的形成工艺设置所述超级结的形成工艺在所述超级结器件的工艺流程中的顺序，所述超级结器件的工艺流程的设置包括：
将所述超级结的形成工艺放置在所述栅极结构的形成工艺的后面，以消除所述栅极结构的形成工艺中的所述栅氧化层生长工艺的热过程和所述多晶硅栅的生长工艺的热过程对各所述超级结单元中第一导电类型杂质和第二导电类型杂质的互相扩散造成的不利影响以及消除所述栅氧化层的刻蚀工艺对所述第一介质层的不利影响。
进一步的改进是，所述超级结器件的工艺流程步骤包括：
步骤一、提供具有第一导电类型的第一外延层。
步骤二、进行所述栅极结构的形成工艺。
步骤三、进行所述体区的形成工艺，所述体区的形成区域通过光刻定义，采用离子注入和退火推进工艺形成所述体区。
步骤四、进行源区的形成工艺，所述源区的形成区域通过光刻定义，采用离子注入和退火推进工艺形成所述源区，在所述器件单元区中，所述源区和对应的所述栅极结构的侧面自对准。
步骤五、进行所述超级结的形成工艺；在所述器件单元区中，各所述栅极结构位于对应的所述第一导电类型柱的顶部且所述栅极结构的宽度小于所述第一导电类型柱的宽度。
步骤六、形成场氧、层间膜、接触孔，所述接触孔的形成区域通过光刻定义；之后形成正面金属层，采用光刻定义加刻蚀工艺对所述正面金属层进行图形化形成；形成接触衬垫，所述接触衬垫的形成区域通过光刻定义。
步骤七、完成所述超级结器件的背面工艺。
进一步的改进是，所述超级结器件的工艺流程步骤包括：
步骤一、提供具有第一导电类型的第一外延层；采用第零层光罩进行光刻并形成第零层对准标记。
步骤二、进行所述体区的形成工艺，所述体区的形成区域通过光刻定义，采用离子注入和退火推进工艺形成所述体区。
步骤三、进行所述栅极结构的形成工艺。
步骤四、进行源区的形成工艺，所述源区的形成区域通过光刻定义，采用离子注入和退火推进工艺形成所述源区，在所述器件单元区中，所述源区和对应的所述栅极结构的侧面自对准。
步骤五、进行所述超级结的形成工艺；在所述器件单元区中，各所述栅极结构位于对应的所述第一导电类型柱的顶部且所述栅极结构的宽度小于所述第一导电类型柱的宽度。
步骤六、形成场氧、层间膜、接触孔，所述接触孔的形成区域通过光刻定义；之后形成正面金属层，采用光刻定义加刻蚀工艺对所述正面金属层进行图形化形成；形成接触衬垫，所述接触衬垫的形成区域通过光刻定义。
步骤七、完成所述超级结器件的背面工艺。
进一步的改进是，所述超级结器件的工艺流程步骤包括：
步骤一、提供具有第一导电类型的第一外延层。
步骤二、进行所述栅极结构的形成工艺。
步骤三、进行所述体区的形成工艺，所述体区的形成区域通过光刻定义，采用离子注入和退火推进工艺形成所述体区。
步骤四、进行所述超级结的形成工艺；在所述器件单元区中，各所述栅极结构位于对应的所述第一导电类型柱的顶部且所述栅极结构的宽度小于所述第一导电类型柱的宽度。
步骤五、进行源区的形成工艺，所述源区的形成区域通过光刻定义，采用离子注入和退火推进工艺形成所述源区，在所述器件单元区中，所述源区和对应的所述栅极结构的侧面自对准。
步骤六、形成场氧、层间膜、接触孔，所述接触孔的形成区域通过光刻定义；之后形成正面金属层，采用光刻定义加刻蚀工艺对所述正面金属层进行图形化；形成接触衬垫，所述接触衬垫的形成区域通过光刻定义，所述接触衬垫包括源极接触衬垫和栅极接触衬垫。
步骤七、完成所述超级结器件的背面工艺。
进一步的改进是，所述超级结器件的工艺流程步骤包括：
步骤一、提供具有第一导电类型的第一外延层；采用第零层光罩进行光刻并形成第零层对准标记。
步骤二、进行所述体区的形成工艺，所述体区的形成区域通过光刻定义，采用离子注入和退火推进工艺形成所述体区。
步骤三、进行所述栅极结构的形成工艺。
步骤四、进行所述超级结的形成工艺；在所述器件单元区中，各所述栅极结构位于对应的所述第一导电类型柱的顶部且所述栅极结构的宽度小于所述第一导电类型柱的宽度。
步骤五、进行源区的形成工艺，所述源区的形成区域通过光刻定义，采用离子注入和退火推进工艺形成所述源区，在所述器件单元区中，所述源区和对应的所述栅极结构的侧面自对准。
步骤六、形成场氧、层间膜、接触孔，所述接触孔的形成区域通过光刻定义；之后形成正面金属层，采用光刻定义加刻蚀工艺对所述正面金属层进行图形化形成；形成接触衬垫，所述接触衬垫的形成区域通过光刻定义。
步骤七、完成所述超级结器件的背面工艺。
进一步的改进是，所述栅极结构为沟槽栅，所述栅极结构的形成工艺包括：
采用光刻工艺定义出栅极沟槽的形成区域。
进行刻蚀在所述第一外延层上形成所述栅极沟槽。
在所述栅极沟槽的侧面形成所述栅氧化层，在所述栅极沟槽的底部表面形成底部氧化层，所述栅氧化层还延伸到所述栅极沟槽外。
在所述栅极沟槽中填充所述多晶硅栅，所述多晶硅栅还延伸到所述栅极沟槽外。
采用化学机械研磨工艺或多晶硅回刻工艺将所述栅极沟槽外的所述多晶硅栅去除。
采用刻蚀工艺将所述栅极沟槽外的所述栅氧化层去除。
所述栅氧化层还延伸到所述栅极沟槽外，形成所述栅极沟槽的分步骤包括：
在所述第一外延层上形成第一硬质掩膜层。
采用光刻工艺形成第一光刻胶图形定义出栅极沟槽的形成区域。
进行所述第一硬质掩膜层的刻蚀将所述栅极沟槽的形成区域的所述第一硬质掩膜层打开。
去除所述第一光刻胶图形，对所述第一外延层进行刻蚀形成所述栅极沟槽。
进一步的改进是，所述栅极沟槽刻蚀完成之后还包括对所述栅极沟槽进行圆化的步骤，所述圆化包括：
采用热氧化工艺形成第一牺牲氧化层。
去除所述第一牺牲氧化层。
进一步的改进是，所述栅氧化层采用热氧化工艺形成在所述栅极沟槽侧面。
进一步的改进是，所述底部氧化层和所述栅氧化层采用相同工艺同时形成。
或者，所述底部氧化层的厚度大于所述栅氧化层的厚度，所述底部氧化层和所述栅氧化层分开形成。
进一步的改进是，所述超级结的形成工艺中采用了第二硬质掩膜层，所述第二硬质掩膜层由第二底部氧化层、中间氮化层和顶部氧化层叠加而成，形成所述超级结沟槽的步骤包括：
形成所述第二硬质掩膜层。
采用光刻工艺形成第二光刻胶图形定义出所述超级结沟槽的形成区域。
进行所述第二硬质掩膜层的刻蚀将所述超级结沟槽的形成区域的所述第二硬质掩膜层打开。
去除所述第二光刻胶图形，对所述第二外延层进行刻蚀形成所述超级结沟槽。
去除所述第二硬质掩膜的顶部氧化层，采用热氧化工艺形成第二牺牲氧化层并接着去除所述第二牺牲氧化层。
去除所述第二硬质掩膜的中间氮化层。
进行外延生长在所述超级结沟槽中填充第二导电类型的第二外延层，所述第二外延层将所述半导体衬底面内最小宽度的所述超级结沟槽未完全填充或刚好完全填充，以使各所述超级结单元中的所述第二导电类型柱的总掺杂量保持一致，未被所述第二外延层完全填充的所述超级结沟槽的形成形成有V型开口。
对所述第二外延层进行化学机械研磨工艺，使所述第二外延层仅填充在所述超级结沟槽中。
将所述第二硬质掩膜层的第二底部氧化层全部去除或仅去除部分厚度。
形成第一介质层将各所述V型开口完全填充或封口。
进一步的改进是，所述第一介质层为氧化层。
进一步的改进是，所述第一介质层采用单独的氧化层填充对应的所述V型开口形成；或者，所述第一介质层采用所述场氧或所述层间膜的氧化层填充对应的所述V型开口形成。
进一步的改进是，所述超级结器件的背面工艺包括：
对所述半导体衬底进行背面减薄。
直接以减薄后的所述半导体衬底作为所述漏区，或者对减薄后的所述半导体衬底进行第一导电类型重掺杂的背面注入形成漏区。
在所述漏区背面形成背面金属层。
进一步的改进是，所述栅极结构为平面栅，所述栅极结构的形成工艺包括：
在所述第一外延层的表面依次形成栅氧化层和多晶硅栅。
光刻定义出所述栅极结构的形成区域，进行刻蚀将所述栅极结构的形成区域外的所述多晶硅栅和所述栅氧化层去除，由保留在所述栅极结构的形成区域中的所述栅氧化层和所述多晶硅栅叠加形成所述栅极结构。
本发明在超级结的形成工艺中采用外延生长加介质层填充的方法填充超级结沟槽，能大幅度缩短超级结的形成工艺中填充超级结沟槽的外延生长时间及降低成本，同时能减少超级结的面内掺杂失配，提高超级结器件的击穿电压的面内均匀性。
同时，本发明还对超级结器件的制造方法的整个工艺流程进行设置，将超级结的形成工艺放置在栅极结构的形成工艺的后面，从而能消除栅极结构的形成工艺中的栅氧化层生长工艺的热过程和多晶硅栅的生长工艺的热过程对各超级结单元中第一导电类型杂质和第二导电类型杂质的互相扩散造成的不利影响以及消除栅氧化层的刻蚀工艺对第一介质层的不利影响，从而能提高超级结器件的工艺稳定性并能进一步提高器件的性能。
另外，本发明通过对工艺流程的调整，还能节约多层光罩，能大大降低工艺成本。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A是现有一种超级结器件的制造方法中在沟槽体积较小区域的填充结构示意图；
图1B是现有一种超级结器件的制造方法中在沟槽体积较大区域的填充结构示意图；
图1C是现有一种超级结器件的制造方法形成的超级结器件的超级结单元的掺杂失配和击穿电压的仿真曲线；
图2是现有超级结器件的制造方法的流程图；
图3是本发明第一较佳实施例超级结器件的制造方法的流程图；
图4A-图4M是本发明第一较佳实施例超级结器件的制造方法的各步骤中的器件结构示意图；
图5是本发明第二较佳实施例超级结器件的制造方法的流程图；
图6是本发明第三较佳实施例超级结器件的制造方法的流程图；
图7是本发明第四较佳实施例超级结器件的制造方法的流程图。
具体实施方式
本发明实施例超级结器件的制造方法：
本发明实施例超级结器件的制造方法中超级结器件包括超级结，超级结器件的结构示意图请参考图4M所示，在器件单元区中超级结器件的器件正面单元结构形成于所述超级结上；所述器件正面单元结构包括栅极结构、第二导电类型的体区5、第一导电类型重掺杂的源区6、场氧8、层间膜9、接触孔10、正面金属层11；所述超级结由第一导电类型柱和第二导电类型柱交替排列而成，由一个所述第一导电类型柱和相邻的一个所述第二导电类型柱形成一个超级结单元。
所述超级结的形成工艺步骤包括：
提供具有第一导电类型的第一外延层2，所述第一外延层2形成于半导体衬底1上。
光刻定义出超级结沟槽205的形成区域并进行刻蚀工艺在所述第一外延层2中形成多个所述超级结沟槽205，在所述半导体衬底1上具有多个所述超级结沟槽205且所述超级结沟槽205具有由光刻工艺以及刻蚀工艺所带来的面内分布不均匀性。
进行外延生长在所述超级结沟槽205中填充第二导电类型的第二外延层7，所述第二外延层7将所述半导体衬底1面内最小宽度的所述超级结沟槽205未完全填充或刚好完全填充，以使各所述超级结单元中的所述第二导电类型柱的总掺杂量保持一致，未被所述第二外延层7完全填充的所述超级结沟槽205的形成形成有V型开口 205a。
形成第一介质层8a将各所述V型开口205a完全填充或封口；所述第二导电类型柱由填充于所述超级结沟槽205中所述第二外延层7组成或者由所述第二外延层7叠加对应的所述第一介质层8a组成。
所述栅极结构包括依次叠加的栅氧化层3和多晶硅栅4，所述栅极结构的形成区域通过光刻定义并形成在所述第一外延层2上，所述栅极结构的形成工艺中包括栅氧化层3生长工艺、多晶硅栅4的生长工艺以及对所述栅氧化层3的刻蚀工艺。
结合所述栅极结构的形成工艺设置所述超级结的形成工艺在所述超级结器件的工艺流程中的顺序，所述超级结器件的工艺流程的设置包括：
将所述超级结的形成工艺放置在所述栅极结构的形成工艺的后面，以消除所述栅极结构的形成工艺中的所述栅氧化层3生长工艺的热过程和所述多晶硅栅4的生长工艺的热过程对各所述超级结单元中第一导电类型杂质和第二导电类型杂质的互相扩散造成的不利影响以及消除所述栅氧化层3的刻蚀工艺对所述第一介质层8a的不利影响。
本发明实施例中，第二导电类型柱的总掺杂量完全基于第一阶段的填充时间即所述第二外延层7的外延生长时间来控制(以较小区域刚刚填满的时间为最佳)，而不是完全由所述超级结沟槽205的体积来决定。无论所述超级结沟槽205体积面内如何变化，第二导电类型柱中的总掺杂量总是保持一致的。本发明实施例不带来任何工艺难度和工艺成本的增加，而且由于将最后最难阶段的第二导电类型柱填充变更为介质层填充，可以大幅缩短外延(EPI)工艺时间及成本。而外延填充(EPI Filling)机台为瓶颈机台，所以本发明实施例对于控制产品的生产成本又极大好处。所以，本发明实施例在超级结的形成工艺中采用外延生长加介质层填充的方法填充超级结沟槽 205，能大幅度缩短超级结的形成工艺中填充超级结沟槽205的外延生长时间及降低成本，同时能减少超级结的面内掺杂失配，提高超级结器件的击穿电压的面内均匀性。
同时，本发明实施例还对超级结器件的制造方法的整个工艺流程进行设置，将超级结的形成工艺放置在栅极结构的形成工艺的后面，从而能消除栅极结构的形成工艺中的栅氧化层3生长工艺的热过程和多晶硅栅4的生长工艺的热过程对各超级结单元中第一导电类型杂质和第二导电类型杂质的互相扩散造成的不利影响以及消除栅氧化层3的刻蚀工艺对第一介质层8a的不利影响，从而能提高超级结器件的工艺稳定性并能进一步提高器件的性能。
另外，本发明实施例通过对工艺流程的调整，还能节约多层光罩，能大大降低工艺成本。
本发明第一较佳实施例超级结器件的制造方法：
如图3所示，是本发明第一较佳实施例超级结器件的制造方法的流程图；如图4A至图4M所示，是本发明第一较佳实施例超级结器件的制造方法的各步骤中的器件结构示意图；所述超级结器件的工艺流程步骤包括：
步骤一、如图4A所示，提供具有第一导电类型的第一外延层2。
步骤二、进行所述栅极结构的形成工艺。
本发明第一较佳实施例方法中，所述栅极结构为沟槽栅，所述栅极结构的形成工艺包括：
如图4B所示，采用光刻工艺定义出栅极沟槽201的形成区域。
进行刻蚀在所述第一外延层2上形成所述栅极沟槽201。较佳为，形成所述栅极沟槽201的分步骤包括：
在所述第一外延层2上形成第一硬质掩膜层。
采用光刻工艺形成第一光刻胶图形定义出栅极沟槽201的形成区域。
进行所述第一硬质掩膜层的刻蚀将所述栅极沟槽201的形成区域的所述第一硬质掩膜层打开。
去除所述第一光刻胶图形，对所述第一外延层2进行刻蚀形成所述栅极沟槽201。
所述栅极沟槽201刻蚀完成之后还包括对所述栅极沟槽201进行圆化的步骤，所述圆化包括：
采用热氧化工艺形成第一牺牲氧化层。
去除所述第一牺牲氧化层。
在所述栅极沟槽201的侧面形成所述栅氧化层3，在所述栅极沟槽201的底部表面形成底部氧化层，所述栅氧化层3还延伸到所述栅极沟槽201外。较佳为，所述栅氧化层3采用热氧化工艺形成在所述栅极沟槽201侧面。所述底部氧化层和所述栅氧化层3采用相同工艺同时形成。在其他实施例中，也能为：所述底部氧化层的厚度大于所述栅氧化层3的厚度，所述底部氧化层和所述栅氧化层3分开形成。
如图4C所示，在所述栅极沟槽201中填充所述多晶硅栅4，所述多晶硅栅4还延伸到所述栅极沟槽201外。
采用化学机械研磨工艺或多晶硅回刻工艺将所述栅极沟槽201外的所述多晶硅栅4去除。
采用刻蚀工艺将所述栅极沟槽201外的所述栅氧化层3去除。由于所述栅极结构的形成工艺防止在所述超级结的形成工艺的前面，故能防止所述栅氧化层3的刻蚀工艺对所述超级结的第一介质层8a产生不利影响。
步骤二对应于图3中的第一层光刻工艺。
步骤三、如图4D所示，进行所述体区5的形成工艺，所述体区5的形成区域通过光刻定义，采用离子注入和退火推进工艺形成所述体区5。
步骤三对应于图3中的第二层光刻工艺。和图2所示的现有工艺相比，由于本发明第一较佳实施例中在所述体区5的形成工艺之前进行了所述栅极结构的形成工艺，故不需要再进行图2所示的第零层对准标记的形成工艺，这样能节省一层光罩及对应的光刻工艺。
步骤四、如图4E所示，进行源区6的形成工艺，所述源区6的形成区域通过光刻定义，采用离子注入和退火推进工艺形成所述源区6，在所述器件单元区中，所述源区6和对应的所述栅极结构的侧面自对准。
在所述终端区中不会形成所述源区6，故所述源区6需要采用一层光罩进行定义，步骤四对应于图3中的第三层光刻工艺。
步骤五、进行所述超级结的形成工艺；在所述器件单元区中，各所述栅极结构位于对应的所述第一导电类型柱的顶部且所述栅极结构的宽度小于所述第一导电类型柱的宽度。
所述超级结的形成工艺步骤包括：
如图4F所示，光刻定义出超级结沟槽205的形成区域并进行刻蚀工艺在所述第一外延层2中形成多个所述超级结沟槽205，在所述半导体衬底1上具有多个所述超级结沟槽205且所述超级结沟槽205具有由光刻工艺以及刻蚀工艺所带来的面内分布不均匀性。较佳为，所述超级结的形成工艺中采用了第二硬质掩膜层，所述第二硬质掩膜层由第二底部氧化层202、中间氮化层203和顶部氧化层204叠加而成，形成所述超级结沟槽205的步骤包括：
形成所述第二硬质掩膜层。
采用光刻工艺形成第二光刻胶图形定义出所述超级结沟槽205的形成区域。
进行所述第二硬质掩膜层的刻蚀将所述超级结沟槽205的形成区域的所述第二硬质掩膜层打开。
去除所述第二光刻胶图形，对所述第二外延层7进行刻蚀形成所述超级结沟槽205。
如图4G所示，去除所述第二硬质掩膜的顶部氧化层204，采用热氧化工艺形成第二牺牲氧化层并接着去除所述第二牺牲氧化层。
去除所述第二硬质掩膜的中间氮化层203。
进行外延生长在所述超级结沟槽205中填充第二导电类型的第二外延层7，所述第二外延层7将所述半导体衬底1面内最小宽度的所述超级结沟槽205未完全填充或刚好完全填充，以使各所述超级结单元中的所述第二导电类型柱的总掺杂量保持一致，未被所述第二外延层7完全填充的所述超级结沟槽205的形成形成有V型开口 205a。由图4G可以看出，此处填充(Filling)并不填满，而是将时间降低到原来填充时间的1/3左右，填充后V型开口205a深度在原深度的95％～5％，典型值为75％。比如40微米的超级结沟槽205填充完后V型开口205a的深度为30微米。
如图4H所示，对所述第二外延层7进行化学机械研磨工艺，使所述第二外延层7 仅填充在所述超级结沟槽205中。
将所述第二硬质掩膜层的第二底部氧化层202全部去除或仅去除部分厚度。
如图4I所示，形成第一介质层8a将各所述V型开口205a完全填充或封口。所述第二导电类型柱由填充于所述超级结沟槽205中所述第二外延层7组成或者由所述第二外延层7叠加对应的所述第一介质层8a组成。
通常，所述第一介质层8a为氧化层。本发明第一较佳实施例方法中，所述第一介质层8a由后续的场氧或部分层间膜叠加而成。在其他实施例中也能为，所述第一介质层8a采用单独的氧化层填充对应的所述V型开口205a形成。
步骤五对应于图3中的第四层光刻工艺。
步骤六、如图4I所示，形成场氧。
如图4J所示，层间膜、接触孔(CT)10，所述接触孔10的形成区域通过光刻定义。
本发明第一较佳实施例中，介质层8由热氧化层形成的场氧和USG或TEOS氧化层形成的部分层间膜叠加而成，场氧的厚度通常在
Figure RE-GDA0002517855200000151
典型值为
Figure RE-GDA0002517855200000152
USG或TEOS氧化层的厚度为
Figure RE-GDA0002517855200000153
介质层8中的场氧，USG或者TEOS氧化层等介质填充可以将所述V型开口205a 全部填充，也可以仅封口，在内部形成空气间隙(air gap)。
介质层8可以用化学机械研磨(CMP)等工艺做平坦化处理，也可以不处理。
可以直接使介质层8厚达到层间膜的总需求，也可以再使用在介质层8上在形成BPSG膜层9在其上增加厚度，及起平坦化作用。在有源区，介质层8中的USG或TEOS 氧化层和BPSG膜层9叠加形成层间膜。
通常，接触孔10的形成工艺包括：进行光刻定义，需要注意尽量不要把CT打在第一介质层8a填充后的所述V型开口205a区域，这一需求是容易满足的；进行刻蚀形成接触孔的开口，进行第二导电类型重掺杂的离子注入形成体区引出区；之后，对体区引出区进行快速热退火；之后在接触孔的开口中填充金属如钨，之后进行钨回刻。
上述形成所述接触孔10的工艺对应于图3中的第五层光刻工艺。
如图4K所示，之后形成正面金属层11，采用光刻定义加刻蚀工艺对所述正面金属层11进行图形化形成。所述正面金属层11通常采用热铝(hot Al)工艺沉积形成。
所述正面金属层11的形成工艺对应于图3中的第六层光刻工艺。
如图4L所示，形成接触衬垫，所述接触衬垫的形成区域通过光刻定义。所述接触衬垫的形成工艺通常包括：进行钝化层(Passivation)沉积，进行光刻，进行钝化层的刻蚀将接触衬垫区域的所述正面金属层11露出，去除光刻胶，进行H2合金化；之后在进行研磨前工艺(Before Grinding，BG)。
所述接触衬垫的形成工艺对应于图3中的第七层光刻工艺。
步骤七、完成所述超级结器件的背面工艺。
本发明第一较佳实施例中，所述超级结器件的背面工艺包括：
对所述半导体衬底1进行背面减薄。
直接以减薄后的所述半导体衬底1作为所述漏区，或者对减薄后的所述半导体衬底1进行第一导电类型重掺杂的背面注入形成漏区。
在所述漏区背面形成背面金属层12。
本发明第一较佳实施例中，超级结器件为N型器件，第一导电类型为N型，第二导电类型为P型；在其他实施例中也能为：超级结器件为P型器件，第一导电类型为 P型，第二导电类型为N型。
由于可知，本发明第一较佳实施例能节约多层光罩，能大大降低工艺成本。比较图3和图2所示，本发明第一较佳实施例能节约3层光罩，仅需进行7层光刻工艺。
本发明第二较佳实施例超级结器件的制造方法：
如图5所示，是本发明第二较佳实施例超级结器件的制造方法的流程图；本发明第二较佳实施例超级结器件的制造方法的各步骤中的器件结构示意图也请参考图4A- 图4M所示；本发明第二较佳实施例超级结器件的制造方法中，在本发明实施例超级结器件的制造方法的基础上，所述超级结器件的工艺流程步骤包括：
步骤一、如图4A所示，提供具有第一导电类型的第一外延层2。
所述第一外延层2形成于半导体衬底1上。通常，所述半导体衬底1为硅衬底。
采用第零层光罩进行光刻并形成第零层对准标记。形成第零层对准标记的工艺对应于图5中的第一层光刻工艺。
步骤二、进行所述体区5的形成工艺，所述体区5的形成区域通过光刻定义，采用离子注入和退火推进工艺形成所述体区5。
步骤二对应于图5中的第二层光刻工艺。
步骤三、进行所述栅极结构的形成工艺。本发明第二较佳实施例方法中，所述栅极结构为沟槽栅，所述栅极结构的形成工艺包括：
如图4B所示，采用光刻工艺定义出栅极沟槽201的形成区域。
进行刻蚀在所述第一外延层2上形成所述栅极沟槽201。较佳为，形成所述栅极沟槽201的分步骤包括：
在所述第一外延层2上形成第一硬质掩膜层。
采用光刻工艺形成第一光刻胶图形定义出栅极沟槽201的形成区域。
进行所述第一硬质掩膜层的刻蚀将所述栅极沟槽201的形成区域的所述第一硬质掩膜层打开。
去除所述第一光刻胶图形，对所述第一外延层2进行刻蚀形成所述栅极沟槽201。
所述栅极沟槽201刻蚀完成之后还包括对所述栅极沟槽201进行圆化的步骤，所述圆化包括：
采用热氧化工艺形成第一牺牲氧化层。
去除所述第一牺牲氧化层。
在所述栅极沟槽201的侧面形成所述栅氧化层3，在所述栅极沟槽201的底部表面形成底部氧化层，所述栅氧化层3还延伸到所述栅极沟槽201外。较佳为，所述栅氧化层3采用热氧化工艺形成在所述栅极沟槽201侧面。所述底部氧化层和所述栅氧化层3采用相同工艺同时形成。在其他实施例中，也能为：所述底部氧化层的厚度大于所述栅氧化层3的厚度，所述底部氧化层和所述栅氧化层3分开形成。
如图4C所示，在所述栅极沟槽201中填充所述多晶硅栅4，所述多晶硅栅4还延伸到所述栅极沟槽201外。
采用化学机械研磨工艺或多晶硅回刻工艺将所述栅极沟槽201外的所述多晶硅栅4去除。
采用刻蚀工艺将所述栅极沟槽201外的所述栅氧化层3去除。由于所述栅极结构的形成工艺防止在所述超级结的形成工艺的前面，故能防止所述栅氧化层3的刻蚀工艺对所述超级结的第一介质层8a产生不利影响。
步骤三对应于图5中的第三层光刻工艺。
步骤四、如图4E所示，进行源区6的形成工艺，所述源区6的形成区域通过光刻定义，采用离子注入和退火推进工艺形成所述源区6，在所述器件单元区中，所述源区6和对应的所述栅极结构的侧面自对准。
在所述终端区中不会形成所述源区6，故所述源区6需要采用一层光罩进行定义，步骤四对应于图5中的第四层光刻工艺。
步骤五、进行所述超级结的形成工艺；在所述器件单元区中，各所述栅极结构位于对应的所述第一导电类型柱的顶部且所述栅极结构的宽度小于所述第一导电类型柱的宽度。
所述超级结的形成工艺步骤包括：
如图4F所示，光刻定义出超级结沟槽205的形成区域并进行刻蚀工艺在所述第一外延层2中形成多个所述超级结沟槽205，在所述半导体衬底1上具有多个所述超级结沟槽205且所述超级结沟槽205具有由光刻工艺以及刻蚀工艺所带来的面内分布不均匀性。较佳为，所述超级结的形成工艺中采用了第二硬质掩膜层，所述第二硬质掩膜层由第二底部氧化层202、中间氮化层203和顶部氧化层204叠加而成，形成所述超级结沟槽205的步骤包括：
形成所述第二硬质掩膜层。
采用光刻工艺形成第二光刻胶图形定义出所述超级结沟槽205的形成区域。
进行所述第二硬质掩膜层的刻蚀将所述超级结沟槽205的形成区域的所述第二硬质掩膜层打开。
去除所述第二光刻胶图形，对所述第二外延层7进行刻蚀形成所述超级结沟槽205。
如图4G所示，去除所述第二硬质掩膜的顶部氧化层204，采用热氧化工艺形成第二牺牲氧化层并接着去除所述第二牺牲氧化层。
去除所述第二硬质掩膜的中间氮化层203。
进行外延生长在所述超级结沟槽205中填充第二导电类型的第二外延层7，所述第二外延层7将所述半导体衬底1面内最小宽度的所述超级结沟槽205未完全填充或刚好完全填充，以使各所述超级结单元中的所述第二导电类型柱的总掺杂量保持一致，未被所述第二外延层7完全填充的所述超级结沟槽205的形成形成有V型开口 205a。由图4G可以看出，此处填充(Filling)并不填满，而是将时间降低到原来填充时间的1/3左右，填充后V型开口205a深度在原深度的95％～5％，典型值为75％。比如40微米的超级结沟槽205填充完后V型开口205a的深度为30微米。
如图4H所示，对所述第二外延层7进行化学机械研磨工艺，使所述第二外延层7 仅填充在所述超级结沟槽205中。
将所述第二硬质掩膜层的第二底部氧化层202全部去除或仅去除部分厚度。
如图4I所示，形成第一介质层8a将各所述V型开口205a完全填充或封口。所述第二导电类型柱由填充于所述超级结沟槽205中所述第二外延层7组成或者由所述第二外延层7叠加对应的所述第一介质层8a组成。
通常，所述第一介质层8a为氧化层。本发明第二较佳实施例方法中，所述第一介质层8a由后续的场氧或部分层间膜叠加而成。在其他实施例中也能为，所述第一介质层8a采用单独的氧化层填充对应的所述V型开口205a形成。
步骤五对应于图5中的第五层光刻工艺。
步骤六、如图4I所示，形成场氧。
如图4J所示，层间膜、接触孔(CT)10，所述接触孔10的形成区域通过光刻定义。
本发明第二较佳实施例中，介质层8由热氧化层形成的场氧和USG或TEOS氧化层形成的部分层间膜叠加而成，场氧的厚度通常在
Figure RE-GDA0002517855200000191
典型值为
Figure RE-GDA0002517855200000192
USG或TEOS氧化层的厚度为
Figure RE-GDA0002517855200000193
介质层8中的场氧，USG或者TEOS氧化层等介质填充可以将所述V型开口205a 全部填充，也可以仅封口，在内部形成空气间隙(air gap)。
介质层8可以用化学机械研磨(CMP)等工艺做平坦化处理，也可以不处理。
可以直接使介质层8厚达到层间膜的总需求，也可以再使用在介质层8上在形成BPSG膜层9在其上增加厚度，及起平坦化作用。在有源区，介质层8中的USG或TEOS 氧化层和BPSG膜层9叠加形成层间膜。
通常，接触孔10的形成工艺包括：进行光刻定义，需要注意尽量不要把CT打在第一介质层8a填充后的所述V型开口205a区域，这一需求是容易满足的；进行刻蚀形成接触孔的开口，进行第二导电类型重掺杂的离子注入形成体区引出区；之后，对体区引出区进行快速热退火；之后在接触孔的开口中填充金属如钨，之后进行钨回刻。上述形成所述接触孔10的工艺对应于图5中的第六层光刻工艺。
如图4K所示，之后形成正面金属层11，采用光刻定义加刻蚀工艺对所述正面金属层11进行图形化形成。所述正面金属层11通常采用热铝(hot Al)工艺沉积形成。所述正面金属层11的形成工艺对应于图5中的第七层光刻工艺。
如图4L所示，形成接触衬垫，所述接触衬垫的形成区域通过光刻定义。所述接触衬垫的形成工艺通常包括：进行钝化层(Passivation)沉积，进行光刻，进行钝化层的刻蚀将接触衬垫区域的所述正面金属层11露出，去除光刻胶，进行H2合金化；之后在进行研磨前工艺(Before Grinding，BG)。所述接触衬垫的形成工艺对应于图 5中的第八层光刻工艺。
步骤七、完成所述超级结器件的背面工艺。
本发明第二较佳实施例中，所述超级结器件的背面工艺包括：
对所述半导体衬底1进行背面减薄。
直接以减薄后的所述半导体衬底1作为所述漏区，或者对减薄后的所述半导体衬底1进行第一导电类型重掺杂的背面注入形成漏区。
在所述漏区背面形成背面金属层12。
本发明第二较佳实施例中，超级结器件为N型器件，第一导电类型为N型，第二导电类型为P型；在其他实施例中也能为：超级结器件为P型器件，第一导电类型为 P型，第二导电类型为N型。
和本发明第一较佳实施例相比，本发明第二较佳实施例中，仅将所述栅极结构的形成工艺和所述体区5的形成工艺的顺序对掉并增加一层形成第零层对准标记对应的光刻工艺，本发明第二较佳实施例依然能很好的降低超级结的热过程。
本发明第三较佳实施例超级结器件的制造方法：
如图6所示，是本发明第三较佳实施例超级结器件的制造方法的流程图；本发明第三较佳实施例超级结器件的制造方法的各步骤中的器件结构示意图也请参考图4A- 图4M所示；本发明第三较佳实施例超级结器件的制造方法中，在本发明实施例超级结器件的制造方法的基础上，所述超级结器件的工艺流程步骤包括：
步骤一、如图4A所示，提供具有第一导电类型的第一外延层2。
步骤二、进行所述栅极结构的形成工艺。
本发明第三较佳实施例方法中，所述栅极结构为沟槽栅，所述栅极结构的形成工艺包括：
如图4B所示，采用光刻工艺定义出栅极沟槽201的形成区域。
进行刻蚀在所述第一外延层2上形成所述栅极沟槽201。较佳为，形成所述栅极沟槽201的分步骤包括：
在所述第一外延层2上形成第一硬质掩膜层。
采用光刻工艺形成第一光刻胶图形定义出栅极沟槽201的形成区域。
进行所述第一硬质掩膜层的刻蚀将所述栅极沟槽201的形成区域的所述第一硬质掩膜层打开。
去除所述第一光刻胶图形，对所述第一外延层2进行刻蚀形成所述栅极沟槽201。
所述栅极沟槽201刻蚀完成之后还包括对所述栅极沟槽201进行圆化的步骤，所述圆化包括：
采用热氧化工艺形成第一牺牲氧化层。
去除所述第一牺牲氧化层。
在所述栅极沟槽201的侧面形成所述栅氧化层3，在所述栅极沟槽201的底部表面形成底部氧化层，所述栅氧化层3还延伸到所述栅极沟槽201外。较佳为，所述栅氧化层3采用热氧化工艺形成在所述栅极沟槽201侧面。所述底部氧化层和所述栅氧化层3采用相同工艺同时形成。在其他实施例中，也能为：所述底部氧化层的厚度大于所述栅氧化层3的厚度，所述底部氧化层和所述栅氧化层3分开形成。
如图4C所示，在所述栅极沟槽201中填充所述多晶硅栅4，所述多晶硅栅4还延伸到所述栅极沟槽201外。
采用化学机械研磨工艺或多晶硅回刻工艺将所述栅极沟槽201外的所述多晶硅栅4去除。
采用刻蚀工艺将所述栅极沟槽201外的所述栅氧化层3去除。由于所述栅极结构的形成工艺防止在所述超级结的形成工艺的前面，故能防止所述栅氧化层3的刻蚀工艺对所述超级结的第一介质层8a产生不利影响。
步骤二对应于图6中的第一层光刻工艺。
步骤三、如图4D所示，进行所述体区5的形成工艺，所述体区5的形成区域通过光刻定义，采用离子注入和退火推进工艺形成所述体区5。
步骤三对应于图6中的第二层光刻工艺。和图2所示的现有工艺相比，由于本发明第三较佳实施例中在所述体区5的形成工艺之前进行了所述栅极结构的形成工艺，故不需要再进行图2所示的第零层对准标记的形成工艺，这样能节省一层光罩及对应的光刻工艺。
步骤四、进行所述超级结的形成工艺；在所述器件单元区中，各所述栅极结构位于对应的所述第一导电类型柱的顶部且所述栅极结构的宽度小于所述第一导电类型柱的宽度。
所述超级结的形成工艺步骤包括：
如图4F所示，光刻定义出超级结沟槽205的形成区域并进行刻蚀工艺在所述第一外延层2中形成多个所述超级结沟槽205，在所述半导体衬底1上具有多个所述超级结沟槽205且所述超级结沟槽205具有由光刻工艺以及刻蚀工艺所带来的面内分布不均匀性。较佳为，所述超级结的形成工艺中采用了第二硬质掩膜层，所述第二硬质掩膜层由第二底部氧化层202、中间氮化层203和顶部氧化层204叠加而成，形成所述超级结沟槽205的步骤包括：
形成所述第二硬质掩膜层。
采用光刻工艺形成第二光刻胶图形定义出所述超级结沟槽205的形成区域。
进行所述第二硬质掩膜层的刻蚀将所述超级结沟槽205的形成区域的所述第二硬质掩膜层打开。
去除所述第二光刻胶图形，对所述第二外延层7进行刻蚀形成所述超级结沟槽205。
如图4G所示，去除所述第二硬质掩膜的顶部氧化层204，采用热氧化工艺形成第二牺牲氧化层并接着去除所述第二牺牲氧化层。
去除所述第二硬质掩膜的中间氮化层203。
进行外延生长在所述超级结沟槽205中填充第二导电类型的第二外延层7，所述第二外延层7将所述半导体衬底1面内最小宽度的所述超级结沟槽205未完全填充或刚好完全填充，以使各所述超级结单元中的所述第二导电类型柱的总掺杂量保持一致，未被所述第二外延层7完全填充的所述超级结沟槽205的形成形成有V型开口 205a。由图4G可以看出，此处填充(Filling)并不填满，而是将时间降低到原来填充时间的1/3左右，填充后V型开口205a深度在原深度的95％～5％，典型值为75％。比如40微米的超级结沟槽205填充完后V型开口205a的深度为30微米。
如图4H所示，对所述第二外延层7进行化学机械研磨工艺，使所述第二外延层7 仅填充在所述超级结沟槽205中。
将所述第二硬质掩膜层的第二底部氧化层202全部去除或仅去除部分厚度。
如图4I所示，形成第一介质层8a将各所述V型开口205a完全填充或封口。所述第二导电类型柱由填充于所述超级结沟槽205中所述第二外延层7组成或者由所述第二外延层7叠加对应的所述第一介质层8a组成。
通常，所述第一介质层8a为氧化层。本发明第三较佳实施例方法中，所述第一介质层8a由后续的场氧或部分层间膜叠加而成。在其他实施例中也能为，所述第一介质层8a采用单独的氧化层填充对应的所述V型开口205a形成。
步骤四对应于图6中的第三层光刻工艺。
步骤五、如图4E所示，进行源区6的形成工艺，所述源区6的形成区域通过光刻定义，采用离子注入和退火推进工艺形成所述源区6，在所述器件单元区中，所述源区6和对应的所述栅极结构的侧面自对准。
在所述终端区中不会形成所述源区6，故所述源区6需要采用一层光罩进行定义，步骤五对应于图6中的第四层光刻工艺。
和本发明第一较佳实施例相比，本发明第三较佳实施例中，仅将所述源区6的形成工艺和所述超级结的形成工艺的顺序对掉。
步骤六、如图4I所示，形成场氧。
如图4J所示，层间膜、接触孔(CT)10，所述接触孔10的形成区域通过光刻定义。
本发明第三较佳实施例中，介质层8由热氧化层形成的场氧和USG或TEOS氧化层形成的部分层间膜叠加而成，场氧的厚度通常在
Figure RE-GDA0002517855200000231
典型值为
Figure RE-GDA0002517855200000232
USG或TEOS氧化层的厚度为
Figure RE-GDA0002517855200000233
介质层8中的场氧，USG或者TEOS氧化层等介质填充可以将所述V型开口205a 全部填充，也可以仅封口，在内部形成空气间隙(air gap)。
介质层8可以用化学机械研磨(CMP)等工艺做平坦化处理，也可以不处理。
可以直接使介质层8厚达到层间膜的总需求，也可以再使用在介质层8上在形成BPSG膜层9在其上增加厚度，及起平坦化作用。在有源区，介质层8中的USG或TEOS 氧化层和BPSG膜层9叠加形成层间膜。
通常，接触孔10的形成工艺包括：进行光刻定义，需要注意尽量不要把CT打在第一介质层8a填充后的所述V型开口205a区域，这一需求是容易满足的；进行刻蚀形成接触孔的开口，进行第二导电类型重掺杂的离子注入形成体区引出区；之后，对体区引出区进行快速热退火；之后在接触孔的开口中填充金属如钨，之后进行钨回刻。形成所述接触孔10的工艺对应于图6中的第五层光刻工艺。
如图4K所示，之后形成正面金属层11，采用光刻定义加刻蚀工艺对所述正面金属层11进行图形化形成。所述正面金属层11通常采用热铝(hot Al)工艺沉积形成。所述正面金属层11的形成工艺对应于图6中的第六层光刻工艺。
如图4L所示，形成接触衬垫，所述接触衬垫的形成区域通过光刻定义。所述接触衬垫的形成工艺通常包括：进行钝化层(Passivation)沉积，进行光刻，进行钝化层的刻蚀将接触衬垫区域的所述正面金属层11露出，去除光刻胶，进行H2合金化；之后在进行研磨前工艺(Before Grinding，BG)。所述接触衬垫的形成工艺对应于图 6中的第七层光刻工艺。
步骤七、完成所述超级结器件的背面工艺。
本发明第三较佳实施例中，所述超级结器件的背面工艺包括：
对所述半导体衬底1进行背面减薄。
直接以减薄后的所述半导体衬底1作为所述漏区，或者对减薄后的所述半导体衬底1进行第一导电类型重掺杂的背面注入形成漏区。
在所述漏区背面形成背面金属层12。
本发明第三较佳实施例中，超级结器件为N型器件，第一导电类型为N型，第二导电类型为P型；在其他实施例中也能为：超级结器件为P型器件，第一导电类型为 P型，第二导电类型为N型。
和本发明第一较佳实施例相比，本发明第三较佳实施例中，仅将所述源区6的形成工艺和所述超级结的形成工艺的顺序对掉。
本发明第四较佳实施例超级结器件的制造方法：
如图7所示，是本发明第四较佳实施例超级结器件的制造方法的流程图；本发明第四较佳实施例超级结器件的制造方法的各步骤中的器件结构示意图也请参考图4A- 图4M所示；本发明第四较佳实施例超级结器件的制造方法中，在本发明实施例超级结器件的制造方法的基础上，所述超级结器件的工艺流程步骤包括：
步骤一、如图4A所示，提供具有第一导电类型的第一外延层2。
所述第一外延层2形成于半导体衬底1上。通常，所述半导体衬底1为硅衬底。
采用第零层光罩进行光刻并形成第零层对准标记。形成第零层对准标记的工艺对应于图5中的第一层光刻工艺。
步骤二、进行所述体区5的形成工艺，所述体区5的形成区域通过光刻定义，采用离子注入和退火推进工艺形成所述体区5。
步骤二对应于图5中的第二层光刻工艺。
步骤三、进行所述栅极结构的形成工艺。本发明第四较佳实施例方法中，所述栅极结构为沟槽栅，所述栅极结构的形成工艺包括：
如图4B所示，采用光刻工艺定义出栅极沟槽201的形成区域。
进行刻蚀在所述第一外延层2上形成所述栅极沟槽201。较佳为，形成所述栅极沟槽201的分步骤包括：
在所述第一外延层2上形成第一硬质掩膜层。
采用光刻工艺形成第一光刻胶图形定义出栅极沟槽201的形成区域。
进行所述第一硬质掩膜层的刻蚀将所述栅极沟槽201的形成区域的所述第一硬质掩膜层打开。
去除所述第一光刻胶图形，对所述第一外延层2进行刻蚀形成所述栅极沟槽201。
所述栅极沟槽201刻蚀完成之后还包括对所述栅极沟槽201进行圆化的步骤，所述圆化包括：
采用热氧化工艺形成第一牺牲氧化层。
去除所述第一牺牲氧化层。
在所述栅极沟槽201的侧面形成所述栅氧化层3，在所述栅极沟槽201的底部表面形成底部氧化层，所述栅氧化层3还延伸到所述栅极沟槽201外。较佳为，所述栅氧化层3采用热氧化工艺形成在所述栅极沟槽201侧面。所述底部氧化层和所述栅氧化层3采用相同工艺同时形成。在其他实施例中，也能为：所述底部氧化层的厚度大于所述栅氧化层3的厚度，所述底部氧化层和所述栅氧化层3分开形成。
如图4C所示，在所述栅极沟槽201中填充所述多晶硅栅4，所述多晶硅栅4还延伸到所述栅极沟槽201外。
采用化学机械研磨工艺或多晶硅回刻工艺将所述栅极沟槽201外的所述多晶硅栅4去除。
采用刻蚀工艺将所述栅极沟槽201外的所述栅氧化层3去除。由于所述栅极结构的形成工艺防止在所述超级结的形成工艺的前面，故能防止所述栅氧化层3的刻蚀工艺对所述超级结的第一介质层8a产生不利影响。
步骤三对应于图5中的第三层光刻工艺。
步骤四、进行所述超级结的形成工艺；在所述器件单元区中，各所述栅极结构位于对应的所述第一导电类型柱的顶部且所述栅极结构的宽度小于所述第一导电类型柱的宽度。
所述超级结的形成工艺步骤包括：
如图4F所示，光刻定义出超级结沟槽205的形成区域并进行刻蚀工艺在所述第一外延层2中形成多个所述超级结沟槽205，在所述半导体衬底1上具有多个所述超级结沟槽205且所述超级结沟槽205具有由光刻工艺以及刻蚀工艺所带来的面内分布不均匀性。较佳为，所述超级结的形成工艺中采用了第二硬质掩膜层，所述第二硬质掩膜层由第二底部氧化层202、中间氮化层203和顶部氧化层204叠加而成，形成所述超级结沟槽205的步骤包括：
形成所述第二硬质掩膜层。
采用光刻工艺形成第二光刻胶图形定义出所述超级结沟槽205的形成区域。
进行所述第二硬质掩膜层的刻蚀将所述超级结沟槽205的形成区域的所述第二硬质掩膜层打开。
去除所述第二光刻胶图形，对所述第二外延层7进行刻蚀形成所述超级结沟槽205。
如图4G所示，去除所述第二硬质掩膜的顶部氧化层204，采用热氧化工艺形成第二牺牲氧化层并接着去除所述第二牺牲氧化层。
去除所述第二硬质掩膜的中间氮化层203。
进行外延生长在所述超级结沟槽205中填充第二导电类型的第二外延层7，所述第二外延层7将所述半导体衬底1面内最小宽度的所述超级结沟槽205未完全填充或刚好完全填充，以使各所述超级结单元中的所述第二导电类型柱的总掺杂量保持一致，未被所述第二外延层7完全填充的所述超级结沟槽205的形成形成有V型开口 205a。由图4G可以看出，此处填充(Filling)并不填满，而是将时间降低到原来填充时间的1/3左右，填充后V型开口205a深度在原深度的95％～5％，典型值为75％。比如40微米的超级结沟槽205填充完后V型开口205a的深度为30微米。
如图4H所示，对所述第二外延层7进行化学机械研磨工艺，使所述第二外延层7 仅填充在所述超级结沟槽205中。
将所述第二硬质掩膜层的第二底部氧化层202全部去除或仅去除部分厚度。
如图4I所示，形成第一介质层8a将各所述V型开口205a完全填充或封口。所述第二导电类型柱由填充于所述超级结沟槽205中所述第二外延层7组成或者由所述第二外延层7叠加对应的所述第一介质层8a组成。
通常，所述第一介质层8a为氧化层。本发明第四较佳实施例方法中，所述第一介质层8a由后续的场氧或部分层间膜叠加而成。在其他实施例中也能为，所述第一介质层8a采用单独的氧化层填充对应的所述V型开口205a形成。
步骤四对应于图7中的第四层光刻工艺。
步骤五、如图4E所示，进行源区6的形成工艺，所述源区6的形成区域通过光刻定义，采用离子注入和退火推进工艺形成所述源区6，在所述器件单元区中，所述源区6和对应的所述栅极结构的侧面自对准。
在所述终端区中不会形成所述源区6，故所述源区6需要采用一层光罩进行定义，步骤五对应于图7中的第五层光刻工艺。
步骤六、如图4I所示，形成场氧。
如图4J所示，层间膜、接触孔(CT)10，所述接触孔10的形成区域通过光刻定义。
本发明第四较佳实施例中，介质层8由热氧化层形成的场氧和USG或TEOS氧化层形成的部分层间膜叠加而成，场氧的厚度通常在
Figure RE-GDA0002517855200000271
典型值为
Figure RE-GDA0002517855200000272
USG或TEOS氧化层的厚度为
Figure RE-GDA0002517855200000273
介质层8中的场氧，USG或者TEOS氧化层等介质填充可以将所述V型开口205a 全部填充，也可以仅封口，在内部形成空气间隙(air gap)。
介质层8可以用化学机械研磨(CMP)等工艺做平坦化处理，也可以不处理。
可以直接使介质层8厚达到层间膜的总需求，也可以再使用在介质层8上在形成BPSG膜层9在其上增加厚度，及起平坦化作用。在有源区，介质层8中的USG或TEOS 氧化层和BPSG膜层9叠加形成层间膜。
通常，接触孔10的形成工艺包括：进行光刻定义，需要注意尽量不要把CT打在第一介质层8a填充后的所述V型开口205a区域，这一需求是容易满足的；进行刻蚀形成接触孔的开口，进行第二导电类型重掺杂的离子注入形成体区引出区；之后，对体区引出区进行快速热退火；之后在接触孔的开口中填充金属如钨，之后进行钨回刻。上述形成所述接触孔10的工艺对应于图7中的第六层光刻工艺。
如图4K所示，之后形成正面金属层11，采用光刻定义加刻蚀工艺对所述正面金属层11进行图形化形成。所述正面金属层11通常采用热铝(hot Al)工艺沉积形成。所述正面金属层11的形成工艺对应于图7中的第七层光刻工艺。
如图4L所示，形成接触衬垫，所述接触衬垫的形成区域通过光刻定义。所述接触衬垫的形成工艺通常包括：进行钝化层(Passivation)沉积，进行光刻，进行钝化层的刻蚀将接触衬垫区域的所述正面金属层11露出，去除光刻胶，进行H2合金化；之后在进行研磨前工艺(Before Grinding，BG)。所述接触衬垫的形成工艺对应于图 7中的第八层光刻工艺。
步骤七、完成所述超级结器件的背面工艺。
本发明第四较佳实施例中，所述超级结器件的背面工艺包括：
对所述半导体衬底1进行背面减薄。
直接以减薄后的所述半导体衬底1作为所述漏区，或者对减薄后的所述半导体衬底1进行第一导电类型重掺杂的背面注入形成漏区。
在所述漏区背面形成背面金属层12。
本发明第四较佳实施例中，超级结器件为N型器件，第一导电类型为N型，第二导电类型为P型；在其他实施例中也能为：超级结器件为P型器件，第一导电类型为 P型，第二导电类型为N型。
和本发明第二较佳实施例相比，本发明第四较佳实施例中，仅将所述源区6的形成工艺和所述超级结的形成工艺的顺序对掉。
本发明第五较佳实施例超级结器件的制造方法：
和本发明第一较佳实施例超级结器件的制造方法相比，本发明第五较佳实施例超级结器件的制造方法中的所述栅极结构为平面栅，所述栅极结构的形成工艺包括：
在所述第一外延层2的表面依次形成栅氧化层3和多晶硅栅4。
光刻定义出所述栅极结构的形成区域，进行刻蚀将所述栅极结构的形成区域外的所述多晶硅栅4和所述栅氧化层3去除，由保留在所述栅极结构的形成区域中的所述栅氧化层3和所述多晶硅栅4叠加形成所述栅极结构。
将本发明第二至四较佳实施例超级结器件的制造方法中对应的栅极结构改变为平面栅，则能得到对应的本发明第六至八较佳实施例超级结器件的制造方法，本发明说明书中不再做详细的描述。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种超级结器件的制造方法，其特征在于：超级结器件包括超级结，在器件单元区中超级结器件的器件正面单元结构形成于所述超级结上；所述器件正面单元结构包括栅极结构；所述超级结由第一导电类型柱和第二导电类型柱交替排列而成，由一个所述第一导电类型柱和相邻的一个所述第二导电类型柱形成一个超级结单元；
所述超级结的形成工艺步骤包括：
提供具有第一导电类型的第一外延层，所述第一外延层形成于半导体衬底上；
光刻定义出超级结沟槽的形成区域并进行刻蚀工艺在所述第一外延层中形成多个所述超级结沟槽，在所述半导体衬底上具有多个所述超级结沟槽且所述超级结沟槽具有由光刻工艺以及刻蚀工艺所带来的面内分布不均匀性；
进行外延生长在所述超级结沟槽中填充第二导电类型的第二外延层，所述第二外延层将所述半导体衬底面内最小宽度的所述超级结沟槽未完全填充或刚好完全填充，以使各所述超级结单元中的所述第二导电类型柱的总掺杂量保持一致，未被所述第二外延层完全填充的所述超级结沟槽的形成形成有V型开口；
形成第一介质层将各所述V型开口完全填充或封口；所述第二导电类型柱由填充于所述超级结沟槽中所述第二外延层组成或者由所述第二外延层叠加对应的所述第一介质层组成；
所述栅极结构包括依次叠加的栅氧化层和多晶硅栅，所述栅极结构的形成区域通过光刻定义并形成在所述第一外延层上，所述栅极结构的形成工艺中包括栅氧化层生长工艺、多晶硅栅的生长工艺以及对所述栅氧化层的刻蚀工艺；
结合所述栅极结构的形成工艺设置所述超级结的形成工艺在所述超级结器件的工艺流程中的顺序，所述超级结器件的工艺流程的设置包括：
将所述超级结的形成工艺放置在所述栅极结构的形成工艺的后面，以消除所述栅极结构的形成工艺中的所述栅氧化层生长工艺的热过程和所述多晶硅栅的生长工艺的热过程对各所述超级结单元中第一导电类型杂质和第二导电类型杂质的互相扩散造成的不利影响以及消除所述栅氧化层的刻蚀工艺对所述第一介质层的不利影响。
2.如权利要求1所述的超级结器件的制造方法，其特征在于，所述超级结器件的工艺流程步骤包括：
步骤一、提供具有第一导电类型的第一外延层；
步骤二、进行所述栅极结构的形成工艺；
步骤三、进行所述体区的形成工艺，所述体区的形成区域通过光刻定义，采用离子注入和退火推进工艺形成所述体区；
步骤四、进行源区的形成工艺，所述源区的形成区域通过光刻定义，采用离子注入和退火推进工艺形成所述源区，在所述器件单元区中，所述源区和对应的所述栅极结构的侧面自对准；
步骤五、进行所述超级结的形成工艺；在所述器件单元区中，各所述栅极结构位于对应的所述第一导电类型柱的顶部且所述栅极结构的宽度小于所述第一导电类型柱的宽度；
步骤六、形成场氧、层间膜、接触孔，所述接触孔的形成区域通过光刻定义；之后形成正面金属层，采用光刻定义加刻蚀工艺对所述正面金属层进行图形化形成；形成接触衬垫，所述接触衬垫的形成区域通过光刻定义；
步骤七、完成所述超级结器件的背面工艺。
3.如权利要求1所述的超级结器件的制造方法，其特征在于，所述超级结器件的工艺流程步骤包括：
步骤一、提供具有第一导电类型的第一外延层；采用第零层光罩进行光刻并形成第零层对准标记；
步骤二、进行所述体区的形成工艺，所述体区的形成区域通过光刻定义，采用离子注入和退火推进工艺形成所述体区；
步骤三、进行所述栅极结构的形成工艺；
步骤四、进行源区的形成工艺，所述源区的形成区域通过光刻定义，采用离子注入和退火推进工艺形成所述源区，在所述器件单元区中，所述源区和对应的所述栅极结构的侧面自对准；
步骤五、进行所述超级结的形成工艺；在所述器件单元区中，各所述栅极结构位于对应的所述第一导电类型柱的顶部且所述栅极结构的宽度小于所述第一导电类型柱的宽度；
步骤六、形成场氧、层间膜、接触孔，所述接触孔的形成区域通过光刻定义；之后形成正面金属层，采用光刻定义加刻蚀工艺对所述正面金属层进行图形化形成；形成接触衬垫，所述接触衬垫的形成区域通过光刻定义；
步骤七、完成所述超级结器件的背面工艺。
4.如权利要求1所述的超级结器件的制造方法，其特征在于，所述超级结器件的工艺流程步骤包括：
步骤一、提供具有第一导电类型的第一外延层；
步骤二、进行所述栅极结构的形成工艺；
步骤三、进行所述体区的形成工艺，所述体区的形成区域通过光刻定义，采用离子注入和退火推进工艺形成所述体区；
步骤四、进行所述超级结的形成工艺；在所述器件单元区中，各所述栅极结构位于对应的所述第一导电类型柱的顶部且所述栅极结构的宽度小于所述第一导电类型柱的宽度；
步骤五、进行源区的形成工艺，所述源区的形成区域通过光刻定义，采用离子注入和退火推进工艺形成所述源区，在所述器件单元区中，所述源区和对应的所述栅极结构的侧面自对准；
步骤六、形成场氧、层间膜、接触孔，所述接触孔的形成区域通过光刻定义；之后形成正面金属层，采用光刻定义加刻蚀工艺对所述正面金属层进行图形化；形成接触衬垫，所述接触衬垫的形成区域通过光刻定义，所述接触衬垫包括源极接触衬垫和栅极接触衬垫；
步骤七、完成所述超级结器件的背面工艺。
5.如权利要求1所述的超级结器件的制造方法，其特征在于，所述超级结器件的工艺流程步骤包括：
步骤一、提供具有第一导电类型的第一外延层；采用第零层光罩进行光刻并形成第零层对准标记；
步骤二、进行所述体区的形成工艺，所述体区的形成区域通过光刻定义，采用离子注入和退火推进工艺形成所述体区；
步骤三、进行所述栅极结构的形成工艺；
步骤四、进行所述超级结的形成工艺；在所述器件单元区中，各所述栅极结构位于对应的所述第一导电类型柱的顶部且所述栅极结构的宽度小于所述第一导电类型柱的宽度；
步骤五、进行源区的形成工艺，所述源区的形成区域通过光刻定义，采用离子注入和退火推进工艺形成所述源区，在所述器件单元区中，所述源区和对应的所述栅极结构的侧面自对准；
步骤六、形成场氧、层间膜、接触孔，所述接触孔的形成区域通过光刻定义；之后形成正面金属层，采用光刻定义加刻蚀工艺对所述正面金属层进行图形化形成；形成接触衬垫，所述接触衬垫的形成区域通过光刻定义；
步骤七、完成所述超级结器件的背面工艺。
6.如权利要求2或3或4或5所述的超级结器件的制造方法，其特征在于：所述栅极结构为沟槽栅，所述栅极结构的形成工艺包括：
采用光刻工艺定义出栅极沟槽的形成区域；
进行刻蚀在所述第一外延层上形成所述栅极沟槽；
在所述栅极沟槽的侧面形成所述栅氧化层，在所述栅极沟槽的底部表面形成底部氧化层，所述栅氧化层还延伸到所述栅极沟槽外；
在所述栅极沟槽中填充所述多晶硅栅，所述多晶硅栅还延伸到所述栅极沟槽外；
采用化学机械研磨工艺或多晶硅回刻工艺将所述栅极沟槽外的所述多晶硅栅去除；
采用刻蚀工艺将所述栅极沟槽外的所述栅氧化层去除。
7.如权利要求6所述的超级结器件的制造方法，其特征在于：形成所述栅极沟槽的分步骤包括：
在所述第一外延层上形成第一硬质掩膜层；
采用光刻工艺形成第一光刻胶图形定义出栅极沟槽的形成区域；
进行所述第一硬质掩膜层的刻蚀将所述栅极沟槽的形成区域的所述第一硬质掩膜层打开；
去除所述第一光刻胶图形，对所述第一外延层进行刻蚀形成所述栅极沟槽。
8.如权利要求7所述的超级结器件的制造方法，其特征在于：所述栅极沟槽刻蚀完成之后还包括对所述栅极沟槽进行圆化的步骤，所述圆化包括：
采用热氧化工艺形成第一牺牲氧化层；
去除所述第一牺牲氧化层。
9.如权利要求8所述的超级结器件的制造方法，其特征在于：所述栅氧化层采用热氧化工艺形成在所述栅极沟槽侧面。
10.如权利要求9所述的超级结器件的制造方法，其特征在于：所述底部氧化层和所述栅氧化层采用相同工艺同时形成；
或者，所述底部氧化层的厚度大于所述栅氧化层的厚度，所述底部氧化层和所述栅氧化层分开形成。
11.如权利要求2或3或4或5所述的超级结器件的制造方法，其特征在于：所述超级结的形成工艺中采用了第二硬质掩膜层，所述第二硬质掩膜层由第二底部氧化层、中间氮化层和顶部氧化层叠加而成，形成所述超级结沟槽的步骤包括：
形成所述第二硬质掩膜层；
采用光刻工艺形成第二光刻胶图形定义出所述超级结沟槽的形成区域；
进行所述第二硬质掩膜层的刻蚀将所述超级结沟槽的形成区域的所述第二硬质掩膜层打开；
去除所述第二光刻胶图形，对所述第二外延层进行刻蚀形成所述超级结沟槽；
去除所述第二硬质掩膜的顶部氧化层，采用热氧化工艺形成第二牺牲氧化层并接着去除所述第二牺牲氧化层；
去除所述第二硬质掩膜的中间氮化层；
进行外延生长在所述超级结沟槽中填充第二导电类型的第二外延层，所述第二外延层将所述半导体衬底面内最小宽度的所述超级结沟槽未完全填充或刚好完全填充，以使各所述超级结单元中的所述第二导电类型柱的总掺杂量保持一致，未被所述第二外延层完全填充的所述超级结沟槽的形成形成有V型开口；
对所述第二外延层进行化学机械研磨工艺，使所述第二外延层仅填充在所述超级结沟槽中；
将所述第二硬质掩膜层的第二底部氧化层全部去除或仅去除部分厚度；
形成第一介质层将各所述V型开口完全填充或封口。
12.如权利要求11所述的超级结器件的制造方法，其特征在于：所述第一介质层为氧化层。
13.如权利要求12所述的超级结器件的制造方法，其特征在于：所述第一介质层采用单独的氧化层填充对应的所述V型开口形成；或者，所述第一介质层采用所述场氧或所述层间膜的氧化层填充对应的所述V型开口形成。
14.如权利要求2或3或4或5所述的超级结器件的制造方法，其特征在于：所述超级结器件的背面工艺包括：
对所述半导体衬底进行背面减薄；
直接以减薄后的所述半导体衬底作为所述漏区，或者对减薄后的所述半导体衬底进行第一导电类型重掺杂的背面注入形成漏区；
在所述漏区背面形成背面金属层。
15.如权利要求2或3或4或5所述的超级结器件的制造方法，其特征在于：所述栅极结构为平面栅，所述栅极结构的形成工艺包括：
在所述第一外延层的表面依次形成栅氧化层和多晶硅栅；
光刻定义出所述栅极结构的形成区域，进行刻蚀将所述栅极结构的形成区域外的所述多晶硅栅和所述栅氧化层去除，由保留在所述栅极结构的形成区域中的所述栅氧化层和所述多晶硅栅叠加形成所述栅极结构。
CN202010326495.2A 2020-04-23 2020-04-23 超级结器件的制造方法 Pending CN111446170A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010326495.2A CN111446170A (zh) 2020-04-23 2020-04-23 超级结器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010326495.2A CN111446170A (zh) 2020-04-23 2020-04-23 超级结器件的制造方法

Publications (1)

Publication Number Publication Date
CN111446170A true CN111446170A (zh) 2020-07-24

Family

ID=71651914

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010326495.2A Pending CN111446170A (zh) 2020-04-23 2020-04-23 超级结器件的制造方法

Country Status (1)

Country Link
CN (1) CN111446170A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112002643A (zh) * 2020-08-21 2020-11-27 上海华虹宏力半导体制造有限公司 超级结器件的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103503155A (zh) * 2011-04-27 2014-01-08 飞兆半导体公司 用于功率器件的超结结构及制造方法
CN107799581A (zh) * 2017-09-19 2018-03-13 上海华虹宏力半导体制造有限公司 沟槽型超级结及其制造方法
CN107994076A (zh) * 2016-10-26 2018-05-04 深圳尚阳通科技有限公司 沟槽栅超结器件的制造方法
CN110767744A (zh) * 2019-10-31 2020-02-07 上海华虹宏力半导体制造有限公司 超级结及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103503155A (zh) * 2011-04-27 2014-01-08 飞兆半导体公司 用于功率器件的超结结构及制造方法
CN107994076A (zh) * 2016-10-26 2018-05-04 深圳尚阳通科技有限公司 沟槽栅超结器件的制造方法
CN107799581A (zh) * 2017-09-19 2018-03-13 上海华虹宏力半导体制造有限公司 沟槽型超级结及其制造方法
CN110767744A (zh) * 2019-10-31 2020-02-07 上海华虹宏力半导体制造有限公司 超级结及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112002643A (zh) * 2020-08-21 2020-11-27 上海华虹宏力半导体制造有限公司 超级结器件的制造方法
CN112002643B (zh) * 2020-08-21 2023-08-22 上海华虹宏力半导体制造有限公司 超级结器件的制造方法

Similar Documents

Publication Publication Date Title
US10700194B2 (en) Vertical tunneling FinFET
CN113745116B (zh) 超级结器件及其制造方法
DE102012102783B4 (de) Rippenfeldeffekttransistoren und Verfahren zur Herstellung derselben
US11522063B2 (en) Shield gate trench power device and method for making the same
US20080099834A1 (en) Transistor, an inverter and a method of manufacturing the same
CN101958283A (zh) 获得交替排列的p型和n型半导体薄层结构的方法及结构
CN111986997A (zh) 超级结器件的制造方法
CN111200008A (zh) 超结器件及其制造方法
CN107994076A (zh) 沟槽栅超结器件的制造方法
CN112786677A (zh) 超结器件及其制造方法
US20230006037A1 (en) Super Junction Structure and Method for Manufacturing the Same
CN112002643B (zh) 超级结器件的制造方法
CN111128706A (zh) 沟槽内厚度渐变的场氧的制造方法和sgt器件的制造方法
CN111900089B (zh) 超级结器件的制造方法
CN111900090B (zh) 超级结器件的制造方法
CN111446170A (zh) 超级结器件的制造方法
CN111415997B (zh) 一种mos结构沟槽二极管器件及其制造方法
CN117612940A (zh) Ldmos器件及其制备方法
CN114023650B (zh) 超级结器件的制造方法
CN114023649B (zh) 超级结器件的制造方法
CN115939191A (zh) Sgt半导体器件的栅间氧化层的制造方法
CN115763551A (zh) Sgt半导体器件的栅间介质层的制造方法
CN107045973A (zh) 沟槽型超级结的制造方法
CN107195685B (zh) 超级结器件的制造方法
CN112768356A (zh) 一种沟槽栅igbt制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200724