CN112002643B - 超级结器件的制造方法 - Google Patents

超级结器件的制造方法 Download PDF

Info

Publication number
CN112002643B
CN112002643B CN202010847247.2A CN202010847247A CN112002643B CN 112002643 B CN112002643 B CN 112002643B CN 202010847247 A CN202010847247 A CN 202010847247A CN 112002643 B CN112002643 B CN 112002643B
Authority
CN
China
Prior art keywords
layer
forming
super junction
gate
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010847247.2A
Other languages
English (en)
Other versions
CN112002643A (zh
Inventor
李�昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202010847247.2A priority Critical patent/CN112002643B/zh
Publication of CN112002643A publication Critical patent/CN112002643A/zh
Application granted granted Critical
Publication of CN112002643B publication Critical patent/CN112002643B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种超级结器件的制造方法，包括步骤：步骤一、形成栅极结构，包括形成栅极沟槽、第一氧化层和第一多晶硅层，去除晶圆侧面和背面的第一多晶硅层，进行第一次平坦化去除栅极沟槽外晶圆正面第一多晶硅层；步骤二、在形成有沟槽栅的表面平坦的第一外延层中形成超级结，超级结的形成工艺中采用第二外延层填充超级结沟槽后进行进行第二次平坦化使形成有超级结的第一外延层的表面为平坦表面。本发明能实现全平工艺，方便将沟槽栅工艺设置在超级结的形成工艺之前，能降低超级结形成之后的热过程，从而降低超级结的杂质互相扩散并从而提高器件性能，还能节约光罩，降低工艺成本；还能防止多晶硅残留对超级结的电荷平衡的影响。

Description

超级结器件的制造方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种超级结器件的制造方法。
背景技术
超级结为由形成于半导体衬底中的交替排列的P型薄层也称P型柱(Pillar)和N型薄层也称N型柱组成，采用了超级结的器件为超级结器件如超级结MOSFET。利用P型薄层和N型薄层电荷平衡的体内降低表面电场(Resurf)技术能提升器件的反向击穿电压的同时又保持较小的导通电阻。
超级结的PN间隔的Pillar结构是超级结的最大特点。现有制作PN间隔的pillar结构主要有两种方法，一种是通过多次外延以及离子注入的方法获得，另一种是通过深沟槽刻蚀以及外延(EPI)填充的方式来制作。后一种方法是通过沟槽工艺制作超级结器件，需要先在半导体衬底如硅衬底表面的N型掺杂外延层上刻蚀一定深度和宽度的沟槽，然后利用外延填充(EPIFilling)的方式在刻出的沟槽上填充P型掺杂的硅外延。
随着超级结的步进(Pitch)的不断缩小，P型柱和N型柱的P型和N型掺杂在热过程中互相扩散形成的反向掺杂(counterdope)造成的问题越来越严重，严重地影响了器件性能。
如图1所示，是现有超级结的互扩散的结构示意图；超级结主要包括：
形成于N型半导体衬底如硅衬底101表面上的N型外延层102，在N型外延层102中形成有超级结沟槽103，本申请中将超级结对应的沟槽称为超级结沟槽，在超级结沟槽103中填充有P型外延层并由填充在超级结沟槽103中的P型外延层组成P型柱104，由P型柱104之间的N型外延层102组成N型柱，由P型柱104和N型柱交替排列形成超级结。通常，超级结的P型柱104和N型柱的杂质在热过程中会互相扩散，例如，P型柱104中的P型杂质会扩散到N型柱中，图1中标记105对应的区域为P型柱104中的P型杂质扩散到N型柱中的区域。P型杂质扩散到N型柱中之后会使N型柱的N型掺杂浓度即N型净掺杂浓度减小或者N型柱的宽度会变小，在N型超级结器件中，N型柱在导通过程中通常是作为漂移区的组成部分，N型柱的掺杂浓度降低以及宽度变窄之后，器件的导通电阻会降低。
随着超级结的步进减小，超级结中由于热过程产生的P型和N型杂质互相扩散所影响的宽度范围如图1中的区域105的宽度占步进总宽度的比值增加，步进的总宽度为超级结沟槽103的宽度和间距的和，故会严重影响器件的性能。
如图2所示，是现有超级结器件的制造方法的流程图；图2中采用光刻工艺步骤来说明超级结器件的制造方法流程，每一层光刻工艺中会采用到一层光罩(Mask)并进行光刻。现有超级结器件的制造方法包括步骤：
第一层光刻工艺，形成第零层对准标记。第零层对准标记形成划线道上，后续的形成体区对应的第二层光刻工艺中需要采用第零层对准标记进行对准。第零层对准标记通过第零层光罩(ZM)定义，本发明也采用Mask1表示第零层光罩。
第二层光刻工艺，体区注入和推进。体区注入的取样需要采用Mask2定义。
第三层光刻工艺，超级结沟槽刻蚀和填充。超级结构沟槽的形成区域需要采用Mask3定义。
第四层光刻工艺，场氧的沉积和刻蚀。场氧的刻蚀区域需要采用Mask4定义。场氧通常形成在终端区的表面上，终端区环绕在器件单元区即电流流动区也即有源区的周侧。故在形成器件单元区的结构之前需要将器件单元区的场氧去除。
第五层光刻工艺，栅极沟槽的刻蚀和形成栅氧化层和多晶硅栅。本发明中将沟槽栅对应的沟槽称为栅极沟槽，栅极沟槽需要采用Mask5定义。
第六层光刻工艺，多晶硅光刻和刻蚀，体区注入和推进。这里采用Mask6进行多晶硅的刻蚀区域的定义，多晶硅光刻和刻蚀之后，能形成沟槽栅的多晶硅栅的引出结构。多晶硅栅的引出结构通常位于终端区中，故引出结构的多晶硅需要爬过场氧和有源区之间的坡度。
这里的体区注入不需要再进行光刻定义。
第七层光刻工艺，源区的注入和推进。源区的注入区域采用Mask7定义。
第八层光刻工艺，层间膜沉积和接触孔(CT)刻蚀，体区引出区注入和推进。接触孔的刻蚀区域采用Mask8定义。
第九层光刻工艺，正面金属层的沉积和刻蚀。正面金属层的刻蚀区域采用Mask9定义。
第十层光刻工艺，接触衬垫(ContactPAD,CP)的沉积和刻蚀；接触衬垫的刻蚀区域采用Mask10定义。
由上可知，现有方法中，需要采用10次光刻工艺，在超级结形成之后，后续还包括很多热过程，故现有方法形成的超级结容易受到热过程的影响并会产生较大的互相扩散，从而会降低器件的性能。。
发明内容
本发明所要解决的技术问题是提供一种超级结器件的制造方法，能降低超级结形成之后的热过程，从而降低超级结的杂质互相扩散并从而提高器件性能，还能防止重掺杂的多晶硅栅形成过程中的杂质外扩对超级结的影响。
为解决上述技术问题，本发明提供的超级结器件的制造方法，采用全平工艺实现，使栅极结构的形成工艺位于超级结的形成工艺之前，包括如下步骤：
步骤一、形成所述栅极结构，所述栅极结构为沟槽栅，所述沟槽栅的形成工艺包括如下分步骤：
步骤11、提供一晶圆，所述晶圆包括半导体衬底和形成于所述半导体衬底表面的具有第一导电类型掺杂的第一外延层，进行光刻工艺定义出栅极沟槽的形成区域。
步骤12、对所述第一外延层进行刻蚀形成所述栅极沟槽，在所述栅极结构的引出位置处的所述栅极沟槽的宽度满足形成接触孔的要求。
步骤13、形成第一氧化层，所述第一氧化层形成在所述栅极沟槽的侧面和底部表面并延伸到所述栅极沟槽外的所述晶圆表面。
步骤14、形成具有第一导电类型重掺杂的第一多晶硅层，所述第一多晶硅层同时覆盖在所述晶圆的正面、侧面和背面且所述第一多晶硅层将所述栅极沟槽完全填充。
步骤15、进行多晶硅外扩源去除工艺，包括：去除所述晶圆的背面和侧面的所述第一多晶硅层，防止在所述晶圆的侧面产生多晶硅残留。
步骤16、进行第一次平坦化，所述第一次平坦化将所述晶圆正面的位于所述栅极沟槽外的所述第一多晶硅层都去除且将位于所述栅极沟槽区域的所述第一多晶硅层的顶部表面和所述第一外延层表面相平，由填充于所述栅极沟槽中的所述第一多晶硅层组成所述多晶硅栅，栅氧化层由位于所述栅极沟槽的侧面和底部表面的所述第一氧化层组成，由形成于所述栅极沟槽中的所述栅氧化层和所述多晶硅栅组成所述沟槽栅。
步骤二、进行所述超级结的形成工艺，包括：
在形成有所述沟槽栅的所述第一外延层的平坦表面进行光刻工艺定义出超级结沟槽的形成区域。
对所述第一外延层进行刻蚀形成超级结沟槽。
在所述超级结沟槽中填充第二导电类型的第二外延层，由填充于所述超级结沟槽中的第二外延层组成第二导电类型柱，由所述第二导电类型柱之间的所述第一外延层组成第一导电类型柱，所述第一导电类型柱和所述第二导电类型柱交替排列形成所述超级结。
进行第二次平坦化使形成有所述超级结的所述第一外延层的表面为平坦表面。
进一步的改进是，步骤一中，进行步骤11的光刻工艺之前还包括在所述第一外延层表面形成第一硬质掩膜层的步骤，之后，先刻蚀所述第一硬质掩膜层再刻蚀所述第一外延层形成所述栅极沟槽。
所述第一次平坦化停止在所述第一硬质掩膜层上之后去除所述第一硬质掩膜层。
进一步的改进是，步骤一中，所述第一氧化层采用热氧化工艺形成。
步骤12完成之后以及步骤13之前还包括对所述栅极沟槽进行圆化的步骤，所述圆化包括：
采用热氧化工艺形成第一牺牲氧化层。
去除所述第一牺牲氧化层。
进一步的改进是，步骤15包括如下分步骤：
步骤151、在所述晶圆正面的所述第一多晶硅层表面形成第二氧化层。
步骤152、在所述第二氧化层的表面涂布第一光刻胶层。
步骤153、进行光刻胶清边(EdgeBeadRemoval，EBR)工艺将所述晶圆边缘的所述第一光刻胶层去除。
步骤154、以所述第一光刻胶层为掩膜将所述晶圆边缘的所述第二氧化层去除。
步骤155、去除所述第一光刻胶层。
步骤156、以所述第二氧化层为掩膜依次进行所述晶圆正面和背面的所述第一多晶硅层的刻蚀，将所述第二氧化层覆盖区域外的所述晶圆正面、侧面和背面的所述第一多晶硅层都去除。
步骤157、去除所述第二氧化层。
进一步的改进是，步骤151中，采用TEOS作为硅源的CVD工艺形成所述第二氧化层。
步骤153和步骤157中都采用湿法刻蚀工艺去除所述第二氧化层。
步骤156中采用湿法刻蚀工艺去除所述第一多晶硅层。
进一步的改进是，步骤一中，进行步骤11的光刻工艺之前还包括在所述晶圆背面形成背面保护层的步骤。
步骤14中，在所述晶圆的背面，所述第一多晶硅层形成在所述背面保护层的表面。
进一步的改进是，所述背面保护层包括依次叠加的第二多晶硅层和第三氧化层，所述第二多晶硅层为无掺杂结构。
进一步的改进是，步骤16中，所述第一次平坦化采用回刻工艺或者化学机械研磨工艺实现。
进一步的改进是，还包括步骤：采用离子注入和退火推进工艺形成体区，所述体区的形成区域通过光刻定义。
进一步的改进是，所述体区的形成工艺设置在步骤二之前。
进一步的改进是，所述体区的形成工艺设置在步骤一之前，在形成所述体区之前还包括采用第零层光罩进行光刻并形成第零层对准标记的步骤。
进一步的改进是，所述体区的形成工艺设置在步骤一之后。
进一步的改进是，还包括步骤：采用离子注入和退火推进工艺形成源区，所述源区的形成区域通过光刻定义，在所述器件单元区中，所述源区和对应的所述栅极结构的侧面自对准。
进一步的改进是，所述源区的形成工艺设置在步骤一之后以及步骤二之前；或者，所述源区的形成工艺设置在步骤二之后。
进一步的改进是，在步骤二完成后，还包括步骤：
形成场氧、层间膜、接触孔，所述接触孔的形成区域通过光刻定义，所述栅极结构的引出位置处形成有对应的所述接触孔。
之后形成正面金属层，采用光刻定义加刻蚀工艺对所述正面金属层进行图形化，图形化后的所述正面金属层所形成的电极包括栅电极结构，所述栅电极结构通过所述栅极结构的引出位置处的所述接触孔和所述多晶硅栅接触。
形成接触衬垫，所述接触衬垫的形成区域通过光刻定义。
完成所述超级结器件的背面工艺。
进一步的改进是，所述场氧具有无爬坡的平坦结构，所述层间膜覆盖在平坦的所述场氧表面上。
所述层间膜采用USG氧化工艺或TEOS氧化工艺形成。
进一步的改进是，步骤二中，所述超级结的形成工艺中采用了第二硬质掩膜层，所述第二硬质掩膜层由底部氧化层、中间氮化层和顶部氧化层叠加而成，采用了所述第二硬质掩膜层时所述超级结的形成工艺包括步骤：
形成所述第二硬质掩膜层。
采用光刻工艺定义出所述超级结沟槽的形成区域。
依次对所述第二硬质掩膜层和所述第一外延层进行刻蚀形成所述超级结沟槽。
去除所述第二硬质掩膜的顶部氧化层，采用热氧化工艺形成第二牺牲氧化层并接着去除所述第二牺牲氧化层。
去除所述第二硬质掩膜的中间氮化层。
在所述超级结沟槽中进行外延填充形成所述第二外延层。
对所述第二外延层进行化学机械研磨工艺实现所述第二次平坦化，使所述第二外延层仅填充在所述超级结沟槽中。
将所述第二硬质掩膜层的底部氧化层全部去除或仅去除部分厚度。
进一步的改进是，所述超级结器件的背面工艺包括：
对所述半导体衬底进行背面减薄。
直接以减薄后的所述半导体衬底作为所述漏区，或者对减薄后的所述半导体衬底进行第一导电类型重掺杂的背面注入形成漏区。
在所述漏区背面形成背面金属层。
本发明具有如下有益技术效果：
第一方面的技术效果和将栅极结构的形成工艺放置在超级结的形成工艺之前相关：
本发明的关键是采用全平工艺实现，使栅极结构的形成工艺能位于超级结的形成工艺之前，而实现全平工艺的关键之处为本发明对栅极结构的引出做了特别设置，取消了用于栅极引出中的爬坡结构，而是直接通过在栅极结构的引出位置处形成接触孔连接到由正面金属层组成的栅电极结构；由于无爬坡结构，使得本发明的栅极结构能形成平坦化的表面，而栅极结构形成后的平坦化表面则又是使超级结能在栅极结构形成之后形成的关键，而超级结在栅极结构的形成工艺之后形成则能很好的解决本发明技术问题即降低超级结的杂质互相扩散；也即本发明通过将超级结器件的栅极结构的引出设置为通过沟槽栅顶部的接触孔引出，所以本发明能很好的实现平坦化；在栅极结构形成后能实现平坦话的特点，使得本发明的沟槽栅工艺能很方便的设置在超级结的形成工艺之前，而在超级结形成之后也能很方便实现平坦化，最后能实现全平工艺，能大大降低器件的工艺难度；而沟槽栅工艺设置在超级结的形成工艺之前则能带来很多意向不到的技术效果，技术效果包括：
首先、能消除栅极结构的形成工艺的热过程对超级结的影响，栅极结构的形成工艺中的热过程主要包括牺牲氧化层的形成工艺以及栅氧化层的形成工艺，栅极结构的热过程比较大，能大大减小对超级结的PN杂质的互相扩散的影响，从而能很好的解决本发明的技术问题，最后提高器件的性能。
其次、由于栅极结构的形成工艺位于超级结的形成工艺之前，故在形成栅极结构中不需要再考虑热过程对超级结的不利影响，使得栅极结构的形成工艺的热过程的使用不受限制，这样能得到较好质量的栅极结构，例如，采用牺牲氧化层工艺对沟槽栅的栅极沟槽进行圆化时，形成牺牲氧化层的温度能根据本身的需要任意设置。
再次、现有技术中会采用两次体区注入和推进而其中一次体区的注入和推进设置在栅极结构形成之后，这样后一次的体区的推进的热过程依然会对超级结的产生不利影响，但是，本发明通过将栅极结构的形成工艺放置在超级结的形成工艺之前，体区的注入和推进工艺会都在超级结的形成工艺之前，故本发明还能防止体区的推进的热过程对超级结的不利影响，进一步提高器件的性能。
再次、本发明由于将栅极结构的形成工艺放置在超级结的形成工艺之前，故在形成栅极结构时器件单元区的表面本来就是暴露出来的，不需要采用场氧的形成和刻蚀工艺来将器件单元区暴露出来，故本发明能节省一次场氧的光刻定义工艺即能节省一层和场氧刻蚀相关的光罩。
而由于不再需要将器件单元区顶部的场氧去除，故在器件单元区和终端区的边缘处不再具有场氧的爬坡结构，整个场氧的表面会呈平坦的结构，这样层间膜形成在场氧上之后也为平坦的结构，故不需要采用BPSG回流工艺来对层间膜进行平坦化，所以本发明能进一步减少BPSG回流工艺的热过程对超级结的不利影响，从而能进一步提升器件的性能。
另外，本发明中，由于栅极结构在超级结的形成工艺之前形成，故源区的形成工艺包括注入和退火推进工艺也都能设置在超级结的形成工艺之前，所以本发明能进一步减少源区的推进工艺的热过程对超级结的不利影响，从而能进一步提升器件的性能。
本发明通过对栅极结构的工艺顺序的设置除了能取得和减少超级结的热过程相关的有益效果外，本发明还能节约光罩，现具体说明如下：
首先、能节约上面描述的场氧的光刻定义工艺的光罩。
其次、当在晶圆上先形成栅极结构，之后再形成体区时，体区的光刻中能直接采用栅极结构进行对准，不需要再采用第零层对准标记，故本发明能节省第零层光罩。
再次、本发明中，能直接在栅极结构的引出位置的顶部形成接触孔来引出栅极结构，不需要再将栅极结构的多晶硅栅通过爬坡延伸到场氧的顶部，之后再在场氧顶部的多晶硅上形成接触孔来引出栅极结构，故不需要采用光刻工艺来对爬到场氧顶部的多晶硅进行光刻定义，故本发明还能节省一块多晶硅的光刻定义的光罩。
由于可知，本发明能节约多层光罩如最多能节约3层光罩，能大大降低工艺成本。
本发明第二方面的技术效果和对栅极结构的形成工艺的改进相关：
现有技术中，栅极结构形成时，多晶硅栅对应的多晶硅层通常是采用炉管工艺形成，多晶硅层会同时形成在晶圆的正面、侧面和背面，晶圆背面的多晶硅层通常会通过背面湿法硅刻蚀(WBC)工艺去除，晶圆正面的多晶硅层即栅极沟槽外的晶圆表面的多晶硅层也会在正面化学机械研磨工艺去除，这使得晶圆的侧面多少会有多晶硅残留；将现有技术的栅极结构形成工艺结合到本发明中时，由于晶圆侧面的多晶硅残留形成在前，超级结形成在后，故晶圆的侧面多晶硅残留容易外扩到超级结中如外扩到超级结沟槽的侧壁，从而会影响超级结的电荷平衡，使得器件的击穿电压大幅度恶化。
本发明在发现如果将栅极结构形成工艺放置在超级结的形成工艺之前时具有如上问题的基础上，对栅极结构的形成工艺做了进一步的改进，主要是在用于形成多晶硅栅的第一多晶硅层形成之后，还设置了多晶硅外扩源去除工艺，主要是增加了去除晶圆侧面的第一多晶硅层的步骤，晶圆侧面的第一多晶硅层主要是通过去除晶圆边缘的第一多晶硅层来实现，最后能完全消除晶圆侧面的多晶硅残留，再结构晶圆背面以及栅极沟槽外的晶圆正面的第一多晶硅层都被去除，所以本发明完全消除多晶硅残留并从而能防止由多晶硅残留所产生的杂质外扩对超级结的不利影响，从而能防止器件的击穿电压产生恶化，能使器件的击穿电压得到保持或提高。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有超级结的互扩散的结构示意图；
图2是现有超级结器件的制造方法的流程图；
图3是本发明实施例超级结器件的制造方法的流程图；
图4是本发明第一较佳实施例超级结器件的制造方法的流程图；
图5A-图5Q是本发明第一较佳实施例超级结器件的制造方法的各步骤中的器件结构示意图；
图6是本发明第二较佳实施例超级结器件的制造方法的流程图；
图7是本发明第三较佳实施例超级结器件的制造方法的流程图；
图8是本发明第四较佳实施例超级结器件的制造方法的流程图。
具体实施方式
本发明实施例超级结器件的制造方法：
本发明实施例超级结器件的制造方法中超级结器件包括超级结，超级结器件的结构示意图请参考图5Q所示，在器件单元区中超级结器件的器件正面单元结构形成于所述超级结上；所述器件正面单元结构包括栅极结构、第二导电类型的体区5、第一导电类型重掺杂的源区6、场氧8、层间膜9、接触孔10、正面金属层11；所述超级结由第一导电类型柱和第二导电类型柱交替排列而成，由一个所述第一导电类型柱和相邻的一个所述第二导电类型柱形成一个超级结单元；各所述超级结单元中第一导电类型杂质和第二导电类型杂质具有在热过程作用下互相扩散而使所述第一导电类型柱和所述第二导电类型柱的净掺杂浓度都降低的特点。本发明实施例超级结器件的制造方法采用全平工艺实现，使栅极结构的形成工艺位于超级结的形成工艺之前，包括如下步骤：
步骤一、形成所述栅极结构，所述栅极结构为沟槽栅。形成所述栅极结构各分步骤对应的附图请参考图5A至图5F所示，所述沟槽栅的形成工艺包括如下分步骤：
步骤11、如图5A所示，提供一晶圆，所述晶圆包括半导体衬底1和形成于所述半导体衬底1表面的具有第一导电类型掺杂的第一外延层2。通常，所述半导体衬底1为硅衬底。
所述第一外延层2的掺杂浓度为1e15cm-3～1e17cm-3。所述第一外延层2的厚度为5微米～100微米。
如图5B所示，进行光刻工艺定义出栅极沟槽201的形成区域。
步骤12、如图5B所示，对所述第一外延层2进行刻蚀形成所述栅极沟槽201，在所述栅极结构的引出位置处的所述栅极沟槽201的宽度满足形成接触孔的要求。
本发明实施例中，进行步骤11的光刻工艺之前还包括在所述第一外延层2表面形成第一硬质掩膜层的步骤，之后，先刻蚀所述第一硬质掩膜层再刻蚀所述第一外延层2形成所述栅极沟槽201；通常，在刻蚀所述第一硬质掩膜层后先去除光刻胶，之后在刻蚀所述第一外延层2。
进行步骤11的光刻工艺之前还包括在所述晶圆背面形成背面保护层的步骤。所述背面保护层包括依次叠加的第二多晶硅层301和第三氧化层302，所述第二多晶硅层301为无掺杂结构。所述第三氧化层302采用TEOS作为硅源的CVD工艺形成。
步骤13、如图5C所示，形成第一氧化层，所述第一氧化层形成在所述栅极沟槽201的侧面和底部表面并延伸到所述栅极沟槽201外的所述晶圆表面。所述第一氧化层用于形成后续的所述栅氧化层3，图5C中未显示所述第一氧化层，所述栅氧化层请参考图5F所示。
本发明实施例中，所述第一氧化层采用热氧化工艺形成。
步骤12完成之后以及步骤13之前还包括对所述栅极沟槽201进行圆化的步骤，所述圆化包括：
采用热氧化工艺形成第一牺牲氧化层。
去除所述第一牺牲氧化层。
步骤14、如图5C所示，形成具有第一导电类型重掺杂的第一多晶硅层303，所述第一多晶硅层303同时覆盖在所述晶圆的正面、侧面和背面且所述第一多晶硅层303将所述栅极沟槽201完全填充。
通常，所述第一多晶硅层303采用炉管工艺形成，故在所述晶圆的正面、侧面和背面都会形成所述第一多晶硅层303。
所述第一多晶硅层303的掺杂浓度为1e20cm-3以上。
在所述晶圆的背面，所述第一多晶硅层303形成在所述背面保护层的表面。
步骤15、进行多晶硅外扩源去除工艺，包括：如图5D所示，去除所述晶圆的背面和侧面的所述第一多晶硅层303，防止在所述晶圆的侧面产生多晶硅残留。
本发明实施例中，步骤15包括如下分步骤：
步骤151、如图5C所示，在所述晶圆正面的所述第一多晶硅层303表面形成第二氧化层304。
更优选择为，采用TEOS作为硅源的CVD工艺形成所述第二氧化层304。
步骤152、如图5C所示，在所述第二氧化层304的表面涂布第一光刻胶层305。
步骤153、如图5C所示，进行光刻胶清边工艺将所述晶圆边缘的所述第一光刻胶层305去除。光刻胶清边工艺能采用晶圆边缘曝光(WaferEdgeExposure，WEE)工艺实现，WEE工艺是采用激光对所述晶圆的边缘进行曝光，之后进行显影将所述晶圆边缘的光刻胶去除。通常，所述晶圆边缘的被去除区域的宽度为3毫米左右。
更优选择为，采用湿法刻蚀工艺去除所述第二氧化层304。
步骤154、如图5C所示，以所述第一光刻胶层305为掩膜将所述晶圆边缘的所述第二氧化层304去除。
步骤155、去除所述第一光刻胶层305。
步骤156、如图5D所示，以所述第二氧化层304为掩膜依次进行所述晶圆正面和背面的所述第一多晶硅层303的刻蚀，将所述第二氧化层304覆盖区域外的所述晶圆正面、侧面和背面的所述第一多晶硅层303都去除。
更优选择为，采用湿法刻蚀工艺去除所述第一多晶硅层303，例如对所述晶圆的正面和反面分别进行一次WBC工艺。和现有技术中仅进行背面的WBC工艺不同，本发明实施例中在所述晶圆的正面形成了去边后的所述第二氧化层304后，还能进行所述晶圆正面的WBC工艺。正面和背面的WBC都以所述第二氧化层304为停止层。
步骤157、如图5D所示，去除所述第二氧化层304。
步骤16、如图5E所示，进行第一次平坦化，所述第一次平坦化将所述晶圆正面的位于所述栅极沟槽201外的所述第一多晶硅层303都去除且将位于所述栅极沟槽201区域的所述第一多晶硅层303的顶部表面和所述第一外延层2表面相平，由填充于所述栅极沟槽201中的所述第一多晶硅层303组成所述多晶硅栅，栅氧化层3由位于所述栅极沟槽201的侧面和底部表面的所述第一氧化层组成，由形成于所述栅极沟槽201中的所述栅氧化层3和所述多晶硅栅组成所述沟槽栅。
图5F是图5E对应的所述晶圆的中间区域的放大图。
本发明实施例中，所述第一次平坦化停止在所述第一硬质掩膜层上之后去除所述第一硬质掩膜层。
所述第一次平坦化采用回刻工艺或者化学机械研磨工艺实现。
步骤二、进行所述超级结的形成工艺，包括：
如图5I所示，在形成有所述沟槽栅的所述第一外延层2的平坦表面进行光刻工艺定义出超级结沟槽205的形成区域。
如图5I所示，对所述第一外延层2进行刻蚀形成超级结沟槽205。
如图5J所示，在所述超级结沟槽205中填充第二导电类型的第二外延层7，由填充于所述超级结沟槽205中的第二外延层7组成第二导电类型柱，由所述第二导电类型柱之间的所述第一外延层2组成第一导电类型柱，所述第一导电类型柱和所述第二导电类型柱交替排列形成所述超级结。
如图5K所示，进行第二次平坦化使形成有所述超级结的所述第一外延层2的表面为平坦表面。
本发明实施例具有如下有益技术效果：
第一方面的技术效果和将栅极结构的形成工艺放置在超级结的形成工艺之前相关：
本发明实施例的关键是采用全平工艺实现，使栅极结构的形成工艺能位于超级结的形成工艺之前，而实现全平工艺的关键之处为本发明对栅极结构的引出做了特别设置，取消了用于栅极引出中的爬坡结构，而是直接通过在栅极结构的引出位置处形成接触孔连接到由正面金属层组成的栅电极结构；由于无爬坡结构，使得本发明的栅极结构能形成平坦化的表面，而栅极结构形成后的平坦化表面则又是使超级结能在栅极结构形成之后形成的关键，而超级结在栅极结构的形成工艺之后形成则能很好的解决本发明技术问题即降低超级结的杂质互相扩散；也即本发明通过将超级结器件的栅极结构的引出设置为通过沟槽栅顶部的接触孔引出，所以本发明能很好的实现平坦化；在栅极结构形成后能实现平坦话的特点，使得本发明的沟槽栅工艺能很方便的设置在超级结的形成工艺之前，而在超级结形成之后也能很方便实现平坦化，最后能实现全平工艺，能大大降低器件的工艺难度；而沟槽栅工艺设置在超级结的形成工艺之前则能带来很多意向不到的技术效果，例如：能消除栅极结构的形成工艺的热过程对超级结的影响从而得到较好质量的超级结，能采用较高温进行栅极沟槽的圆化工艺，故能得到较好质量的栅极结构；栅极结构的形成工艺靠前，通常还能节省第零层光罩，技术效果在后续较佳实施例中还会描述。
本发明第二方面的技术效果和对栅极结构的形成工艺的改进相关：
现有技术中，栅极结构形成时，多晶硅栅对应的多晶硅层通常是采用炉管工艺形成，多晶硅层会同时形成在晶圆的正面、侧面和背面，晶圆背面的多晶硅层通常会通过WBC即背面湿法硅刻蚀工艺去除，晶圆正面的多晶硅层即栅极沟槽201外的晶圆表面的多晶硅层也会在正面化学机械研磨工艺去除，这使得晶圆的侧面多少会有多晶硅残留；将现有技术的栅极结构形成工艺结合到本发明中时，由于晶圆侧面的多晶硅残留形成在前，超级结形成在后，故晶圆的侧面多晶硅残留容易外扩到超级结中如外扩到超级结沟槽的侧壁，从而会影响超级结的电荷平衡，使得器件的击穿电压大幅度恶化。
本发明实施例在发现如果将栅极结构形成工艺放置在超级结的形成工艺之前时具有如上问题的基础上，对栅极结构的形成工艺做了进一步的改进，主要是在用于形成多晶硅栅的第一多晶硅层303形成之后，还设置了多晶硅外扩源去除工艺，主要是增加了去除晶圆侧面的第一多晶硅层303的步骤，晶圆侧面的第一多晶硅层303主要是通过去除晶圆边缘的第一多晶硅层303来实现，最后能完全消除晶圆侧面的多晶硅残留，再结构晶圆背面以及栅极沟槽201外的晶圆正面的第一多晶硅层303都被去除，所以本发明实施例完全消除多晶硅残留并从而能防止由多晶硅残留所产生的杂质外扩对超级结的不利影响，从而能防止器件的击穿电压产生恶化，能使器件的击穿电压得到保持或提高。
本发明第一较佳实施例超级结器件的制造方法：
本发明第一较佳实施例超级结器件的制造方法：
如图4所示，是本发明第一较佳实施例超级结器件的制造方法的流程图；图4中是按照光刻工艺层次进行描述的，一个光刻工艺层次中包括多个具体的工艺步骤，一个光刻工艺层次中只进行一个光罩对应的光刻工艺。如图5A至图5Q所示，是本发明第一较佳实施例超级结器件的制造方法的各步骤中的器件结构示意图；本发明第一较佳实施例超级结器件的制造方法包括步骤：
步骤一、形成所述栅极结构，所述栅极结构为沟槽栅。形成所述栅极结构各分步骤对应的附图请参考图5A至图5F所示，所述沟槽栅的形成工艺包括如下分步骤：
步骤11、如图5A所示，提供一晶圆，所述晶圆包括半导体衬底1和形成于所述半导体衬底1表面的具有第一导电类型掺杂的第一外延层2。
所述第一外延层2的掺杂浓度为1e15cm-3～1e17cm-3。所述第一外延层2的厚度为5微米～100微米。
如图5B所示，进行光刻工艺定义出栅极沟槽201的形成区域。
步骤12、如图5B所示，对所述第一外延层2进行刻蚀形成所述栅极沟槽201，在所述栅极结构的引出位置处的所述栅极沟槽201的宽度满足形成接触孔的要求。
本发明第一较佳实施例中，进行步骤11的光刻工艺之前还包括在所述第一外延层2表面形成第一硬质掩膜层的步骤，之后，先刻蚀所述第一硬质掩膜层再刻蚀所述第一外延层2形成所述栅极沟槽201；通常，在刻蚀所述第一硬质掩膜层后先去除光刻胶，之后在刻蚀所述第一外延层2。
进行步骤11的光刻工艺之前还包括在所述晶圆背面形成背面保护层的步骤。所述背面保护层包括依次叠加的第二多晶硅层301和第三氧化层302，所述第二多晶硅层301为无掺杂结构。所述第三氧化层302采用TEOS作为硅源的CVD工艺形成。
步骤13、如图5C所示，形成第一氧化层，所述第一氧化层形成在所述栅极沟槽201的侧面和底部表面并延伸到所述栅极沟槽201外的所述晶圆表面。所述第一氧化层用于形成后续的所述栅氧化层3，图5C中未显示所述第一氧化层，所述栅氧化层请参考图5F所示。
本发明第一较佳实施例中，所述第一氧化层采用热氧化工艺形成。
步骤12完成之后以及步骤13之前还包括对所述栅极沟槽201进行圆化的步骤，所述圆化包括：
采用热氧化工艺形成第一牺牲氧化层。
去除所述第一牺牲氧化层。
步骤14、如图5C所示，形成具有第一导电类型重掺杂的第一多晶硅层303，所述第一多晶硅层303同时覆盖在所述晶圆的正面、侧面和背面且所述第一多晶硅层303将所述栅极沟槽201完全填充。
通常，所述第一多晶硅层303采用炉管工艺形成，故在所述晶圆的正面、侧面和背面都会形成所述第一多晶硅层303。
所述第一多晶硅层303的掺杂浓度为1e20cm-3以上。
在所述晶圆的背面，所述第一多晶硅层303形成在所述背面保护层的表面。
步骤15、进行多晶硅外扩源去除工艺，包括：如图5D所示，去除所述晶圆的背面和侧面的所述第一多晶硅层303，防止在所述晶圆的侧面产生多晶硅残留。
本发明第一较佳实施例中，步骤15包括如下分步骤：
步骤151、如图5C所示，在所述晶圆正面的所述第一多晶硅层303表面形成第二氧化层304。
更优选择为，采用TEOS作为硅源的CVD工艺形成所述第二氧化层304。
步骤152、如图5C所示，在所述第二氧化层304的表面涂布第一光刻胶层305。
步骤153、如图5C所示，进行光刻胶清边工艺将所述晶圆边缘的所述第一光刻胶层305去除。光刻胶清边工艺能采用晶圆边缘曝光(WaferEdgeExposure，WEE)工艺实现，WEE工艺是采用激光对所述晶圆的边缘进行曝光，之后进行显影将所述晶圆边缘的光刻胶去除。通常，所述晶圆边缘的被去除区域的宽度为3毫米左右。
更优选择为，采用湿法刻蚀工艺去除所述第二氧化层304。
步骤154、如图5C所示，以所述第一光刻胶层305为掩膜将所述晶圆边缘的所述第二氧化层304去除。
步骤155、去除所述第一光刻胶层305。
步骤156、如图5D所示，以所述第二氧化层304为掩膜依次进行所述晶圆正面和背面的所述第一多晶硅层303的刻蚀，将所述第二氧化层304覆盖区域外的所述晶圆正面、侧面和背面的所述第一多晶硅层303都去除。
更优选择为，采用湿法刻蚀工艺去除所述第一多晶硅层303，例如对所述晶圆的正面和反面分别进行一次WBC工艺。和现有技术中仅进行背面的WBC工艺不同，本发明第一较佳实施例中在所述晶圆的正面形成了去边后的所述第二氧化层304后，还能进行所述晶圆正面的WBC工艺。正面和背面的WBC都以所述第二氧化层304为停止层。
步骤157、如图5D所示，去除所述第二氧化层304。
步骤16、如图5E所示，进行第一次平坦化，所述第一次平坦化将所述晶圆正面的位于所述栅极沟槽201外的所述第一多晶硅层303都去除且将位于所述栅极沟槽201区域的所述第一多晶硅层303的顶部表面和所述第一外延层2表面相平，由填充于所述栅极沟槽201中的所述第一多晶硅层303组成所述多晶硅栅，栅氧化层3由位于所述栅极沟槽201的侧面和底部表面的所述第一氧化层组成，由形成于所述栅极沟槽201中的所述栅氧化层3和所述多晶硅栅组成所述沟槽栅。
图5F是图5E对应的所述晶圆的中间区域的放大图。
本发明第一较佳实施例中，所述第一次平坦化停止在所述第一硬质掩膜层上之后去除所述第一硬质掩膜层。
所述第一次平坦化采用回刻工艺或者化学机械研磨工艺实现。
所述沟槽栅的形成工艺对应于图4中的第一层光刻工艺。
还包括步骤：如图5G所示，采用离子注入和退火推进工艺形成体区5，所述体区5的形成区域通过光刻定义。所述体区5的形成步骤对应于图4中的第二层光刻工艺。和图2所示的现有工艺相比，由于本发明第一较佳实施例中在所述体区5的形成工艺之前进行了所述栅极结构的形成工艺，故不需要再进行图2所示的第零层对准标记的形成工艺，这样能节省一层光罩及对应的光刻工艺。
还包括步骤：如图5H所示，采用离子注入和退火推进工艺形成源区6，所述源区6的形成区域通过光刻定义，在所述器件单元区中，所述源区6和对应的所述栅极结构的侧面自对准。在所述终端区中不会形成所述源区6，故所述源区6需要采用一层光罩进行定义，所述源区6的形成工艺对应于图4中的第三层光刻工艺。
步骤二、进行所述超级结的形成工艺，包括：
如图5I所示，在形成有所述沟槽栅的所述第一外延层2的平坦表面进行光刻工艺定义出超级结沟槽205的形成区域。
如图5I所示，对所述第一外延层2进行刻蚀形成超级结沟槽205。
如图5J所示，在所述超级结沟槽205中填充第二导电类型的第二外延层7；由填充于所述超级结沟槽205中的第二外延层7组成第二导电类型柱，由所述第二导电类型柱之间的所述第一外延层2组成第一导电类型柱，所述第一导电类型柱和所述第二导电类型柱交替排列形成所述超级结。
如图5K所示，进行第二次平坦化使形成有所述超级结的所述第一外延层2的表面为平坦表面。
更优选择为，所述超级结的形成工艺中采用了第二硬质掩膜层，采用了所述第二硬质掩膜层时所述超级结的形成工艺包括步骤：
如图5I所示，形成所述第二硬质掩膜层，所述第二硬质掩膜层由底部氧化层202、中间氮化层203和顶部氧化层204叠加而成。
采用光刻工艺定义出所述超级结沟槽205的形成区域。
依次对所述第二硬质掩膜层和所述第一外延层2进行刻蚀形成所述超级结沟槽205。
如图5J所示，去除所述第二硬质掩膜的顶部氧化层204，采用热氧化工艺形成第二牺牲氧化层并接着去除所述第二牺牲氧化层。
如图5J所示，去除所述第二硬质掩膜的中间氮化层203。
如图5J所示，在所述超级结沟槽205中进行外延填充形成所述第二外延层7。
如图5K所示，对所述第二外延层7进行化学机械研磨工艺实现所述第二次平坦化，使所述第二外延层7仅填充在所述超级结沟槽205中。
将所述第二硬质掩膜层的底部氧化层202全部去除或仅去除部分厚度。
步骤二对应于图4中的第四层光刻工艺。
在步骤二完成后，还包括步骤：
如图5L所示，形成场氧8。本发明第一较佳实施例中，所述场氧8形成后不需要对所述场氧8进行刻蚀将所述器件单元区打开，故所述场氧8的形成工艺中能节省一块光罩，图4中，将所述场氧8的形成工艺依然归类于图4中的所述第四层光刻工艺。另外，所述场氧8没有经过光刻工艺加刻蚀工艺的图形化，故所述场氧8具有无爬坡的平坦结构。
如图5M所示，形成层间膜9。所述层间膜9覆盖在平坦的所述场氧8表面上，由于所述场氧8具有无爬坡的平坦结构，故所述层间膜9形成工艺中取消所述层间膜9平坦化所需的BPSG回流工艺，取消BPSG回流工艺能节约热过程。由于不在需要采用BPSG回流工艺，故所述层间膜9也就不需要再采用BPSG氧化工艺形成，本发明第一较佳实施例中，所述层间膜9采用USG氧化工艺或TEOS氧化工艺形成。图4中，将所述层间膜9的形成工艺依然归类于图4中的所述第四层光刻工艺。
接触孔10，所述接触孔10的形成区域通过光刻定义。所述接触孔10的形成工艺包括如下分步骤：
如图5M所示，采用光刻工艺定义所述接触孔10的形成区域，之后依次对所述层间膜9和所述场氧8进行刻蚀形成所述接触孔10的开口206。
图5M中，所述器件单元区中，所述开口206仅位于对应的所述源区6和所述体区5的顶部。在所述器件单元区外周还形成有一个宽度大于开口206的开口206a，所述开口206a的底部将对应的所述第二导电类型柱和所述体区5打开。
图5M中，在所述器件单元区的所述栅极结构的多晶硅栅4的顶部未形成所述接触孔10的开口206。如图5N所示，图5N显示了所述栅极结构的引出位置区域，可以看出，所述栅极结构的引出位置的栅极沟槽201的宽度满足形成接触孔10的要求，故在图5N中，在所述栅极结构的引出位置的多晶硅栅4顶部形成有接触孔10的开口206。
通常，在所述开口206和所述开口206a形成之后，还包括进行第二导电类型重掺杂离子的体区引出区注入的步骤，所述体区引出区注入在所述源区6对应的所述开口206和所述开口206a的底部形成体区引出区，以实现后续的接触孔10和所述体区5之间的欧姆接触。
之后，在所述开口206和所述开口206a中填充金属如钨形成所述接触孔10。
上述形成所述接触孔10的工艺对应于图4中的第五层光刻工艺。
如图5O所示，之后形成正面金属层11，采用光刻定义加刻蚀工艺对所述正面金属层11进行图形化。图形化后的所述正面金属层11通常会形成和所述源区6以及所述体区5连接的源电极结构以及和所述多晶硅栅4连接的栅电极结构。所述栅电极结构通过所述栅极结构的引出位置处的所述接触孔10和所述多晶硅栅4接触。
所述正面金属层11的形成工艺对应于图4中的第六层光刻工艺。
如图5P所示，形成接触衬垫，所述接触衬垫的形成区域通过光刻定义。所述接触衬垫通常由最顶层的所述正面金属层11组成。所述接触衬垫包括了引出所述源电极结构的源电极衬垫和引出所述栅电极结构的栅电极衬垫。所述接触衬垫的形成工艺对应于图4中的第七层光刻工艺。
步骤7、完成所述超级结器件的背面工艺。所述超级结器件的背面工艺包括：
对所述半导体衬底1进行背面减薄。
直接以减薄后的所述半导体衬底1作为所述漏区，这时要求所述半导体衬底1本身具有第一导电类型重掺杂。也能为：对减薄后的所述半导体衬底进行第一导电类型重掺杂的背面注入形成漏区。
在所述漏区背面形成背面金属层12。本发明第一较佳实施例中，所述超级结器件的背面工艺不需要采用光刻定义，故所述超级结器件的背面工艺包括在图4中的第七层光刻工艺中。
本发明第一较佳实施例中，超级结器件为N型器件，第一导电类型为N型，第二导电类型为P型；在其他实施例中也能为：超级结器件为P型器件，第一导电类型为P型，第二导电类型为N型。
本发明第一较佳实施例中将超级结器件的栅极结构的引出也设置为通过沟槽栅结构顶部的接触孔引出，这样栅极结构能采用沟槽栅工艺形成并能很好的实现平坦化；在栅极结构形成后能实现平坦话的特点，使得本发明的沟槽栅工艺能很方便的设置在超级结的形成工艺之前，而在超级结形成之后也能很方便实现平坦化，最后能实现全平工艺，能大大降低器件的工艺难度；而沟槽栅工艺设置在超级结的形成工艺之前则能带来很多意向不到的技术效果，技术效果包括：
首先、能消除栅极结构的形成工艺的热过程对超级结的影响，栅极结构的形成工艺中的热过程主要包括牺牲氧化层的形成工艺以及栅氧化层3的形成工艺，栅极结构的热过程比较大，能大大减小对超级结的PN杂质的互相扩散的影响，从而能很好的解决本发明的技术问题，最后提高器件的性能。
其次、由于栅极结构的形成工艺位于超级结的形成工艺之前，故在形成栅极结构中不需要在考虑热过程对超级结的不利影响，使得栅极结构的形成工艺的热过程的使用不受限制，这样能得到较好质量的栅极结构，例如，采用牺牲氧化层工艺对沟槽栅的栅极沟槽201进行圆化时，形成牺牲氧化层的温度能根据本身的需要任意设置。
再次、现有技术中会采用两次体区5注入和推进而其中一次体区5的注入和推进设置在栅极结构形成之后，这样后一次的体区5的推进的热过程依然会对超级结的产生不利影响，但是，本发明第一较佳实施例通过将栅极结构的形成工艺放置在超级结的形成工艺之前，体区5的注入和推进工艺会都在超级结的形成工艺之前，故本发明第一较佳实施例还能防止体区5的推进的热过程对超级结的不利影响，进一步提高器件的性能。
再次、本发明第一较佳实施例由于将栅极结构的形成工艺放置在超级结的形成工艺之前，故在形成栅极结构时器件单元区的表面本来就是暴露出来的，不需要采用场氧8的形成和刻蚀工艺来将器件单元区暴露出来，故本发明第一较佳实施例能节省一次场氧8的光刻定义工艺即能节省一层和场氧8刻蚀相关的光罩。
而由于不再需要将器件单元区顶部的场氧8去除，故在器件单元区和终端区的边缘处不再具有场氧8的爬坡结构，整个场氧8的表面会呈平坦的结构，这样层间膜9形成在场氧8上之后也为平坦的结构，故不需要采用BPSG回流工艺来对层间膜9进行平坦化，所以本发明第一较佳实施例能进一步减少BPSG回流工艺的热过程对超级结的不利影响，从而能进一步提升器件的性能。
另外，本发明第一较佳实施例中，由于栅极结构在超级结的形成工艺之前形成，故源区6的形成工艺包括注入和退火推进工艺也都能设置在超级结的形成工艺之前，所以本发明第一较佳实施例能进一步减少源区6的推进工艺的热过程对超级结的不利影响，从而能进一步提升器件的性能。
本发明第一较佳实施例通过对栅极结构的工艺顺序的设置除了能取得和减少超级结的热过程相关的有益效果外，本发明第一较佳实施例还能节约光罩，现具体说明如下：
首先、能节约上面描述的场氧8的光刻定义工艺的光罩。
其次、当在晶圆上先形成栅极结构，之后再形成体区5时，体区5的光刻中能直接采用栅极结构进行对准，不需要再采用第零层对准标记，故本发明第一较佳实施例能节省第零层光罩。
再次、本发明第一较佳实施例中，能直接在栅极结构的引出位置的顶部形成接触孔10来引出栅极结构，不需要再将栅极结构的多晶硅栅4通过爬坡延伸到场氧8的顶部，之后再在场氧8顶部的多晶硅上形成接触孔10来引出栅极结构，故不需要采用光刻工艺来对爬到场氧8顶部的多晶硅进行光刻定义，故本发明第一较佳实施例还能节省一块多晶硅的光刻定义的光罩。
由于可知，本发明第一较佳实施例能节约多层光罩，能大大降低工艺成本。
本发明第二较佳实施例超级结器件的制造方法：
如图6所示，是本发明第二较佳实施例超级结器件的制造方法的流程图；本发明第二较佳实施例超级结器件的制造方法的各步骤中的器件结构示意图也请参考图5A-图5Q所示；本发明第二较佳实施例超级结器件的制造方法包括步骤：
步骤一、形成所述栅极结构，所述栅极结构为沟槽栅。形成所述栅极结构各分步骤对应的附图请参考图5A至图5F所示，所述沟槽栅的形成工艺包括如下分步骤：
步骤11、如图5A所示，提供一晶圆，所述晶圆包括半导体衬底1和形成于所述半导体衬底1表面的具有第一导电类型掺杂的第一外延层2。
采用第零层光罩进行光刻并形成第零层对准标记。形成第零层对准标记的工艺对应于图6中的第一层光刻工艺。
进行所述体区5的形成工艺，所述体区5的结构请参考图5G所示，所述体区5的形成区域通过光刻定义，采用离子注入和退火推进工艺形成所述体区5。所述体区5的形成工艺对应于图6中的第二层光刻工艺。
所述第一外延层2的掺杂浓度为1e15cm-3～1e17cm-3。所述第一外延层2的厚度为5微米～100微米。
如图5B所示，进行光刻工艺定义出栅极沟槽201的形成区域。
步骤12、如图5B所示，对所述第一外延层2进行刻蚀形成所述栅极沟槽201，在所述栅极结构的引出位置处的所述栅极沟槽201的宽度满足形成接触孔的要求。
本发明第二较佳实施例中，进行步骤11的光刻工艺之前还包括在所述第一外延层2表面形成第一硬质掩膜层的步骤，之后，先刻蚀所述第一硬质掩膜层再刻蚀所述第一外延层2形成所述栅极沟槽201；通常，在刻蚀所述第一硬质掩膜层后先去除光刻胶，之后在刻蚀所述第一外延层2。
进行步骤11的光刻工艺之前还包括在所述晶圆背面形成背面保护层的步骤。所述背面保护层包括依次叠加的第二多晶硅层301和第三氧化层302，所述第二多晶硅层301为无掺杂结构。所述第三氧化层302采用TEOS作为硅源的CVD工艺形成。
步骤13、如图5C所示，形成第一氧化层，所述第一氧化层形成在所述栅极沟槽201的侧面和底部表面并延伸到所述栅极沟槽201外的所述晶圆表面。所述第一氧化层用于形成后续的所述栅氧化层3，图5C中未显示所述第一氧化层，所述栅氧化层请参考图5F所示。
本发明第二较佳实施例中，所述第一氧化层采用热氧化工艺形成。
步骤12完成之后以及步骤13之前还包括对所述栅极沟槽201进行圆化的步骤，所述圆化包括：
采用热氧化工艺形成第一牺牲氧化层。
去除所述第一牺牲氧化层。
步骤14、如图5C所示，形成具有第一导电类型重掺杂的第一多晶硅层303，所述第一多晶硅层303同时覆盖在所述晶圆的正面、侧面和背面且所述第一多晶硅层303将所述栅极沟槽201完全填充。
通常，所述第一多晶硅层303采用炉管工艺形成，故在所述晶圆的正面、侧面和背面都会形成所述第一多晶硅层303。
所述第一多晶硅层303的掺杂浓度为1e20cm-3以上。
在所述晶圆的背面，所述第一多晶硅层303形成在所述背面保护层的表面。
步骤15、进行多晶硅外扩源去除工艺，包括：如图5D所示，去除所述晶圆的背面和侧面的所述第一多晶硅层303，防止在所述晶圆的侧面产生多晶硅残留。
本发明第二较佳实施例中，步骤15包括如下分步骤：
步骤151、如图5C所示，在所述晶圆正面的所述第一多晶硅层303表面形成第二氧化层304。
更优选择为，采用TEOS作为硅源的CVD工艺形成所述第二氧化层304。
步骤152、如图5C所示，在所述第二氧化层304的表面涂布第一光刻胶层305。
步骤153、如图5C所示，进行光刻胶清边工艺将所述晶圆边缘的所述第一光刻胶层305去除。光刻胶清边工艺能采用晶圆边缘曝光(WaferEdgeExposure，WEE)工艺实现，WEE工艺是采用激光对所述晶圆的边缘进行曝光，之后进行显影将所述晶圆边缘的光刻胶去除。通常，所述晶圆边缘的被去除区域的宽度为3毫米左右。
更优选择为，采用湿法刻蚀工艺去除所述第二氧化层304。
步骤154、如图5C所示，以所述第一光刻胶层305为掩膜将所述晶圆边缘的所述第二氧化层304去除。
步骤155、去除所述第一光刻胶层305。
步骤156、如图5D所示，以所述第二氧化层304为掩膜依次进行所述晶圆正面和背面的所述第一多晶硅层303的刻蚀，将所述第二氧化层304覆盖区域外的所述晶圆正面、侧面和背面的所述第一多晶硅层303都去除。
更优选择为，采用湿法刻蚀工艺去除所述第一多晶硅层303，例如对所述晶圆的正面和反面分别进行一次WBC工艺。和现有技术中仅进行背面的WBC工艺不同，本发明第二较佳实施例中在所述晶圆的正面形成了去边后的所述第二氧化层304后，还能进行所述晶圆正面的WBC工艺。正面和背面的WBC都以所述第二氧化层304为停止层。
步骤157、如图5D所示，去除所述第二氧化层304。
步骤16、如图5E所示，进行第一次平坦化，所述第一次平坦化将所述晶圆正面的位于所述栅极沟槽201外的所述第一多晶硅层303都去除且将位于所述栅极沟槽201区域的所述第一多晶硅层303的顶部表面和所述第一外延层2表面相平，由填充于所述栅极沟槽201中的所述第一多晶硅层303组成所述多晶硅栅，栅氧化层3由位于所述栅极沟槽201的侧面和底部表面的所述第一氧化层组成，由形成于所述栅极沟槽201中的所述栅氧化层3和所述多晶硅栅组成所述沟槽栅。
图5F是图5E对应的所述晶圆的中间区域的放大图。
本发明第二较佳实施例中，所述第一次平坦化停止在所述第一硬质掩膜层上之后去除所述第一硬质掩膜层。
所述第一次平坦化采用回刻工艺或者化学机械研磨工艺实现。
所述沟槽栅的形成工艺对应于图6中的第三层光刻工艺。
还包括步骤：如图5H所示，采用离子注入和退火推进工艺形成源区6，所述源区6的形成区域通过光刻定义，在所述器件单元区中，所述源区6和对应的所述栅极结构的侧面自对准。在所述终端区中不会形成所述源区6，故所述源区6需要采用一层光罩进行定义，所述源区6的形成工艺对应于图6中的第四层光刻工艺。
步骤二、进行所述超级结的形成工艺，包括：
如图5I所示，在形成有所述沟槽栅的所述第一外延层2的平坦表面进行光刻工艺定义出超级结沟槽205的形成区域。
如图5I所示，对所述第一外延层2进行刻蚀形成超级结沟槽205。
如图5J所示，在所述超级结沟槽205中填充第二导电类型的第二外延层7；由填充于所述超级结沟槽205中的第二外延层7组成第二导电类型柱，由所述第二导电类型柱之间的所述第一外延层2组成第一导电类型柱，所述第一导电类型柱和所述第二导电类型柱交替排列形成所述超级结。
如图5K所示，进行第二次平坦化使形成有所述超级结的所述第一外延层2的表面为平坦表面。
更优选择为，所述超级结的形成工艺中采用了第二硬质掩膜层，采用了所述第二硬质掩膜层时所述超级结的形成工艺包括步骤：
如图5I所示，形成所述第二硬质掩膜层，所述第二硬质掩膜层由底部氧化层202、中间氮化层203和顶部氧化层204叠加而成。
采用光刻工艺定义出所述超级结沟槽205的形成区域。
依次对所述第二硬质掩膜层和所述第一外延层2进行刻蚀形成所述超级结沟槽205。
如图5J所示，去除所述第二硬质掩膜的顶部氧化层204，采用热氧化工艺形成第二牺牲氧化层并接着去除所述第二牺牲氧化层。
如图5J所示，去除所述第二硬质掩膜的中间氮化层203。
如图5J所示，在所述超级结沟槽205中进行外延填充形成所述第二外延层7。
如图5K所示，对所述第二外延层7进行化学机械研磨工艺实现所述第二次平坦化，使所述第二外延层7仅填充在所述超级结沟槽205中。
将所述第二硬质掩膜层的底部氧化层202全部去除或仅去除部分厚度。
步骤二对应于图6中的第五层光刻工艺。
在步骤二完成后，还包括步骤：
如图5L所示，形成场氧8。本发明第二较佳实施例中，所述场氧8形成后不需要对所述场氧8进行刻蚀将所述器件单元区打开，故所述场氧8的形成工艺中能节省一块光罩，图6中，将所述场氧8的形成工艺依然归类于图6中的第五层光刻工艺。另外，所述场氧8没有经过光刻工艺加刻蚀工艺的图形化，故所述场氧8具有无爬坡的平坦结构。
如图5M所示，形成层间膜9。所述层间膜9覆盖在平坦的所述场氧8表面上，由于所述场氧8具有无爬坡的平坦结构，故所述层间膜9形成工艺中取消所述层间膜9平坦化所需的BPSG回流工艺，取消BPSG回流工艺能节约热过程。由于不在需要采用BPSG回流工艺，故所述层间膜9也就不需要再采用BPSG氧化工艺形成，本发明第二较佳实施例中，所述层间膜9采用USG氧化工艺或TEOS氧化工艺形成。图6中，将所述层间膜9的形成工艺依然归类于图6中的第五层光刻工艺。
接触孔10，所述接触孔10的形成区域通过光刻定义。所述接触孔10的形成工艺包括如下分步骤：
如图5M所示，采用光刻工艺定义所述接触孔10的形成区域，之后依次对所述层间膜9和所述场氧8进行刻蚀形成所述接触孔10的开口206。
图5M中，所述器件单元区中，所述开口206仅位于对应的所述源区6和所述体区5的顶部。在所述器件单元区外周还形成有一个宽度大于开口206的开口206a，所述开口206a的底部将对应的所述第二导电类型柱和所述体区5打开。
图5M中，在所述器件单元区的所述栅极结构的多晶硅栅4的顶部未形成所述接触孔10的开口206。如图5N所示，图5N显示了所述栅极结构的引出位置区域，可以看出，所述栅极结构的引出位置的栅极沟槽201的宽度满足形成接触孔10的要求，故在图5N中，在所述栅极结构的引出位置的多晶硅栅4顶部形成有接触孔10的开口206。
通常，在所述开口206和所述开口206a形成之后，还包括进行第二导电类型重掺杂离子的体区引出区注入的步骤，所述体区引出区注入在所述源区6对应的所述开口206和所述开口206a的底部形成体区引出区，以实现后续的接触孔10和所述体区5之间的欧姆接触。
之后，在所述开口206和所述开口206a中填充金属如钨形成所述接触孔10。
上述形成所述接触孔10的工艺对应于图6中的第六层光刻工艺。
如图5O所示，之后形成正面金属层11，采用光刻定义加刻蚀工艺对所述正面金属层11进行图形化。图形化后的所述正面金属层11通常会形成和所述源区6以及所述体区5连接的源电极结构以及和所述多晶硅栅4连接的栅电极结构。所述栅电极结构通过所述栅极结构的引出位置处的所述接触孔10和所述多晶硅栅4接触。所述正面金属层11的形成工艺对应于图6中的第七层光刻工艺。
如图5P所示，形成接触衬垫，所述接触衬垫的形成区域通过光刻定义。所述接触衬垫通常由最顶层的所述正面金属层11组成。所述接触衬垫包括了引出所述源电极结构的源电极衬垫和引出所述栅电极结构的栅电极衬垫。所述接触衬垫的形成工艺对应于图6中的第八层光刻工艺。
步骤7、完成所述超级结器件的背面工艺。所述超级结器件的背面工艺包括：
对所述半导体衬底1进行背面减薄。
直接以减薄后的所述半导体衬底1作为所述漏区，这时要求所述半导体衬底1本身具有第一导电类型重掺杂。也能为：对减薄后的所述半导体衬底进行第一导电类型重掺杂的背面注入形成漏区。
在所述漏区背面形成背面金属层12。本发明第二较佳实施例中，所述超级结器件的背面工艺不需要采用光刻定义，故所述超级结器件的背面工艺包括在图6中的第八层光刻工艺中。
本发明第二较佳实施例中，超级结器件为N型器件，第一导电类型为N型，第二导电类型为P型；在其他实施例中也能为：超级结器件为P型器件，第一导电类型为P型，第二导电类型为N型。
和本发明第一较佳实施例相比，本发明第二较佳实施例中，仅将所述栅极结构的形成工艺和所述体区5的形成工艺的顺序对掉并增加一层形成第零层对准标记对应的光刻工艺，本发明第二较佳实施例依然能很好的降低超级结的热过程。
本发明第三较佳实施例超级结器件的制造方法：
如图7所示，是本发明第三较佳实施例超级结器件的制造方法的流程图；本发明第三较佳实施例超级结器件的制造方法的各步骤中的器件结构示意图也请参考图5A-图5Q所示；本发明第三较佳实施例超级结器件的制造方法包括如下步骤：
步骤一、形成所述栅极结构，所述栅极结构为沟槽栅。形成所述栅极结构各分步骤对应的附图请参考图5A至图5F所示，所述沟槽栅的形成工艺包括如下分步骤：
步骤11、如图5A所示，提供一晶圆，所述晶圆包括半导体衬底1和形成于所述半导体衬底1表面的具有第一导电类型掺杂的第一外延层2。
所述第一外延层2的掺杂浓度为1e15cm-3～1e17cm-3。所述第一外延层2的厚度为5微米～100微米。
如图5B所示，进行光刻工艺定义出栅极沟槽201的形成区域。
步骤12、如图5B所示，对所述第一外延层2进行刻蚀形成所述栅极沟槽201，在所述栅极结构的引出位置处的所述栅极沟槽201的宽度满足形成接触孔的要求。
本发明第三较佳实施例中，进行步骤11的光刻工艺之前还包括在所述第一外延层2表面形成第一硬质掩膜层的步骤，之后，先刻蚀所述第一硬质掩膜层再刻蚀所述第一外延层2形成所述栅极沟槽201；通常，在刻蚀所述第一硬质掩膜层后先去除光刻胶，之后在刻蚀所述第一外延层2。
进行步骤11的光刻工艺之前还包括在所述晶圆背面形成背面保护层的步骤。所述背面保护层包括依次叠加的第二多晶硅层301和第三氧化层302，所述第二多晶硅层301为无掺杂结构。所述第三氧化层302采用TEOS作为硅源的CVD工艺形成。
步骤13、如图5C所示，形成第一氧化层，所述第一氧化层形成在所述栅极沟槽201的侧面和底部表面并延伸到所述栅极沟槽201外的所述晶圆表面。所述第一氧化层用于形成后续的所述栅氧化层3，图5C中未显示所述第一氧化层，所述栅氧化层请参考图5F所示。
本发明第三较佳实施例中，所述第一氧化层采用热氧化工艺形成。
步骤12完成之后以及步骤13之前还包括对所述栅极沟槽201进行圆化的步骤，所述圆化包括：
采用热氧化工艺形成第一牺牲氧化层。
去除所述第一牺牲氧化层。
步骤14、如图5C所示，形成具有第一导电类型重掺杂的第一多晶硅层303，所述第一多晶硅层303同时覆盖在所述晶圆的正面、侧面和背面且所述第一多晶硅层303将所述栅极沟槽201完全填充。
通常，所述第一多晶硅层303采用炉管工艺形成，故在所述晶圆的正面、侧面和背面都会形成所述第一多晶硅层303。
所述第一多晶硅层303的掺杂浓度为1e20cm-3以上。
在所述晶圆的背面，所述第一多晶硅层303形成在所述背面保护层的表面。
步骤15、进行多晶硅外扩源去除工艺，包括：如图5D所示，去除所述晶圆的背面和侧面的所述第一多晶硅层303，防止在所述晶圆的侧面产生多晶硅残留。
本发明第三较佳实施例中，步骤15包括如下分步骤：
步骤151、如图5C所示，在所述晶圆正面的所述第一多晶硅层303表面形成第二氧化层304。
更优选择为，采用TEOS作为硅源的CVD工艺形成所述第二氧化层304。
步骤152、如图5C所示，在所述第二氧化层304的表面涂布第一光刻胶层305。
步骤153、如图5C所示，进行光刻胶清边工艺将所述晶圆边缘的所述第一光刻胶层305去除。光刻胶清边工艺能采用晶圆边缘曝光(WaferEdgeExposure，WEE)工艺实现，WEE工艺是采用激光对所述晶圆的边缘进行曝光，之后进行显影将所述晶圆边缘的光刻胶去除。通常，所述晶圆边缘的被去除区域的宽度为3毫米左右。
更优选择为，采用湿法刻蚀工艺去除所述第二氧化层304。
步骤154、如图5C所示，以所述第一光刻胶层305为掩膜将所述晶圆边缘的所述第二氧化层304去除。
步骤155、去除所述第一光刻胶层305。
步骤156、如图5D所示，以所述第二氧化层304为掩膜依次进行所述晶圆正面和背面的所述第一多晶硅层303的刻蚀，将所述第二氧化层304覆盖区域外的所述晶圆正面、侧面和背面的所述第一多晶硅层303都去除。
更优选择为，采用湿法刻蚀工艺去除所述第一多晶硅层303，例如对所述晶圆的正面和反面分别进行一次WBC工艺。和现有技术中仅进行背面的WBC工艺不同，本发明第三较佳实施例中在所述晶圆的正面形成了去边后的所述第二氧化层304后，还能进行所述晶圆正面的WBC工艺。正面和背面的WBC都以所述第二氧化层304为停止层。
步骤157、如图5D所示，去除所述第二氧化层304。
步骤16、如图5E所示，进行第一次平坦化，所述第一次平坦化将所述晶圆正面的位于所述栅极沟槽201外的所述第一多晶硅层303都去除且将位于所述栅极沟槽201区域的所述第一多晶硅层303的顶部表面和所述第一外延层2表面相平，由填充于所述栅极沟槽201中的所述第一多晶硅层303组成所述多晶硅栅，栅氧化层3由位于所述栅极沟槽201的侧面和底部表面的所述第一氧化层组成，由形成于所述栅极沟槽201中的所述栅氧化层3和所述多晶硅栅组成所述沟槽栅。
图5F是图5E对应的所述晶圆的中间区域的放大图。
本发明第三较佳实施例中，所述第一次平坦化停止在所述第一硬质掩膜层上之后去除所述第一硬质掩膜层。
所述第一次平坦化采用回刻工艺或者化学机械研磨工艺实现。
所述沟槽栅的形成工艺对应于图7中的第一层光刻工艺。
还包括步骤：如图5G所示，采用离子注入和退火推进工艺形成体区5，所述体区5的形成区域通过光刻定义。所述体区5的形成步骤对应于图7中的第二层光刻工艺。和图2所示的现有工艺相比，由于本发明第三较佳实施例中在所述体区5的形成工艺之前进行了所述栅极结构的形成工艺，故不需要再进行图2所示的第零层对准标记的形成工艺，这样能节省一层光罩及对应的光刻工艺。
步骤二、进行所述超级结的形成工艺，包括：
如图5I所示，在形成有所述沟槽栅的所述第一外延层2的平坦表面进行光刻工艺定义出超级结沟槽205的形成区域。
如图5I所示，对所述第一外延层2进行刻蚀形成超级结沟槽205。
如图5J所示，在所述超级结沟槽205中填充第二导电类型的第二外延层7；由填充于所述超级结沟槽205中的第二外延层7组成第二导电类型柱，由所述第二导电类型柱之间的所述第一外延层2组成第一导电类型柱，所述第一导电类型柱和所述第二导电类型柱交替排列形成所述超级结。
如图5K所示，进行第二次平坦化使形成有所述超级结的所述第一外延层2的表面为平坦表面。
更优选择为，所述超级结的形成工艺中采用了第二硬质掩膜层，采用了所述第二硬质掩膜层时所述超级结的形成工艺包括步骤：
如图5I所示，形成所述第二硬质掩膜层，所述第二硬质掩膜层由底部氧化层202、中间氮化层203和顶部氧化层204叠加而成。
采用光刻工艺定义出所述超级结沟槽205的形成区域。
依次对所述第二硬质掩膜层和所述第一外延层2进行刻蚀形成所述超级结沟槽205。
如图5J所示，去除所述第二硬质掩膜的顶部氧化层204，采用热氧化工艺形成第二牺牲氧化层并接着去除所述第二牺牲氧化层。
如图5J所示，去除所述第二硬质掩膜的中间氮化层203。
如图5J所示，在所述超级结沟槽205中进行外延填充形成所述第二外延层7。
如图5K所示，对所述第二外延层7进行化学机械研磨工艺实现所述第二次平坦化，使所述第二外延层7仅填充在所述超级结沟槽205中。
将所述第二硬质掩膜层的底部氧化层202全部去除或仅去除部分厚度。
步骤二对应于图7中的第三层光刻工艺。
在步骤二完成后，还包括步骤：
如图5H所示，进行源区6的形成工艺，所述源区6的形成区域通过光刻定义，采用离子注入和退火推进工艺形成所述源区6，在所述器件单元区中，所述源区6和对应的所述栅极结构的侧面自对准。
在所述终端区中不会形成所述源区6，故所述源区6需要采用一层光罩进行定义，所述源区6的形成工艺对应于图7中的第四层光刻工艺。
和本发明第一较佳实施例相比，本发明第三较佳实施例中，仅将所述源区6的形成工艺和所述超级结的形成工艺的顺序对掉。
如图5L所示，形成场氧8。本发明第三较佳实施例中，所述场氧8形成后不需要对所述场氧8进行刻蚀将所述器件单元区打开，故所述场氧8的形成工艺中能节省一块光罩，图7中，将所述场氧8的形成工艺依然归类于图7中的所述第三层光刻工艺。另外，所述场氧8没有经过光刻工艺加刻蚀工艺的图形化，故所述场氧8具有无爬坡的平坦结构。
如图5M所示，形成层间膜9。所述层间膜9覆盖在平坦的所述场氧8表面上，由于所述场氧8具有无爬坡的平坦结构，故所述层间膜9形成工艺中取消所述层间膜9平坦化所需的BPSG回流工艺，取消BPSG回流工艺能节约热过程。由于不在需要采用BPSG回流工艺，故所述层间膜9也就不需要再采用BPSG氧化工艺形成，本发明第三较佳实施例中，所述层间膜9采用USG氧化工艺或TEOS氧化工艺形成。图7中，将所述层间膜9的形成工艺依然归类于图7中的所述第三层光刻工艺。
接触孔10，所述接触孔10的形成区域通过光刻定义。所述接触孔10的形成工艺包括如下分步骤：
如图5M所示，采用光刻工艺定义所述接触孔10的形成区域，之后依次对所述层间膜9和所述场氧8进行刻蚀形成所述接触孔10的开口206。
图5M中，所述器件单元区中，所述开口206仅位于对应的所述源区6和所述体区5的顶部。在所述器件单元区外周还形成有一个宽度大于开口206的开口206a，所述开口206a的底部将对应的所述第二导电类型柱和所述体区5打开。
图5M中，在所述器件单元区的所述栅极结构的多晶硅栅4的顶部未形成所述接触孔10的开口206。如图5N所示，图5N显示了所述栅极结构的引出位置区域，可以看出，所述栅极结构的引出位置的栅极沟槽201的宽度满足形成接触孔10的要求，故在图5N中，在所述栅极结构的引出位置的多晶硅栅4顶部形成有接触孔10的开口206。
通常，在所述开口206和所述开口206a形成之后，还包括进行第二导电类型重掺杂离子的体区引出区注入的步骤，所述体区引出区注入在所述源区6对应的所述开口206和所述开口206a的底部形成体区引出区，以实现后续的接触孔10和所述体区5之间的欧姆接触。
之后，在所述开口206和所述开口206a中填充金属如钨形成所述接触孔10。
上述形成所述接触孔10的工艺对应于图7中的第五层光刻工艺。
如图5O所示，之后形成正面金属层11，采用光刻定义加刻蚀工艺对所述正面金属层11进行图形化。图形化后的所述正面金属层11通常会形成和所述源区6以及所述体区5连接的源电极结构以及和所述多晶硅栅4连接的栅电极结构。所述栅电极结构通过所述栅极结构的引出位置处的所述接触孔10和所述多晶硅栅4接触。所述正面金属层11的形成工艺对应于图7中的第六层光刻工艺。
如图5P所示，形成接触衬垫，所述接触衬垫的形成区域通过光刻定义。所述接触衬垫通常由最顶层的所述正面金属层11组成。所述接触衬垫包括了引出所述源电极结构的源电极衬垫和引出所述栅电极结构的栅电极衬垫。所述接触衬垫的形成工艺对应于图7中的第七层光刻工艺。
步骤7、完成所述超级结器件的背面工艺。所述超级结器件的背面工艺包括：
对所述半导体衬底1进行背面减薄。
直接以减薄后的所述半导体衬底1作为所述漏区，这时要求所述半导体衬底1本身具有第一导电类型重掺杂。也能为：对减薄后的所述半导体衬底进行第一导电类型重掺杂的背面注入形成漏区。
在所述漏区背面形成背面金属层12。本发明第三较佳实施例中，所述超级结器件的背面工艺不需要采用光刻定义，故所述超级结器件的背面工艺包括在图7中的第七层光刻工艺中。
本发明第三较佳实施例中，超级结器件为N型器件，第一导电类型为N型，第二导电类型为P型；在其他实施例中也能为：超级结器件为P型器件，第一导电类型为P型，第二导电类型为N型。
和本发明第一较佳实施例相比，本发明第三较佳实施例中，仅将所述源区6的形成工艺和所述超级结的形成工艺的顺序对掉，所述源区6的形成工艺的热过程会对所述超级结的形成工艺产生影响，但是整体上依然现有方法中对超级结的热过程的影响。
本发明第四较佳实施例超级结器件的制造方法：
如图8所示，是本发明第四较佳实施例超级结器件的制造方法的流程图；本发明第四较佳实施例超级结器件的制造方法的各步骤中的器件结构示意图也请参考图5A-图5Q所示；本发明第四较佳实施例超级结器件的制造方法包括步骤：
步骤一、形成所述栅极结构，所述栅极结构为沟槽栅。形成所述栅极结构各分步骤对应的附图请参考图5A至图5F所示，所述沟槽栅的形成工艺包括如下分步骤：
步骤11、如图5A所示，提供一晶圆，所述晶圆包括半导体衬底1和形成于所述半导体衬底1表面的具有第一导电类型掺杂的第一外延层2。
采用第零层光罩进行光刻并形成第零层对准标记。形成第零层对准标记的工艺对应于图6中的第一层光刻工艺。
进行所述体区5的形成工艺，所述体区5的结构请参考图5G所示，所述体区5的形成区域通过光刻定义，采用离子注入和退火推进工艺形成所述体区5。所述体区5的形成工艺对应于图6中的第二层光刻工艺。
所述第一外延层2的掺杂浓度为1e15cm-3～1e17cm-3。所述第一外延层2的厚度为5微米～100微米。
如图5B所示，进行光刻工艺定义出栅极沟槽201的形成区域。
步骤12、如图5B所示，对所述第一外延层2进行刻蚀形成所述栅极沟槽201，在所述栅极结构的引出位置处的所述栅极沟槽201的宽度满足形成接触孔的要求。
本发明第四较佳实施例中，进行步骤11的光刻工艺之前还包括在所述第一外延层2表面形成第一硬质掩膜层的步骤，之后，先刻蚀所述第一硬质掩膜层再刻蚀所述第一外延层2形成所述栅极沟槽201；通常，在刻蚀所述第一硬质掩膜层后先去除光刻胶，之后在刻蚀所述第一外延层2。
进行步骤11的光刻工艺之前还包括在所述晶圆背面形成背面保护层的步骤。所述背面保护层包括依次叠加的第二多晶硅层301和第三氧化层302，所述第二多晶硅层301为无掺杂结构。所述第三氧化层302采用TEOS作为硅源的CVD工艺形成。
步骤13、如图5C所示，形成第一氧化层，所述第一氧化层形成在所述栅极沟槽201的侧面和底部表面并延伸到所述栅极沟槽201外的所述晶圆表面。所述第一氧化层用于形成后续的所述栅氧化层3，图5C中未显示所述第一氧化层，所述栅氧化层请参考图5F所示。
本发明第四较佳实施例中，所述第一氧化层采用热氧化工艺形成。
步骤12完成之后以及步骤13之前还包括对所述栅极沟槽201进行圆化的步骤，所述圆化包括：
采用热氧化工艺形成第一牺牲氧化层。
去除所述第一牺牲氧化层。
步骤14、如图5C所示，形成具有第一导电类型重掺杂的第一多晶硅层303，所述第一多晶硅层303同时覆盖在所述晶圆的正面、侧面和背面且所述第一多晶硅层303将所述栅极沟槽201完全填充。
通常，所述第一多晶硅层303采用炉管工艺形成，故在所述晶圆的正面、侧面和背面都会形成所述第一多晶硅层303。
所述第一多晶硅层303的掺杂浓度为1e20cm-3以上。
在所述晶圆的背面，所述第一多晶硅层303形成在所述背面保护层的表面。
步骤15、进行多晶硅外扩源去除工艺，包括：如图5D所示，去除所述晶圆的背面和侧面的所述第一多晶硅层303，防止在所述晶圆的侧面产生多晶硅残留。
本发明第四较佳实施例中，步骤15包括如下分步骤：
步骤151、如图5C所示，在所述晶圆正面的所述第一多晶硅层303表面形成第二氧化层304。
更优选择为，采用TEOS作为硅源的CVD工艺形成所述第二氧化层304。
步骤152、如图5C所示，在所述第二氧化层304的表面涂布第一光刻胶层305。
步骤153、如图5C所示，进行光刻胶清边工艺将所述晶圆边缘的所述第一光刻胶层305去除。光刻胶清边工艺能采用晶圆边缘曝光(WaferEdgeExposure，WEE)工艺实现，WEE工艺是采用激光对所述晶圆的边缘进行曝光，之后进行显影将所述晶圆边缘的光刻胶去除。通常，所述晶圆边缘的被去除区域的宽度为3毫米左右。
更优选择为，采用湿法刻蚀工艺去除所述第二氧化层304。
步骤154、如图5C所示，以所述第一光刻胶层305为掩膜将所述晶圆边缘的所述第二氧化层304去除。
步骤155、去除所述第一光刻胶层305。
步骤156、如图5D所示，以所述第二氧化层304为掩膜依次进行所述晶圆正面和背面的所述第一多晶硅层303的刻蚀，将所述第二氧化层304覆盖区域外的所述晶圆正面、侧面和背面的所述第一多晶硅层303都去除。
更优选择为，采用湿法刻蚀工艺去除所述第一多晶硅层303，例如对所述晶圆的正面和反面分别进行一次WBC工艺。和现有技术中仅进行背面的WBC工艺不同，本发明第四较佳实施例中在所述晶圆的正面形成了去边后的所述第二氧化层304后，还能进行所述晶圆正面的WBC工艺。正面和背面的WBC都以所述第二氧化层304为停止层。
步骤157、如图5D所示，去除所述第二氧化层304。
步骤16、如图5E所示，进行第一次平坦化，所述第一次平坦化将所述晶圆正面的位于所述栅极沟槽201外的所述第一多晶硅层303都去除且将位于所述栅极沟槽201区域的所述第一多晶硅层303的顶部表面和所述第一外延层2表面相平，由填充于所述栅极沟槽201中的所述第一多晶硅层303组成所述多晶硅栅，栅氧化层3由位于所述栅极沟槽201的侧面和底部表面的所述第一氧化层组成，由形成于所述栅极沟槽201中的所述栅氧化层3和所述多晶硅栅组成所述沟槽栅。
图5F是图5E对应的所述晶圆的中间区域的放大图。
本发明第四较佳实施例中，所述第一次平坦化停止在所述第一硬质掩膜层上之后去除所述第一硬质掩膜层。
所述第一次平坦化采用回刻工艺或者化学机械研磨工艺实现。
所述沟槽栅的形成工艺对应于图8中的第三层光刻工艺。
步骤二、进行所述超级结的形成工艺，包括：
如图5I所示，在形成有所述沟槽栅的所述第一外延层2的平坦表面进行光刻工艺定义出超级结沟槽205的形成区域。
如图5I所示，对所述第一外延层2进行刻蚀形成超级结沟槽205。
如图5J所示，在所述超级结沟槽205中填充第二导电类型的第二外延层7；由填充于所述超级结沟槽205中的第二外延层7组成第二导电类型柱，由所述第二导电类型柱之间的所述第一外延层2组成第一导电类型柱，所述第一导电类型柱和所述第二导电类型柱交替排列形成所述超级结。
如图5K所示，进行第二次平坦化使形成有所述超级结的所述第一外延层2的表面为平坦表面。
更优选择为，所述超级结的形成工艺中采用了第二硬质掩膜层，采用了所述第二硬质掩膜层时所述超级结的形成工艺包括步骤：
如图5I所示，形成所述第二硬质掩膜层，所述第二硬质掩膜层由底部氧化层202、中间氮化层203和顶部氧化层204叠加而成。
采用光刻工艺定义出所述超级结沟槽205的形成区域。
依次对所述第二硬质掩膜层和所述第一外延层2进行刻蚀形成所述超级结沟槽205。
如图5J所示，去除所述第二硬质掩膜的顶部氧化层204，采用热氧化工艺形成第二牺牲氧化层并接着去除所述第二牺牲氧化层。
如图5J所示，去除所述第二硬质掩膜的中间氮化层203。
如图5J所示，在所述超级结沟槽205中进行外延填充形成所述第二外延层7。
如图5K所示，对所述第二外延层7进行化学机械研磨工艺实现所述第二次平坦化，使所述第二外延层7仅填充在所述超级结沟槽205中。
将所述第二硬质掩膜层的底部氧化层202全部去除或仅去除部分厚度。
步骤二对应于图8中的第四层光刻工艺。
在步骤二完成后，还包括步骤：
如图5H所示，进行源区6的形成工艺，所述源区6的形成区域通过光刻定义，采用离子注入和退火推进工艺形成所述源区6，在所述器件单元区中，所述源区6和对应的所述栅极结构的侧面自对准。
在所述终端区中不会形成所述源区6，故所述源区6需要采用一层光罩进行定义，所述源区6的形成工艺对应于图8中的第五层光刻工艺。
如图5L所示，形成场氧8。本发明第四较佳实施例中，所述场氧8形成后不需要对所述场氧8进行刻蚀将所述器件单元区打开，故所述场氧8的形成工艺中能节省一块光罩，图8中，将所述场氧8的形成工艺依然归类于图8中的第四层光刻工艺。另外，所述场氧8没有经过光刻工艺加刻蚀工艺的图形化，故所述场氧8具有无爬坡的平坦结构。
如图5M所示，形成层间膜9。所述层间膜9覆盖在平坦的所述场氧8表面上，由于所述场氧8具有无爬坡的平坦结构，故所述层间膜9形成工艺中取消所述层间膜9平坦化所需的BPSG回流工艺，取消BPSG回流工艺能节约热过程。由于不在需要采用BPSG回流工艺，故所述层间膜9也就不需要再采用BPSG氧化工艺形成，本发明第四较佳实施例中，所述层间膜9采用USG氧化工艺或TEOS氧化工艺形成。图8中，将所述层间膜9的形成工艺依然归类于图8中的第四层光刻工艺。
接触孔10，所述接触孔10的形成区域通过光刻定义。所述接触孔10的形成工艺包括如下分步骤：
如图5M所示，采用光刻工艺定义所述接触孔10的形成区域，之后依次对所述层间膜9和所述场氧8进行刻蚀形成所述接触孔10的开口206。
图5M中，所述器件单元区中，所述开口206仅位于对应的所述源区6和所述体区5的顶部。在所述器件单元区外周还形成有一个宽度大于开口206的开口206a，所述开口206a的底部将对应的所述第二导电类型柱和所述体区5打开。
图5M中，在所述器件单元区的所述栅极结构的多晶硅栅4的顶部未形成所述接触孔10的开口206。如图5N所示，图5N显示了所述栅极结构的引出位置区域，可以看出，所述栅极结构的引出位置的栅极沟槽201的宽度满足形成接触孔10的要求，故在图5N中，在所述栅极结构的引出位置的多晶硅栅4顶部形成有接触孔10的开口206。
通常，在所述开口206和所述开口206a形成之后，还包括进行第二导电类型重掺杂离子的体区引出区注入的步骤，所述体区引出区注入在所述源区6对应的所述开口206和所述开口206a的底部形成体区引出区，以实现后续的接触孔10和所述体区5之间的欧姆接触。
之后，在所述开口206和所述开口206a中填充金属如钨形成所述接触孔10。
上述形成所述接触孔10的工艺对应于图8中的第六层光刻工艺。
如图5O所示，之后形成正面金属层11，采用光刻定义加刻蚀工艺对所述正面金属层11进行图形化。图形化后的所述正面金属层11通常会形成和所述源区6以及所述体区5连接的源电极结构以及和所述多晶硅栅4连接的栅电极结构。所述栅电极结构通过所述栅极结构的引出位置处的所述接触孔和所述多晶硅栅接触。所述正面金属层11的形成工艺对应于图8中的第七层光刻工艺。
如图5P所示，形成接触衬垫，所述接触衬垫的形成区域通过光刻定义。所述接触衬垫通常由最顶层的所述正面金属层11组成。所述接触衬垫包括了引出所述源电极结构的源电极衬垫和引出所述栅电极结构的栅电极衬垫。所述接触衬垫的形成工艺对应于图8中的第八层光刻工艺。
步骤7、完成所述超级结器件的背面工艺。所述超级结器件的背面工艺包括：
对所述半导体衬底1进行背面减薄。
直接以减薄后的所述半导体衬底1作为所述漏区，这时要求所述半导体衬底1本身具有第一导电类型重掺杂。也能为：对减薄后的所述半导体衬底进行第一导电类型重掺杂的背面注入形成漏区。
在所述漏区背面形成背面金属层12。本发明第二较佳实施例中，所述超级结器件的背面工艺不需要采用光刻定义，故所述超级结器件的背面工艺包括在图8中的第八层光刻工艺中。
本发明第四较佳实施例中，超级结器件为N型器件，第一导电类型为N型，第二导电类型为P型；在其他实施例中也能为：超级结器件为P型器件，第一导电类型为P型，第二导电类型为N型。
和本发明第二较佳实施例相比，本发明第四较佳实施例中，仅将所述源区6的形成工艺和所述超级结的形成工艺的顺序对掉，所述源区6的形成工艺的热过程会对所述超级结的形成工艺产生影响，但是整体上依然现有方法中对超级结的热过程的影响。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (18)

1.一种超级结器件的制造方法，其特征在于，采用全平工艺实现，使栅极结构的形成工艺位于超级结的形成工艺之前，包括如下步骤：
步骤一、形成所述栅极结构，所述栅极结构为沟槽栅，所述沟槽栅的形成工艺包括如下分步骤：
步骤11、提供一晶圆，所述晶圆包括半导体衬底和形成于所述半导体衬底表面的具有第一导电类型掺杂的第一外延层，进行光刻工艺定义出栅极沟槽的形成区域；
步骤12、对所述第一外延层进行刻蚀形成所述栅极沟槽，在所述栅极结构的引出位置处的所述栅极沟槽的宽度满足形成接触孔的要求；
步骤13、形成第一氧化层，所述第一氧化层形成在所述栅极沟槽的侧面和底部表面并延伸到所述栅极沟槽外的所述晶圆表面；
步骤14、形成具有第一导电类型重掺杂的第一多晶硅层，所述第一多晶硅层同时覆盖在所述晶圆的正面、侧面和背面且所述第一多晶硅层将所述栅极沟槽完全填充；
步骤15、进行多晶硅外扩源去除工艺，包括：去除所述晶圆的背面和侧面的所述第一多晶硅层，防止在所述晶圆的侧面产生多晶硅残留；
步骤16、进行第一次平坦化，所述第一次平坦化将所述晶圆正面的位于所述栅极沟槽外的所述第一多晶硅层都去除且将位于所述栅极沟槽区域的所述第一多晶硅层的顶部表面和所述第一外延层表面相平，由填充于所述栅极沟槽中的所述第一多晶硅层组成所述多晶硅栅，栅氧化层由位于所述栅极沟槽的侧面和底部表面的所述第一氧化层组成，由形成于所述栅极沟槽中的所述栅氧化层和所述多晶硅栅组成所述沟槽栅；
步骤二、进行所述超级结的形成工艺，包括：
在形成有所述沟槽栅的所述第一外延层的平坦表面进行光刻工艺定义出超级结沟槽的形成区域；
对所述第一外延层进行刻蚀形成超级结沟槽；
在所述超级结沟槽中填充第二导电类型的第二外延层，由填充于所述超级结沟槽中的第二外延层组成第二导电类型柱，由所述第二导电类型柱之间的所述第一外延层组成第一导电类型柱，所述第一导电类型柱和所述第二导电类型柱交替排列形成所述超级结；
进行第二次平坦化使形成有所述超级结的所述第一外延层的表面为平坦表面。
2.如权利要求1所述的超级结器件的制造方法，其特征在于：步骤一中，进行步骤11的光刻工艺之前还包括在所述第一外延层表面形成第一硬质掩膜层的步骤，之后，先刻蚀所述第一硬质掩膜层再刻蚀所述第一外延层形成所述栅极沟槽；
所述第一次平坦化停止在所述第一硬质掩膜层上之后去除所述第一硬质掩膜层。
3.如权利要求1所述的超级结器件的制造方法，其特征在于：步骤一中，所述第一氧化层采用热氧化工艺形成；
步骤12完成之后以及步骤13之前还包括对所述栅极沟槽进行圆化的步骤，所述圆化包括：
采用热氧化工艺形成第一牺牲氧化层；
去除所述第一牺牲氧化层。
4.如权利要求1所述的超级结器件的制造方法，其特征在于：步骤15包括如下分步骤：
步骤151、在所述晶圆正面的所述第一多晶硅层表面形成第二氧化层；
步骤152、在所述第二氧化层的表面涂布第一光刻胶层；
步骤153、进行光刻胶清边工艺将所述晶圆边缘的所述第一光刻胶层去除；
步骤154、以所述第一光刻胶层为掩膜将所述晶圆边缘的所述第二氧化层去除；
步骤155、去除所述第一光刻胶层；
步骤156、以所述第二氧化层为掩膜依次进行所述晶圆正面和背面的所述第一多晶硅层的刻蚀，将所述第二氧化层覆盖区域外的所述晶圆正面、侧面和背面的所述第一多晶硅层都去除；
步骤157、去除所述第二氧化层。
5.如权利要求4所述的超级结器件的制造方法，其特征在于：步骤151中，采用TEOS作为硅源的CVD工艺形成所述第二氧化层；
步骤153和步骤157中都采用湿法刻蚀工艺去除所述第二氧化层；
步骤156中采用湿法刻蚀工艺去除所述第一多晶硅层。
6.如权利要求4所述的超级结器件的制造方法，其特征在于：步骤一中，进行步骤11的光刻工艺之前还包括在所述晶圆背面形成背面保护层的步骤；
步骤14中，在所述晶圆的背面，所述第一多晶硅层形成在所述背面保护层的表面。
7.如权利要求6所述的超级结器件的制造方法，其特征在于：所述背面保护层包括依次叠加的第二多晶硅层和第三氧化层，所述第二多晶硅层为无掺杂结构。
8.如权利要求4所述的超级结器件的制造方法，其特征在于：步骤16中，所述第一次平坦化采用回刻工艺或者化学机械研磨工艺实现。
9.如权利要求1所述的超级结器件的制造方法，其特征在于，还包括步骤：采用离子注入和退火推进工艺形成体区，所述体区的形成区域通过光刻定义。
10.如权利要求9所述的超级结器件的制造方法，其特征在于：所述体区的形成工艺设置在步骤二之前。
11.如权利要求10所述的超级结器件的制造方法，其特征在于：所述体区的形成工艺设置在步骤一之前，在形成所述体区之前还包括采用第零层光罩进行光刻并形成第零层对准标记的步骤。
12.如权利要求10所述的超级结器件的制造方法，其特征在于：所述体区的形成工艺设置在步骤一之后。
13.如权利要求1所述的超级结器件的制造方法，其特征在于，还包括步骤：采用离子注入和退火推进工艺形成源区，所述源区的形成区域通过光刻定义，在器件单元区中，所述源区和对应的所述栅极结构的侧面自对准。
14.如权利要求13所述的超级结器件的制造方法，其特征在于：所述源区的形成工艺设置在步骤一之后以及步骤二之前；或者，所述源区的形成工艺设置在步骤二之后。
15.如权利要求14所述的超级结器件的制造方法，其特征在于：在步骤二完成后，还包括步骤：
形成场氧、层间膜、接触孔，所述接触孔的形成区域通过光刻定义，所述栅极结构的引出位置处形成有对应的所述接触孔；
之后形成正面金属层，采用光刻定义加刻蚀工艺对所述正面金属层进行图形化，图形化后的所述正面金属层所形成的电极包括栅电极结构，所述栅电极结构通过所述栅极结构的引出位置处的所述接触孔和所述多晶硅栅接触；
形成接触衬垫，所述接触衬垫的形成区域通过光刻定义；
完成所述超级结器件的背面工艺。
16.如权利要求15所述的超级结器件的制造方法，其特征在于：所述场氧具有无爬坡的平坦结构，所述层间膜覆盖在平坦的所述场氧表面上；
所述层间膜采用USG氧化工艺或TEOS氧化工艺形成。
17.如权利要求1所述的超级结器件的制造方法，其特征在于：步骤二中，所述超级结的形成工艺中采用了第二硬质掩膜层，所述第二硬质掩膜层由底部氧化层、中间氮化层和顶部氧化层叠加而成，采用了所述第二硬质掩膜层时所述超级结的形成工艺包括步骤：
形成所述第二硬质掩膜层；
采用光刻工艺定义出所述超级结沟槽的形成区域；
依次对所述第二硬质掩膜层和所述第一外延层进行刻蚀形成所述超级结沟槽；
去除所述第二硬质掩膜的顶部氧化层，采用热氧化工艺形成第二牺牲氧化层并接着去除所述第二牺牲氧化层；
去除所述第二硬质掩膜的中间氮化层；
在所述超级结沟槽中进行外延填充形成所述第二外延层；
对所述第二外延层进行化学机械研磨工艺实现所述第二次平坦化，使所述第二外延层仅填充在所述超级结沟槽中；
将所述第二硬质掩膜层的底部氧化层全部去除或仅去除部分厚度。
18.如权利要求15所述的超级结器件的制造方法，其特征在于：所述超级结器件的背面工艺包括：
对所述半导体衬底进行背面减薄；
所述半导体衬底为第一导电类型重掺杂，直接以减薄后的所述半导体衬底作为第一导电类型重掺杂的漏区；或者对减薄后的所述半导体衬底进行第一导电类型重掺杂的背面注入形成漏区；
在所述漏区背面形成背面金属层。
CN202010847247.2A 2020-08-21 2020-08-21 超级结器件的制造方法 Active CN112002643B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010847247.2A CN112002643B (zh) 2020-08-21 2020-08-21 超级结器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010847247.2A CN112002643B (zh) 2020-08-21 2020-08-21 超级结器件的制造方法

Publications (2)

Publication Number Publication Date
CN112002643A CN112002643A (zh) 2020-11-27
CN112002643B true CN112002643B (zh) 2023-08-22

Family

ID=73473467

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010847247.2A Active CN112002643B (zh) 2020-08-21 2020-08-21 超级结器件的制造方法

Country Status (1)

Country Link
CN (1) CN112002643B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114023650B (zh) * 2021-10-18 2023-08-22 上海华虹宏力半导体制造有限公司 超级结器件的制造方法
CN114023649B (zh) * 2021-10-18 2024-03-19 上海华虹宏力半导体制造有限公司 超级结器件的制造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738207A (zh) * 2011-04-07 2012-10-17 上海华虹Nec电子有限公司 超级结器件的终端保护结构及制造方法
US8564058B1 (en) * 2012-08-07 2013-10-22 Force Mos Technology Co., Ltd. Super-junction trench MOSFET with multiple trenched gates in unit cell
CN103578999A (zh) * 2012-08-01 2014-02-12 上海华虹Nec电子有限公司 一种超级结的制备工艺方法
CN104517855A (zh) * 2014-09-11 2015-04-15 上海华虹宏力半导体制造有限公司 超级结半导体器件制造方法
CN106847897A (zh) * 2017-01-04 2017-06-13 上海华虹宏力半导体制造有限公司 平面栅超级结器件的制造方法
CN107895737A (zh) * 2017-11-30 2018-04-10 上海华虹宏力半导体制造有限公司 沟槽栅功率晶体管及其制造方法
CN107994076A (zh) * 2016-10-26 2018-05-04 深圳尚阳通科技有限公司 沟槽栅超结器件的制造方法
CN111446170A (zh) * 2020-04-23 2020-07-24 上海华虹宏力半导体制造有限公司 超级结器件的制造方法
CN111540685A (zh) * 2020-05-29 2020-08-14 上海华虹宏力半导体制造有限公司 超级结器件的制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099320B2 (en) * 2013-09-19 2015-08-04 Force Mos Technology Co., Ltd. Super-junction structures having implanted regions surrounding an N epitaxial layer in deep trench

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738207A (zh) * 2011-04-07 2012-10-17 上海华虹Nec电子有限公司 超级结器件的终端保护结构及制造方法
CN103578999A (zh) * 2012-08-01 2014-02-12 上海华虹Nec电子有限公司 一种超级结的制备工艺方法
US8564058B1 (en) * 2012-08-07 2013-10-22 Force Mos Technology Co., Ltd. Super-junction trench MOSFET with multiple trenched gates in unit cell
CN104517855A (zh) * 2014-09-11 2015-04-15 上海华虹宏力半导体制造有限公司 超级结半导体器件制造方法
CN107994076A (zh) * 2016-10-26 2018-05-04 深圳尚阳通科技有限公司 沟槽栅超结器件的制造方法
CN106847897A (zh) * 2017-01-04 2017-06-13 上海华虹宏力半导体制造有限公司 平面栅超级结器件的制造方法
CN107895737A (zh) * 2017-11-30 2018-04-10 上海华虹宏力半导体制造有限公司 沟槽栅功率晶体管及其制造方法
CN111446170A (zh) * 2020-04-23 2020-07-24 上海华虹宏力半导体制造有限公司 超级结器件的制造方法
CN111540685A (zh) * 2020-05-29 2020-08-14 上海华虹宏力半导体制造有限公司 超级结器件的制造方法

Also Published As

Publication number Publication date
CN112002643A (zh) 2020-11-27

Similar Documents

Publication Publication Date Title
CN113745116B (zh) 超级结器件及其制造方法
JP2007515079A (ja) 従来の端子を備えた超接合装置の製造方法
CN111370487B (zh) 沟槽栅mosfet器件及其制造方法
CN112713184A (zh) 具有屏蔽栅的沟槽栅mosfet及其制造方法
CN111883592A (zh) 屏蔽栅沟槽功率器件及其制造方法
CN111986997A (zh) 超级结器件的制造方法
CN111081779A (zh) 一种屏蔽栅沟槽式mosfet及其制造方法
CN112002643B (zh) 超级结器件的制造方法
CN111900090B (zh) 超级结器件的制造方法
CN111900089B (zh) 超级结器件的制造方法
CN111200025A (zh) 超结器件及其制造方法
CN114300539A (zh) 一种辐射加固的ldmos器件结构及制备方法
CN114023650B (zh) 超级结器件的制造方法
CN114023649B (zh) 超级结器件的制造方法
US20230006037A1 (en) Super Junction Structure and Method for Manufacturing the Same
CN109755314B (zh) 超结器件及其制造方法
CN109148557B (zh) 超结器件及其制造方法
CN112447844A (zh) 半导体器件的制造方法
CN112397506A (zh) 沟槽栅功率器件及其制造方法
CN116646251B (zh) 超级结器件的制造方法、超级结器件、芯片和电路
CN213601874U (zh) 一种mosfet器件
CN109148556B (zh) 超结器件及其制造方法
CN112234103A (zh) 一种mosfet器件及制备方法
CN109148558B (zh) 超结器件及其制造方法
CN116364752A (zh) 超结器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant