CN114300539A - 一种辐射加固的ldmos器件结构及制备方法 - Google Patents
一种辐射加固的ldmos器件结构及制备方法 Download PDFInfo
- Publication number
- CN114300539A CN114300539A CN202111469848.5A CN202111469848A CN114300539A CN 114300539 A CN114300539 A CN 114300539A CN 202111469848 A CN202111469848 A CN 202111469848A CN 114300539 A CN114300539 A CN 114300539A
- Authority
- CN
- China
- Prior art keywords
- region
- heavily doped
- doped region
- radiation
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开一种辐射加固的LDMOS器件结构及制备方法，属于集成电路领域，包括P型硅衬底、N型埋层、P‑外延层、P‑体区、N‑漂移区、Psink重掺杂区域、N+重掺杂区域、P+重掺杂区域、STI区域、多晶栅区域。利用多晶栅区域截止漏极与源极之间的漏电通道，提升器件的抗总剂量辐射性能；结构中N型埋层位于P型硅衬底和P‑外延层之间，使得器件形成电位隔离，实现器件的高侧应用；在P‑体区位置增加Psink重掺杂区域，同时提高重掺杂的注入深度，减小非平衡载流子流过P‑体区的路径长度和电阻率，提升器件的抗单粒子辐射能力。
Description
技术领域
本发明涉及集成电路技术领域，特别涉及一种辐射加固的LDMOS器件结构及制备方法。
背景技术
BCD工艺技术是SGS Thomson公司于上世纪80年代中期发明的在当时极具创新性的集成电路工艺技术。BCD工艺技术在同一芯片上集成了具有精确模拟功能的双极型(Bipolar)器件、数字设计的CMOS器件和高压大功率结构的DMOS器件等不同器件。模拟电路作为外部世界与数字系统之间的接口，CMOS逻辑电路作为信号处理的核心，而高压/功率部分则用于驱动外部负载。
LDMOS由于更容易与CMOS工艺兼容而被广泛采用，LDMOS是一种双扩散结构的功率器件。这项技术是在相同的源/漏区域注入两次，一次注入浓度较大的砷(As)，另一次注入浓度较小的硼(B)。注入之后再进行一个高温推结过程，由于硼扩散比砷快，所以在栅极边界下会沿着横向扩散更远，形成一个有浓度梯度的沟道，它的沟道长度由这两次横向扩散的距离之差决定。为了增加击穿电压，在有源区和漏区之间有一个漂移区。LDMOS中的漂移区是该类器件设计的关键，漂移区的杂质浓度比较低，因此，当LDMOS接高压时，漂移区由于是高阻，能够承受更高的电压。
随着航天整机系统不断发展，越来越多地需要供电电源产品满足宽电压输入范围、大功率驱动能力等性能要求，抗辐照BCD工艺可用于生产宇航卫星、航天器、空间站等航天系统所需的主要核心元器件。但是非加固的工艺上研制的抗辐射电源管理芯片无法满足航天应用要求，严重制约了我国在该领域的抗辐射核心器件的研制。
在抗辐射加固的BCD工艺中，LDMOS器件的辐射加固是核心难点，需要解决LDMOS器件的总剂量辐射效应和单粒子辐射效应造成的器件问题。
总剂量辐射效应是由于采用自对准工艺制作的晶体管，多晶硅栅在场氧和栅氧过渡区产生了一个寄生晶体管，这个寄生晶体管对总剂量效应十分敏感。因为场氧和栅氧化层在辐射条件下，会电离出电子-空穴对；由于陷阱的俘获作用，在Si/SiO2系统的SiO2一侧堆积正电荷，形成界面态，严重影响到晶体管的I-V特性，随着辐射剂量的增加，边缘寄生晶体管漏电流也迅速上升，当漏电流增加到接近本征晶体管的开态电流时，晶体管会永久开启，导致器件失效。LDMOS器件的电离辐照总剂量辐射效应相较于CMOS器件更为显著，主要是由于器件的栅氧较厚、氧化层隔离结构相对更多，辐射感应产生的氧化层陷阱电荷及其界面态会更加明显地导致阈值电压漂移、跨导下降和击穿电压降低等电特性改变，乃至器件失效。
单粒子辐射效应主要解决LDMOS器件的单粒子栅穿和单粒子烧毁效应。由于LDMOS器件的单粒子栅穿(SEGR)是由积累在栅-漏重叠区Si/SiO2界面的感生电荷所造成的栅介质局部临界高电场引起局部介质击穿，因此最直接有效的方法是对栅进行加固，提高栅介质的击穿电压值；由于LDMOS器件在源区存在n+pn-寄生晶体管结构。当高能粒子从源区或者沟道区入射到器件内部时电离出大量电子空穴对，电子由横向的电场作用向漏区漂移，部分空穴在电场的作用下向p+区漂移与扩散，在pp+区的分布电阻上产生压降，导致寄生晶体管开启。由于LDMOS器件工作在高压大电流的状态下，因此寄生晶体管开启后急易产生电流过载，造成器件烧毁。
发明内容
本发明的目的在于提供一种辐射加固的LDMOS器件结构及制备方法，以解决器件的总剂量辐射效应和单粒子辐射效应造成的器件失效的问题。
为解决上述技术问题，本发明提供了一种辐射加固的LDMOS器件结构，包括P型硅衬底、N型埋层、P-外延层、P-体区、N-漂移区、Psink重掺杂区域、N+重掺杂区域、P+重掺杂区域、STI区域、多晶栅区域；
所述N型埋层位于所述P型硅衬底的上方，所述P-外延层位于所述N型埋层的上方；P-体区、N-漂移区、Psink重掺杂区域、N+重掺杂区域、P+重掺杂区域、STI区域位于所述P-外延层中；所述多晶栅区域位于所述P-外延层的外表面；
所述P-体区和所述N-漂移区中均有N+重掺杂区域，所述P-体区中的N+重掺杂区域为源极，所述N-漂移区中的N+重掺杂区域为漏极；所述P+重掺杂区域位于所述P-体区中，作为体极；
所述多晶栅区域作为栅极，为环形结构，漏极位于环形结构的中间区域，源极位于环形结构的外围，所述P+重掺杂区域与所述N+重掺杂区域相接触，形成源体短接的结构。
可选的，所述N-漂移区位于所述P-外延层的中间区域，所述P-体区位于所述N-漂移区的外围，所述Psink重掺杂区域位于所述P-体区的下方。
可选的，所述多晶栅区域的间距Lspace为2～10μm；所述辐射加固的LDMOS器件结构的栅极纵向宽度Wdevice为20～100μm；所述的P-体区与所述多晶栅区域交叠的区域Ldevice为0.2～0.5μm；所述多晶栅区域的横向宽度Lgate为0.6～1.25μm；所述的N-漂移区与所述多晶栅区域交叠的区域Ldrift为0.25～0.6μm。
可选的，所述N型埋层浓度为1E16～1E17cm-3；所述P-外延层的厚度为4～6μm；所述P-外延层的浓度为1E14～1E15cm-3；所述N-漂移区的浓度为1E17～3E17cm-3；
所述Psink重掺杂区的掺杂浓度大于所述P-体区的掺杂浓度；所述P-体区的浓度为5E17～1E18cm-3，所述Psink重掺杂区的浓度为1E18～5E18cm-3。
可选的，所述N+重掺杂区域的掺杂浓度大于N-漂移区的掺杂浓度；所述P+重掺杂区域的掺杂浓度大于P-体区的掺杂浓度。
可选的，所述多晶栅区域的切角R为30°～60°。
本发明还提供了一种辐射加固的LDMOS器件结构的制备方法，包括：
提供P型硅衬底，在其表面依次形成N型埋层和P-外延层；
在所述P-外延层上进行一次氧化，形成薄氧化缓冲层，再淀积氮化硅，形成硬掩模层；
表面涂覆光刻胶，依次刻蚀硬掩模层、薄氧化缓冲层和P-外延层，完成STI浅槽隔离，形成有源区；
去除剩余的光刻胶，通过高密度等离子体淀积填充STI槽，利用化学机械抛光平坦化去除硬掩模层和薄氧化缓冲层，形成STI浅槽隔离层；
表面涂覆光刻胶，进行Psink区光刻，注入硼离子，形成Psink重掺杂区域；
去除剩余光刻胶，表面重新涂覆光刻胶，进行N-漂移区光刻，注入磷离子，形成N-漂移区；
去除剩余光刻胶，表面淀积多晶，再重新涂覆光刻胶，进行P-体区光刻，刻蚀掉P-体区的多晶，注入硼离子和砷离子，退火后形成P-体区；
再进行栅极光刻，刻蚀掉栅极以外部分的多晶，形成栅极区域；
去除剩余光刻胶，表面重新涂覆光刻胶，进行P+区光刻，注入硼离子，形成P+区域；
去除剩余光刻胶，表面重新涂覆光刻胶，进行N+区光刻，注入磷离子，形成N+区域；
去除剩余光刻胶，表面重新涂覆光刻胶，进行P+区、N+区和栅极光刻，淀积金属，利用化学机械抛光平坦化，去除表面金属，去除剩余光刻胶，完成制备金属电极区。
可选的，所述N型埋层的形成方法为：在P型硅衬底表面通过高能量离子注入机注入磷离子，退火形成N型埋层。
在本发明提供的辐射加固的LDMOS器件结构及制备方法中，通过优化设计LDMOS器件版图，采用环栅结构替代条栅结构，有效截止场区隔离边缘的漏电通道，解决LDMOS器件总剂量辐射效应造成的源极和漏极漏电的问题；通过在P-体区下方增加P型重掺杂区域，优化体区的电场分布，降低体区的导通电阻，辐射效应在漂移区以及P阱中电离产生的非平衡空穴，能很容易的通过P型重掺杂区低阻通路由体接触区流出，避免了寄生管的开启，抑制了由寄生开启电流导致器件烧毁的发生。
附图说明
图1是本发明提供的辐射加固的LDMOS器件结构的横截面示意图；
图2是本发明提供的辐射加固的LDMOS器件结构的俯视示意图；
图3是在P型硅衬底表面形成N型埋层和P-外延层的示意图；
图4是在P-外延层上形成薄氧化缓冲层和硬掩模层的示意图；
图5是完成STI浅槽隔离形成有源区的示意图；
图6是去除硬掩模层和薄氧化缓冲层形成STI浅槽隔离层的示意图；
图7是注入硼离子形成Psink重掺杂区域的示意图；
图8是注入磷离子形成N-漂移区的示意图；
图9是进行P-体区光刻形成P-体区的示意图；
图10是刻蚀掉栅极以外部分的多晶形成栅极区域的示意图；
图11是注入硼离子形成P+区域的示意图；
图12是注入磷离子形成N+区域的示意图；
图13是完成制备金属电极区的示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种辐射加固的LDMOS器件结构及制备方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
本发明提供了一种辐射加固的LDMOS器件结构，其横截面如图1所示，包括P型硅衬底1、N型埋层2、P-外延层3、P-体区4、N-漂移区5、Psink重掺杂区域6、N+重掺杂区域7、P+重掺杂区域8、STI区域9、多晶栅区域10；所述N型埋层2位于所述P型硅衬底1的上方，所述P-外延层3位于所述N型埋层2的上方；P-体区4、N-漂移区5、Psink重掺杂区域6、N+重掺杂区域7、P+重掺杂区域8、STI区域9位于所述P-外延层3中；所述多晶栅区域10位于所述P-外延层3的外表面。
请继续参阅图1，所述P-体区4和所述N-漂移区5中均有N+重掺杂区域7，所述P-体区4中的N+重掺杂区域7为源极，所述N-漂移区5中的N+重掺杂区域7为漏极；所述P+重掺杂区域8位于所述P-体区4中，作为体极；所述多晶栅区域10为栅极。
所述多晶栅区域10为环形结构，漏极位于环形结构的中间区域，源极位于环形结构的外围，所述P+重掺杂区域8与所述N+重掺杂区域7相接触，形成源体短接的结构。所述N-漂移区5位于所述P-外延层3的中间区域，所述P-体区4位于所述N-漂移区5的外围，所述Psink重掺杂区域6位于所述P-体区4的下方。
利用多晶栅区域10截止漏极与源极之间的漏电通道，提升器件的抗总剂量辐射性能；结构中N型埋层位于P型硅衬底和P-外延层之间，使得器件形成电位隔离，实现器件的高侧应用；在P-体区位置增加Psink重掺杂区域6，同时提高重掺杂的注入深度，减小非平衡载流子流过P-体区4的路径长度和电阻率，提升器件的抗单粒子辐射能力。
所述辐射加固的LDMOS器件结构的俯视图如图2所示，所述多晶栅区域10的间距Lspace为2～10μm；所述辐射加固的LDMOS器件结构的栅极纵向宽度Wdevice为20～100μm；所述的P-体区4与所述多晶栅区域10交叠的区域Ldevice为0.2～0.5μm；所述多晶栅区域10的横向宽度Lgate为0.6～1.25μm；所述的N-漂移区5与所述多晶栅区域10交叠的区域Ldrift为0.25～0.6μm。所述N型埋层2浓度为1E16～1E17cm-3；所述P-外延层3的厚度为4～6μm；所述P-外延层3的浓度为1E14～1E15cm-3；所述N-漂移区5的浓度为1E17～3E17cm-3；所述Psink重掺杂区6的掺杂浓度大于所述P-体区4的掺杂浓度；所述P-体区4的浓度为5E17～1E18cm-3，所述Psink重掺杂区6的浓度为1E18～5E18cm-3。所述N+重掺杂区域7的掺杂浓度大于N-漂移区5的掺杂浓度；所述P+重掺杂区域8的掺杂浓度大于P-体区4的掺杂浓度。所述多晶栅区域10的切角R为30°～60°。
实施例二
本发明还提供了一种辐射加固的LDMOS器件结构的制备方法，用以制备如图1和如图2所示的辐射加固的LDMOS器件结构，该方法包括如下步骤：
如图3所示，提供P型硅衬底，在其表面通过高能量离子注入机注入磷离子，退火形成N型埋层，在N型埋层表面生长P-外延层；
如图4所示，在所述P-外延层上进行一次氧化，形成薄氧化缓冲层，再淀积氮化硅，形成硬掩模层；
如图5所示，表面涂覆光刻胶，依次刻蚀硬掩模层、薄氧化缓冲层和P-外延层，完成STI浅槽隔离，形成有源区；
如图6所示，去除剩余的光刻胶，通过高密度等离子体淀积填充STI槽，利用化学机械抛光平坦化去除硬掩模层和薄氧化缓冲层，形成STI浅槽隔离层；
如图7所示，表面涂覆光刻胶，进行Psink区光刻，注入硼离子，形成Psink重掺杂区域；
如图8所示，去除剩余光刻胶，表面重新涂覆光刻胶，进行N-漂移区光刻，注入磷离子，形成N-漂移区；
如图9所示，去除剩余光刻胶，表面淀积多晶，再重新涂覆光刻胶，进行P-体区光刻，刻蚀掉P-体区的多晶，注入硼离子和砷离子，退火后形成P-体区；
如图10所示，再进行栅极光刻，刻蚀掉栅极以外部分的多晶，形成栅极区域；
如图11所示，去除剩余光刻胶，表面重新涂覆光刻胶，进行P+区光刻，注入硼离子，形成P+区域；
如图12所示，去除剩余光刻胶，表面重新涂覆光刻胶，进行N+区光刻，注入磷离子，形成N+区域；
如图13所示，去除剩余光刻胶，表面重新涂覆光刻胶，进行P+区、N+区和栅极光刻，淀积金属，利用化学机械抛光平坦化，去除表面金属，去除剩余光刻胶，完成制备金属电极区。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (8)
1.一种辐射加固的LDMOS器件结构，其特征在于，包括P型硅衬底(1)、N型埋层(2)、P-外延层(3)、P-体区(4)、N-漂移区(5)、Psink重掺杂区域(6)、N+重掺杂区域(7)、P+重掺杂区域(8)、STI区域(9)、多晶栅区域(10)；
所述N型埋层(2)位于所述P型硅衬底(1)的上方，所述P-外延层(3)位于所述N型埋层(2)的上方；P-体区(4)、N-漂移区(5)、Psink重掺杂区域(6)、N+重掺杂区域(7)、P+重掺杂区域(8)、STI区域(9)位于所述P-外延层(3)中；所述多晶栅区域(10)位于所述P-外延层(3)的外表面；
所述P-体区(4)和所述N-漂移区(5)中均有N+重掺杂区域(7)，所述P-体区(4)中的N+重掺杂区域(7)为源极，所述N-漂移区(5)中的N+重掺杂区域(7)为漏极；所述P+重掺杂区域(8)位于所述P-体区(4)中，作为体极；
所述多晶栅区域(10)作为栅极，为环形结构，漏极位于环形结构的中间区域，源极位于环形结构的外围，所述P+重掺杂区域(8)与所述N+重掺杂区域(7)相接触，形成源体短接的结构。
2.如权利要求1所述的辐射加固的LDMOS器件结构，其特征在于，所述N-漂移区(5)位于所述P-外延层(3)的中间区域，所述P-体区(4)位于所述N-漂移区(5)的外围，所述Psink重掺杂区域(6)位于所述P-体区(4)的下方。
3.如权利要求1所述的辐射加固的LDMOS器件结构，其特征在于，所述多晶栅区域(10)的间距Lspace为2～10μm；所述辐射加固的LDMOS器件结构的栅极纵向宽度Wdevice为20～100μm；所述的P-体区(4)与所述多晶栅区域(10)交叠的区域Ldevice为0.2～0.5μm；所述多晶栅区域(10)的横向宽度Lgate为0.6～1.25μm；所述的N-漂移区(5)与所述多晶栅区域(10)交叠的区域Ldrift为0.25～0.6μm。
4.如权利要求1所述的辐射加固的LDMOS器件结构，其特征在于，所述N型埋层(2)浓度为1E16～1E17cm-3；所述P-外延层(3)的厚度为4～6μm；所述P-外延层(3)的浓度为1E14～1E15cm-3；所述N-漂移区(5)的浓度为1E17～3E17cm-3；
所述Psink重掺杂区(6)的掺杂浓度大于所述P-体区(4)的掺杂浓度；所述P-体区(4)的浓度为5E17～1E18cm-3，所述Psink重掺杂区(6)的浓度为1E18～5E18cm-3。
5.如权利要求4所述的辐射加固的LDMOS器件结构，其特征在于，所述N+重掺杂区域(7)的掺杂浓度大于N-漂移区(5)的掺杂浓度；所述P+重掺杂区域(8)的掺杂浓度大于P-体区(4)的掺杂浓度。
6.如权利要求1所述的辐射加固的LDMOS器件结构，其特征在于，所述多晶栅区域(10)的切角R为30°～60°。
7.一种辐射加固的LDMOS器件结构的制备方法，其特征在于，包括：
提供P型硅衬底，在其表面依次形成N型埋层和P-外延层；
在所述P-外延层上进行一次氧化，形成薄氧化缓冲层，再淀积氮化硅，形成硬掩模层；
表面涂覆光刻胶，依次刻蚀硬掩模层、薄氧化缓冲层和P-外延层，完成STI浅槽隔离，形成有源区；
去除剩余的光刻胶，通过高密度等离子体淀积填充STI槽，利用化学机械抛光平坦化去除硬掩模层和薄氧化缓冲层，形成STI浅槽隔离层；
表面涂覆光刻胶，进行Psink区光刻，注入硼离子，形成Psink重掺杂区域；
去除剩余光刻胶，表面重新涂覆光刻胶，进行N-漂移区光刻，注入磷离子，形成N-漂移区；
去除剩余光刻胶，表面淀积多晶，再重新涂覆光刻胶，进行P-体区光刻，刻蚀掉P-体区的多晶，注入硼离子和砷离子，退火后形成P-体区；
再进行栅极光刻，刻蚀掉栅极以外部分的多晶，形成栅极区域；
去除剩余光刻胶，表面重新涂覆光刻胶，进行P+区光刻，注入硼离子，形成P+区域；
去除剩余光刻胶，表面重新涂覆光刻胶，进行N+区光刻，注入磷离子，形成N+区域；
去除剩余光刻胶，表面重新涂覆光刻胶，进行P+区、N+区和栅极光刻，淀积金属，利用化学机械抛光平坦化，去除表面金属，去除剩余光刻胶，完成制备金属电极区。
8.如权利要求7所述的辐射加固的LDMOS器件结构的制备方法，其特征在于，所述N型埋层的形成方法为：在P型硅衬底表面通过高能量离子注入机注入磷离子，退火形成N型埋层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111469848.5A CN114300539A (zh) | 2021-12-03 | 2021-12-03 | 一种辐射加固的ldmos器件结构及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111469848.5A CN114300539A (zh) | 2021-12-03 | 2021-12-03 | 一种辐射加固的ldmos器件结构及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114300539A true CN114300539A (zh) | 2022-04-08 |
Family
ID=80965316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111469848.5A Pending CN114300539A (zh) | 2021-12-03 | 2021-12-03 | 一种辐射加固的ldmos器件结构及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114300539A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115788421A (zh) * | 2023-02-14 | 2023-03-14 | 山东交通学院 | 一种集成式自然γ能谱测井仪 |
| CN117238970A (zh) * | 2023-11-13 | 2023-12-15 | 中国电子科技集团公司第五十八研究所 | 高压抗辐射横向mosfet器件 |
-
2021
- 2021-12-03 CN CN202111469848.5A patent/CN114300539A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115788421A (zh) * | 2023-02-14 | 2023-03-14 | 山东交通学院 | 一种集成式自然γ能谱测井仪 |
| CN117238970A (zh) * | 2023-11-13 | 2023-12-15 | 中国电子科技集团公司第五十八研究所 | 高压抗辐射横向mosfet器件 |
| CN117238970B (zh) * | 2023-11-13 | 2024-02-09 | 中国电子科技集团公司第五十八研究所 | 高压抗辐射横向mosfet器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3413250B2 (ja) | 半導体装置及びその製造方法 | |
| TWI392086B (zh) | 具有堆疊異質摻雜邊緣及漸進漂移區域之改良式減少表面場的高壓ｐ型金屬氧化半導體裝置 | |
| CN110718546B (zh) | 绝缘栅极半导体器件及其制造方法 | |
| EP0718892B1 (en) | Semiconductor device including insulated gate bipolar transistor and method of fabricating the same | |
| US20180358433A1 (en) | Method of manufacturing lv/mv super junction trench power mosfets | |
| US8841718B2 (en) | Pseudo self aligned radhard MOSFET and process of manufacture | |
| TWI229941B (en) | High voltage metal-oxide semiconductor device | |
| CN112713184A (zh) | 具有屏蔽栅的沟槽栅mosfet及其制造方法 | |
| CN114300539A (zh) | 一种辐射加固的ldmos器件结构及制备方法 | |
| CN112117332A (zh) | Ldmos器件及工艺方法 | |
| CN110010690B (zh) | Nldmos的制造方法 | |
| CN112510081B (zh) | 一种星用抗辐射沟槽型mos管的加固结构和制备方法 | |
| CN109755292B (zh) | 超结器件及其制造方法 | |
| CN112002643B (zh) | 超级结器件的制造方法 | |
| CN111200025A (zh) | 超结器件及其制造方法 | |
| CN109119458B (zh) | 隔离结构及工艺方法 | |
| CN108428632B (zh) | 超结器件的制造方法 | |
| CN115425079A (zh) | 一种沟槽型双层栅功率器件及其制造方法 | |
| CN115295417A (zh) | 一种横向变掺杂高压ldmos及其制作方法 | |
| CN111370402B (zh) | 一种应用于烧结炉温控系统的静电保护器件 | |
| CN110707043B (zh) | 一种带硅化物的场加固抗总剂量辐射cmos器件及工艺 | |
| CN108389857B (zh) | 提高维持电压的多晶硅假栅静电释放器件及其制作方法 | |
| CN112397506A (zh) | 沟槽栅功率器件及其制造方法 | |
| CN113314592A (zh) | 一种集成sbr的低损耗高压超结器件及其制备方法 | |
| CN108364945B (zh) | 一种提高维持电压的双栅栅控静电释放器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |