CN117238970A - 高压抗辐射横向mosfet器件 - Google Patents
高压抗辐射横向mosfet器件 Download PDFInfo
- Publication number
- CN117238970A CN117238970A CN202311498492.7A CN202311498492A CN117238970A CN 117238970 A CN117238970 A CN 117238970A CN 202311498492 A CN202311498492 A CN 202311498492A CN 117238970 A CN117238970 A CN 117238970A
- Authority
- CN
- China
- Prior art keywords
- region
- field
- type
- conductivity type
- heavily doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005855 radiation Effects 0.000 title claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000002347 injection Methods 0.000 claims description 117
- 239000007924 injection Substances 0.000 claims description 117
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 95
- 229920005591 polysilicon Polymers 0.000 claims description 95
- 239000007943 implant Substances 0.000 claims description 13
- 238000002513 implantation Methods 0.000 claims description 13
- 230000003071 parasitic effect Effects 0.000 abstract description 15
- 238000000034 method Methods 0.000 description 12
- 239000002184 metal Substances 0.000 description 10
- 230000008569 process Effects 0.000 description 9
- 230000000903 blocking effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000002245 particle Substances 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005865 ionizing radiation Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000191 radiation effect Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种高压抗辐射横向MOSFET器件。其包括：器件基底，包括第一导电类型衬底以及位于第一导电类型衬底上的第二导电类型漂移区；器件单元，制备在所述第二导电类型漂移区，包括栅源有源区以及位于所述栅源有源区内圈的漏极有源区，其中，所述栅源有源区呈环形且具有一个场区开口，以基于所述场区开口使得所述栅源有源区呈非闭合状态；通道截止单元，与所述栅源有源区的场区开口对应并与场区开口两侧的栅源有源区对应交叠，以用于截止漏极有源区与栅源有源区间的漏电通道。本发明在总剂量辐射环境下避免场区漏电和寄生通道开启，提高抗总剂量辐射能力。
Description
技术领域
本发明涉及一种MOSFET器件，尤其是一种高压抗辐射横向MOSFET器件。
背景技术
高压横向双扩散MOSFET（LDMOS）器件作为一种关键器件，在航天器、卫星等空间和军用电子系统的模拟开关、高压驱动芯片中发挥着重要作用，然而LDMOS器件对电离辐射效应非常敏感。
电离辐射产生的电荷可能会导致制造过程中使用的介质材料产生不稳定的缺陷，这些缺陷会导致LDMOS器件的阈值电压漂移、强漏电流和/或寄生导电通路的形成。特别是对于高压LDMOS器件，随着工作电压的增加，器件受辐射效应的影响越大，高压器件的抗辐射能力限制了其在空间辐射环境的应用。
由上述说明可知，为使LDMOS器件可在恶劣的辐照环境中正常工作，必须对高压LDMOS器件进行抗辐射加固。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种高压抗辐射横向MOSFET器件，其在总剂量辐射环境下避免场区漏电和寄生通道开启，提高抗总剂量辐射能力。
按照本发明提供的技术方案，所述高压抗辐射横向MOSFET器件，所述横向MOSFET器件包括：
器件基底，包括第一导电类型衬底以及位于第一导电类型衬底上的第二导电类型漂移区；
器件单元，制备在所述第二导电类型漂移区，包括栅源有源区以及位于所述栅源有源区内圈的漏极有源区，其中，所述栅源有源区呈环形且具有一个场区开口，以基于所述场区开口使得所述栅源有源区呈非闭合状态；
通道截止单元，与所述栅源有源区的场区开口对应并与场区开口两侧的栅源有源区对应交叠，以用于截止漏极有源区与栅源有源区间的漏电通道。
所述栅源有源区包括制备于第二导电类型漂移区内的第一导电类型阱区以及用于配置场区开口的场氧化层，其中，
所述第一导电类型阱区呈环形，漏极有源区位于第一导电类型阱区的内圈；
在所述第一导电类型阱区内设置第一导电类型重掺杂区以及位于所述第一导电类型重掺杂区内圈的第二导电类型第一重掺杂区，第一导电类型重掺杂区、第二导电类型第一重掺杂区均呈环形，且第一导电类型重掺杂区、第二导电类型第一重掺杂区与栅源有源区内场氧化层对应的区域形成缺口，以基于第一导电类型重掺杂区的缺口、第二导电类型第一重掺杂区的缺口以及栅源有源区内的场氧化层形成场区开口；
所述场氧化层位于第二导电类型漂移区上。
所述通道截止单元至少包括第一导电类型第一场注入区，其中，
在所述横向MOSFET器件的俯视平面上，第一导电类型第一场注入区的长度大于场区开口的宽度，以使得第一导电类型第一场注入区的两端与场区开口两侧的栅源有源区交叠；
第一导电类型第一场注入区同时分布于第一导电类型阱区以及第二导电类型漂移区内，其中，
第一导电类型第一场注入区的第一区域侧边邻近漏极有源区，第一导电类型第一场注入区的第一区域侧边位于第一导电类型阱区外且不超出栅源有源区；
第一导电类型第一场注入区的第二区域侧边位于第一导电类型阱区内，且所述第一导电类型第一场注入区的第二区域侧边不超过第一导电类型阱区的第二边缘。
第一导电类型第一场注入区的第二区域侧边进入第二导电类型第一重掺杂区内，第一导电类型第一场注入区的端部与第二导电类型第一重掺杂区接触，且第一导电类型第一场注入区的第二区域侧边与栅极导电多晶硅的第二边缘平齐；
栅极导电多晶硅位于第二导电类型第一重掺杂区上方，且与所述第二导电类型第一重掺杂区交叠。
通道截止单元还包括第一导电类型第二场注入区，其中，
第一导电类型第二场注入区位于第一导电类型阱区内，第一导电类型第二场注入区呈环形且与第一导电类型阱区的形状相适配；
第一导电类型第二场注入区的第二区域侧边位于第一导电类型重掺杂区第二边缘外，第一导电类型第二场注入区的第一区域侧边进入第一导电类型重掺杂区内。
第一导电类型第一场注入区的第二区域侧边进入第一导电类型重掺杂区内或与第一导电类型阱区的第二边缘平齐时，第一导电类型第一场注入区的两端与第一导电类型重掺杂区、第二导电类型第一重掺杂区均接触。
第一导电类型第一场注入区的任一端部与栅源有源区的交叠尺寸为2μm~10μm；第一导电类型第一场注入区的注入剂量为1E14~1E15cm-2。
所述第一导电类型第一场注入区的宽度为5μm~10μm。
还包括与场区开口对应的场区导电多晶硅，其中，
所述场区导电多晶硅位于场区开口的外侧，且场区导电多晶硅分布于与栅源有源区对应的场氧化层上；
场区导电多晶硅的宽度不大于场区开口的宽度；
场区导电多晶硅的第一边缘位于第一导电类型阱区的第二边缘与第一导电类型重掺杂区的第二边缘之间，场区导电多晶硅的第二边缘位于第一导电类型阱区的第二边缘外。
场区导电多晶硅的第一边缘与第一导电类型阱区的第二边缘之间的交叠尺寸为2μm~5μm；
场区导电多晶硅的第二边缘与第一导电类型阱区的第二边缘之间的交叠尺寸为5μm~15μm。
所述场区导电多晶硅处于浮空状态或配置处于0电位状态。
所述漏极有源区包括第二导电类型缓冲区以及位于所述第二导电类型缓冲区内的第二导电类型第二重掺杂区，其中，
第二导电类型缓冲区位于第二导电类型漂移区内。
本发明的优点：当利用场区开口提高耐压且使得栅源有源区形成非闭合结构时，通过第一导电类型第一场注入区与场区开口两侧的栅源有源区交叠，利用第一导电类型第一场注入区与栅源有源区配合，可截止总剂量辐射情况下源漏之间的寄生漏电通道，避免发生场区漏电问题，提高了器件的抗总剂量辐射能力。同时，在利用场区导电多晶硅可减小所述场区导电多晶硅下方的表面电势，在总剂量辐照情况下，避免第一导电类型阱区的反型漏电，进一步提高抗总剂量辐射能力；场区导电多晶硅与栅极导电多晶硅可同时生成，不增加额外工艺和制造成本；此外，通过第二导电类型第二场注入区可避免发生单粒子烧毁效应，进一步提高所述横向 器件的工作可靠性。
附图说明
图1为本发明第一种实施例的横向MOSFET器件的俯视图。
图2为本发明第二种实施例的横向MOSFET器件的俯视图。
图3为本发明第三种实施例的横向MOSFET器件的俯视图。
图4为本发明第四种实施例的横向MOSFET器件的俯视图。
图5为图2中A-B向的剖视图。
图6为图2中C-D向的剖视图。
图7为图2中E-F向的剖视图。
图8为传统的器件在辐射前后栅极电压与漏极电流之间的关系示意图。
图9为本发明的器件在辐射前后栅极电压与漏极电流之间的关系示意图。
附图标记说明：1-P型衬底、10-场区开口、11-栅源有源区、21-P型阱区、211-P型阱区内边界线、22-P型第一场注入区、23-P型重掺杂区、24-P型第二场注入区、30-N型第二重掺杂区、31-N型缓冲区、32-N型漂移区、33-N型第一重掺杂区、331-N型第一重掺杂区内边界线、34-漏极有源区、41-栅极导电多晶硅、411-栅极导电多晶硅外边界线、42-场区导电多晶硅、51-场氧化层、52-第一栅氧化层、53-第二栅氧化层。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
为了在总剂量辐射环境下避免场区漏电和寄生通道开启，提高抗总剂量辐射能力，对高压抗辐射横向MOSFET器件，以第一导电类型为P型为例，本发明的一种实施例中，所述横向MOSFET器件包括：
器件基底，包括P型衬底1以及位于P型衬底1上的N型漂移区32；
器件单元，制备在所述N型漂移区32，包括栅源有源区11以及位于所述栅源有源区11内圈的漏极有源区34，其中，所述栅源有源区11呈环形且具有一个场区开口10，以基于所述场区开口10使得所述栅源有源区11呈非闭合状态；
通道截止单元，与所述栅源有源区11的场区开口10对应并与场区开口10两侧的栅源有源区11对应交叠，以用于截止漏极有源区34与栅源有源区11间的漏电通道。
具体地，器件基底可采用现有常用的衬底材料，如器件基底可采用硅衬底或SOI（Silicon-On-Insulator）衬底等形式，器件基底的类型可根据需要选择，以能满足实际的应用需求为准。图5、图6和图7中示出了器件基底的一种实施例，图中，器件基底包括P型衬底1以及位于P型衬底1上的N型漂移区32，N型漂移区32可采用外延工艺制备在P型衬底1上，或者通过注入和扩散工艺形成，在P型衬底1上制备形成N型漂移区32的方式以及过程可根据需要选择，具体以能形成所需的器件基底为准。
对形成横向MOSFET器件，一般包括器件单元，也即利用器件单元实现MOSFET器件的器件功能。一般地，器件单元制备在N型漂移区32。与现有MOSFET器件相一致，横向MOSFET器件需具有栅源有源区11以及漏极有源区34，图1~图7示出的实施例中，栅源有源区11、漏极有源区34均制备于N型漂移区32的同一表面，具体地，利用漏极有源区34可形成横向MOSFET器件的漏电极，利用栅源有源区11可形成横向MOSFET器件的源电极与栅电极。
图1~图4中示出了器件单元在N型漂移区32上的俯视图，图中，栅源有源区11以及漏极有源区34的主体均呈环形，漏极有源区34位于栅源有源区11的内圈，也即栅源有源区11所在的内径大于漏极有源区34所在环形的内径，一般地，漏极有源区34位于横向MOSFET器件的中心区。此外，为了能提高所形成横向MOSFET器件的耐压，可在栅源有源区11内配置场区开口10，场区开口10的数量一般仅为一个，利用场区开口10可使得栅源有源区11形成非闭合状态。
一般地，需要在形成场区开口10布置漏电极的金属引线，而在布置了漏电极的金属引线且在总剂量辐射较高的情况下，容易在场区开口10发生漏电的问题，具体地：总剂量辐射环境下，场区开口10在高压强电场作用下，P型阱区21的表面发生反型并积累N型载流子，使得源漏之间形成漏电通道，导致器件的关态漏电增加，也即会发生场区漏电以及寄生通道开启。
为了能避免场区漏电和寄生通道开启，本发明的一种实施例中，需要设置通道截止单元，其中，所述通道截止单元与所述栅源有源区11的场区开口10对应并与场区开口10两侧的栅源有源区11对应交叠，以用于截止漏极有源区34与栅源有源区11间的漏电通道，也即利用通道截止单元可截止漏电通道，避免或减弱场区漏电的问题，从而可提高抗总剂量辐照的能力。
本发明的一种实施例中，所述栅源有源区11包括制备于N型漂移区32内的P型阱区21以及用于配置场区开口10的场氧化层51，其中，
所述P型阱区21呈环形，漏极有源区34位于P型阱区21的内圈；
在所述P型阱区21内设置P型重掺杂区23以及位于所述P型重掺杂区23内圈的N型第一重掺杂区33，P型重掺杂区23、N型第一重掺杂区33均呈环形，且P型重掺杂区23、N型第一重掺杂区33与栅源有源区11内场氧化层51对应的区域形成缺口，以基于P型重掺杂区23的缺口、N型第一重掺杂区33的缺口以及栅源有源区11内的场氧化层51形成场区开口10；
所述场氧化层51位于N型漂移区32上。
图1~图7中示出了器件单元内栅源有源区11以及漏极有源区34的一种实施例，对栅源有源区11，图中包括P型阱区21以及用于配置形成场区开口10的场氧化层51，具体地，P型阱区21呈环形，P型阱区21可采用本技术领域常用的技术手段制备在N型漂移区32内，一般地，在N型漂移区32内，P型阱区21从N型漂移区32的表面垂直向P型衬底1方向延伸，P型阱区21的深度小于N型漂移区32的厚度。
P型阱区21呈闭合的环形结构且具有一定的宽度，图1中，采用虚线表示P型阱区21所在的位置，图中，最外圈的虚线为P型阱区21的外边界线，内侧标注211的虚线即为P型阱区21的内边界线，也即P型阱区21具有第一边缘与第二边缘，P型阱区21的第二边缘形成外边界线，P型阱区21的第一边缘形成内边界线，图中，P型阱区21的内边界线即为P型阱区内边界线211；内边界线与外边界线之间的区域即为P型阱区21。漏极有源区34位于P型阱区21内边界线的内圈，也即位于P型阱区21内边界线所围合的区域内。
在P型阱区21内设置P型重掺杂区23以及N型第一重掺杂区33，图1~图4中，P型阱区21、P型重掺杂区23以及N型第一重掺杂区33均呈椭圆形或跑道型，利用椭圆形或跑道型的形状可在提高耐压情况下，降低源端电场峰值，从而提高器件的表面击穿电压。P型重掺杂区23更邻近P型阱区21的外边界线，N型第一重掺杂区33更邻近P型阱区21的内边界线，P型重掺杂区23与N型第一重掺杂区33相互间隔，也即P型重掺杂区23与N型第一重掺杂区33间不接触，一般地，N型第一重掺杂区33、P型重掺杂区23以及P型阱区21呈同心分布。图1中，N型第一重掺杂区33也具有一定的宽度，N型第一重掺杂区33的内边界线即为N型第一重掺杂区内边界线331，N型第一重掺杂区33的外边界线邻近P型重掺杂区23。
一般地，栅源有源区11可利用场氧化层51与漏极有源区34间隔，为了能配置形成场区开口10，需要在栅源有源区11内也设置场氧化层51，也即场氧化层51还需要延伸进入栅源有源区11内，场区开口10的大小与栅源有源区11内场氧化层51的宽度对应，栅源有源区11内场氧化层51的宽度，具体是指在所述横向MOSFET器件的俯视平面上宽度，如图1~图4中左右方向的横向宽度。
场氧化层51延伸进入栅源有源区11内后，当采用离子注入方式形成P型重掺杂区23以及N型第一重掺杂区33时，会使得与场氧化层51对应的区域无法进行离子注入，也即形成缺口；而未被场氧化层51覆盖的区域，可正常制备得到P型重掺杂区23以及N型第一重掺杂区33，从而，基于P型重掺杂区23的缺口、N型第一重掺杂区33的缺口以及栅源有源区11内的场氧化层51形成场区开口10。
当然，具体实施时，还可以其他工艺方式形成与栅源有源区11对应的缺口，具体形成缺口的方式以及工艺过程可根据需要选择。一般地，场氧化层51可采用热氧化等工艺制备形成在N型漂移区32上，具体制备形成场氧化层51的工艺方式可根据需要选择，以能制备形成所需的场氧化层51为准。
本技术领域人员可知，栅源有源区11以及漏极有源区34均为定义的区域范围，对栅源有源区11的区域范围由P型阱区21、P型重掺杂区23以及N型第一重掺杂区33等分布的位置确定，图1~图4中示出了栅源有源区11以及漏极有源区34的一种区域分布示意图。图中，栅源有源区11的内边界线位于P型阱区21的内边界线与漏极有源区34之间，栅源有源区11的外边界线一般与P型重掺杂区23的第二边缘平齐或略微超过P型重掺杂区23的第二边缘。为了便于示出栅源有源区11的位置，图1~图4中，栅源有源区11的外边界线位于P型重掺杂区23的第二边缘内侧。
本发明的一种实施例中，所述通道截止单元至少包括P型第一场注入区22，其中，
在所述横向MOSFET器件的俯视平面上，P型第一场注入区22的长度大于场区开口10的宽度，以使得P型第一场注入区22的两端与场区开口10两侧的栅源有源区11交叠；
P型第一场注入区22同时分布于P型阱区21以及N型漂移区32内，其中，
P型第一场注入区22的第一区域侧边邻近漏极有源区34，P型第一场注入区22的第一区域侧边位于P型阱区21外且不超出栅源有源区11；
P型第一场注入区22的第二区域侧边位于P型阱区21内，且所述P型第一场注入区22的第二区域侧边不超过P型阱区21的第二边缘。
为了能实现漏电通道截止，所述通道截止单元至少包括P型第一场注入区22，图1~图7示出了P型第一场注入区22的一种实施例，其中，由图1~图4可知，P型第一场注入区22的长度大于场区开口10的宽度，其中，P型第一场注入区22的宽度即为图1~图4中沿左右方向两端的距离。
P型第一场注入区22分布于栅源有源区11内，当P型第一场注入区22的长度大于场区开口10的宽度，可使得P型第一场注入区22的两端与场区开口10两侧的栅源有源区11交叠，具体交叠的情况下面会具体解释说明。
由图1~图7可知，P型第一场注入区22同时分布于P型阱区21以及N型漂移区32内，P型第一场注入区22的注入深度要小于P型阱区21在N型漂移区32内的深度。图1~图4中，P型第一场注入区22呈条状或块状，因此，P型第一场注入区22具有两个对应的侧边，具体为：所述两个对应的侧边为第一区域侧边以及第二区域侧边，第一区域侧边、第二区域侧边为沿P型第一场注入区22的长度方向分布，所述P型第一场注入区22的长度方向即为横向MOSFET器件俯视平面上的长度方向。第一区域侧边邻近漏极有源区34，而第二区域侧边更邻近P型阱区21的外边界线。
具体实施时，P型第一场注入区22的第一区域侧边位于P型阱区21外，也即位于P型阱区21的内边界线外的N型漂移区32内，且P型第一场注入区22的第一区域侧边需要不超过栅源有源区11。同时，P型第一场注入区22的第二区域侧边需要位于P型阱区21内，且不超过P型阱区21的第二边缘，也即不超过P型阱区21的外边界线。
本发明的一种实施例中，通过设置与场区开口10对应的P型第一场注入区22，可以提高场区寄生MOS器件阱区的掺杂浓度，增加场区寄生器件的开启电压，避免总剂量辐射下场区的寄生沟道开启，从而避免辐射引起的关态漏电增加问题，也即可实现截止漏极有源区34与栅源有源区11间的漏电通道。
此外，为了能形成P型第一场注入区22，可在形成场氧化层51前进行P型第一场注入区22的制备，具体制备工艺顺序以及制备工艺可根据需要选择，以能形成本发明所需的P型第一场注入区22为准。
图1~图3以及图5~图7中示出了P型第一场注入区22的一种实施例，其中，P型第一场注入区22的第二区域侧边进入N型第一重掺杂区33内，P型第一场注入区22的端部与N型第一重掺杂区33接触，且P型第一场注入区22的第二区域侧边与栅极导电多晶硅41的第二边缘平齐，此时，可减小P型第一场注入区22对N型第一重掺杂区33的影响，避免器件的饱和电流降低；栅极导电多晶硅41位于N型第一重掺杂区33上方，且与所述N型第一重掺杂区33交叠。
由上述说明可知，N型第一重掺杂区33具有缺口，因此，P型第一场注入区22的第二区域侧边进入N型第一重掺杂区33内，具体是指P型第一场注入区22的第二区域侧边的端部位于N型第一重掺杂区33，中间的部分仅位于P型阱区21内，此时，P型第一场注入区22的两端会与N型第一重掺杂区33接触，也即P型第一场注入区22形成与场区开口10两侧栅源有源区11的交叠。
为了能形成横向MOSFET器件的栅电极，还包括栅极导电多晶硅41，图1~图4中，栅极导电多晶硅41也呈环形，根据分布位置的不同，栅极导电多晶硅41需分布于场氧化层51以及第一栅氧化层52上，下面会结合图5~图7对栅极导电多晶硅41具体的分布位置进行说明。对环形的栅极导电多晶硅41，所述栅极导电多晶硅41具有第一边缘以及第二边缘，其中，栅极导电多晶硅41的第一边缘为栅极导电多晶硅41的内边界线，栅极导电多晶硅41的第二边缘为栅极导电多晶硅41的外边界线，栅极导电多晶硅41的内边界线更邻近漏极有源区34；图1中，栅极导电多晶硅41的第二边缘即为栅极导电多晶硅外边界线411。
在横向MOSFET器件的俯视平面上，栅极导电多晶硅41向N型漂移区32投影时，栅极导电多晶硅41与N型第一重掺杂区33交叠，也即栅极导电多晶硅41的投影区域会部分落在N型第一重掺杂区33内，图1~图4中，栅极导电多晶硅41的第二边缘投影后位于N型第一重掺杂区33内，栅极导电多晶硅41第一边缘的投影位于栅源有源区11的内边界线外。
图1~图3、图5和图6中，示出了P型第一场注入区22的第二区域侧边与栅极导电多晶硅41的第二边缘平齐的一种实施例，此时，栅极导电多晶硅41向N型漂移区32内投影时，栅极导电多晶硅41的第二边缘投影与P型第一场注入区22的第二区域侧边重合。
本发明的一种实施例中，通道截止单元还包括P型第二场注入区24，其中，
P型第二场注入区24位于P型阱区21内，P型第二场注入区24呈环形且与P型阱区21的形状相适配；
P型第二场注入区24的第二区域侧边位于P型重掺杂区23的第二边缘外，P型第二场注入区24的第一区域侧边进入P型重掺杂区23内。
图3中示出了在P型阱区21内还设置P型第二场注入区24的一种实施例，P型第二场注入区24也可呈椭圆形或跑道型，以与P型阱区21的形状适配。一般地，P型第二场注入区24的掺杂浓度与P型第一场注入区22具有相同的掺杂浓度，可通过一步工艺步骤制备形成。
图3中，在横向MOSFET的俯视平面上，P型第二场注入区24也具有一定的宽度，也即P型第二场注入区24也具有第一侧边区域以及与第一侧边区域对应的第二侧边区域。P型第二场注入区24的第二区域侧边位于P型重掺杂区23的第二边缘外，具体是指P型第二场注入区24的第二区域侧边位于P型重掺杂区23的第二边缘与P型阱区21的第二边缘之间。P型第二场注入区24的第一区域侧边进入P型重掺杂区23内，具体是指P型第二场注入区24的第一区域侧边位于P型重掺杂区23的第一边缘以及P型重掺杂区23的第二边缘之间。
具体工作时，由上述说明可知，可利用P型第一场注入区22截止漏源之间的寄生漏电通道，可避免场区发生漏电。同时，基于P型第二场注入区24与P型重掺杂区23配合，在单粒子辐射环境下，通过P型第二场注入区24还可降低了阱区载流子迁移路径电阻，加快载流子的抽取，避免器件发生单粒子烧毁效应。
图4中还示出了P型第一场注入区22的另一种实施例，其中，P型第一场注入区22的第二区域侧边进入P型重掺杂区23内或与P型阱区21的第二边缘平齐时，P型第一场注入区22的两端与P型重掺杂区23、N型第一重掺杂区33均接触。
与图1~图3的示出的实例相比，图4中P型第一场注入区22的面积大于图1~图3中实施例的面积，但P型第一场注入区22的第一区域侧边均位于P型阱区21的第一边缘外且位于栅源有源区11内，图4中，P型第一场注入区22的第二区域侧边可最多可与P型阱区21的第二边缘平齐，此时，可增加高浓度场区的面积，进一步降低寄生电流的产生。
图4中示出了P型第一场注入区22的第二区域侧边与P型重掺杂区23的第二边缘平齐的一种实施例。由上述说明以及图示可知，P型第一场注入区22的两端与P型重掺杂区23、N型第一重掺杂区33均接触。
具体实施时，P型第一场注入区22的任一端部与栅源有源区11的交叠尺寸为2μm~10μm，其中，与栅源有源区11的交叠尺寸具体是指P型第一场注入区22的端部进入N型第一重掺杂区33和/或进入P型重掺杂区23的长度，所述交叠的长度与P型第一场注入区22的长度方向相一致，通过设置P型第一场注入区22的端部与栅源有源区11间交叠尺寸，可适应不同电压的加固效果，又不会影响横向MOSFET器件的实际沟道宽度。
P型第一场注入区22的注入剂量为1E14cm-2~1E15cm-2，由上述说明可知，当P型第一场注入区22的注入剂量确定后，即可确定P型第二场注入区24的注入剂量。具体实施时，P型第一场注入区22、P型第二场注入区24采用所述的注入剂量时，利用P型第一场注入区22提高场区掺杂浓度，避免辐照情况下场区寄生通道开启和场区寄生漏电，提高器件的抗总剂量辐射能力。
此外，所述P型第一场注入区22的宽度为5μm~10μm，P型第一场注入区22的宽度，具体为P型第一场注入区22长度方向垂直方向的尺寸。
为了进一步提高抗总剂量辐射能力，本发明的一种实施例中，还包括与场区开口10对应的场区导电多晶硅42，其中，
所述场区导电多晶硅42位于场区开口10的外侧，且场区导电多晶硅42分布于与栅源有源区11对应的场氧化层51上；
场区导电多晶硅42的宽度不大于场区开口10的宽度；
场区导电多晶硅42的第一边缘位于P型阱区21的第二边缘与P型重掺杂区23的第二边缘之间，场区导电多晶硅42的第二边缘位于P型阱区21的第二边缘外。
图2、图3、图4和图5中示出了设置场区导电多晶硅42的一种实施例，在所述横向MOSFET器件的俯视平面上，场区导电多晶硅42与漏极有源区34分别位于场区开口10的两侧，一般地，场区导电多晶硅42与栅极导电多晶硅41可采用同一工艺步骤制备形成。图2、图3和图4示出了场区导电多晶硅42可呈条状或块状的一种实施例，一般地，在横向MOSFET器件的俯视平面上，场区导电多晶硅42的长度方向与P型第一场注入区22的长度方向相一致。
场区导电多晶硅42位于场区开口10的外侧，具体是指：在横向MOSFET器件的俯视平面上，场区导电多晶硅42位于场区开口10的外侧，如位于P型重掺杂区23的外侧。场区导电多晶硅42的宽度一般不大于场区开口10的宽度，一般可选择小于场区开口10的宽度。
当场区导电多晶硅42呈条状或块状时，所述场区导电多晶硅42具有第一边缘以及与所述第一边缘对应的第二边缘，其中，场区导电多晶硅42的第一边缘、第二边缘具体是指场区导电多晶硅42的两个相对应侧边，所述两个侧边的方向与P型第一场注入区22的长度方向相一致，具体地，场区导电多晶硅42的第一边缘更邻近栅极导电多晶硅41。
由图5中可知，场氧化层51延伸进入栅源有源区11后，还会继续延伸，此时，可使得场区导电多晶硅42支撑于场氧化层51上并位于场区开口10的外侧。将场区导电多晶硅42向P型阱区21方向投影时，场区导电多晶硅42与P型阱区21间存在交叠，其中，场区导电多晶硅42的第一边缘位于P型阱区21的第二边缘与P型重掺杂区23的第二边缘之间，场区导电多晶硅42的第二边缘位于P型阱区21的第二边缘外。
具体实施时，场区导电多晶硅42的第一边缘与P型阱区21的第二边缘之间的交叠尺寸为2μm~5μm，场区导电多晶硅42的第二边缘与P型阱区21的第二边缘之间的交叠尺寸为5μm~15μm，此时，保证场区导电多晶硅42覆盖P型阱区21的结边缘，截止高压辐照情况下P型阱区21反型产生的漏电通道。
具体实施时，所述交叠尺寸具体是指空间交叠的宽度，也即投影后两者之间的距离，所述距离的方向与上述P型第一场注入区22的长度方向垂直。
具体工作时，所述场区导电多晶硅42处于浮空状态或配置处于0电位状态。由上述说明可知，栅极导电多晶硅41和场区导电多晶硅42位于场氧化层51上，场区导电多晶硅42与P型阱区21部分交叠，当漏电极金属接线跨过场区导电多晶硅42时，利用所述场区导电多晶硅42可减小所述场区导电多晶硅42下方的表面电势，在总剂量辐照情况下，避免P型阱区21的反型漏电，提高横向MOSFET器件的抗总剂量辐射能力。
对横向MOSFET器件，还可以通过金属与P型重掺杂区23欧姆接触形成体电极，在形成体电极后，可将体电极的金属与场区导电多晶硅42电连接，以方便将场区导电多晶硅42的电位配置为0电位。当然，还可以采用其他方式实现将场区导电多晶硅42的电位配置为0电位，具体可根据需要选择。
本发明的一种实施例中，所述漏极有源区34包括N型缓冲区31以及位于所述N型缓冲区31内的N型第二重掺杂区30，其中，
N型缓冲区31位于N型漂移区32内。
图1~图4中示出了漏极有源区34与栅源有源区11间的分布示意图，由图中可知，漏极有源区34包括N型缓冲区31以及N型第二重掺杂区30，N型缓冲区31的掺杂浓度大于N型漂移区32的掺杂浓度，N型第二重掺杂区30的掺杂浓度大于N型缓冲区31的掺杂浓度，N型缓冲区31在N型漂移区32内的深度一般可与P型阱区21的深度相一致。图中，N型缓冲区31、N型第二重掺杂区30均呈椭圆形或跑道型，N型缓冲区31、N型第二重掺杂区30相应的长度方向与P型第一场注入区22的长度方向平行。
采用本技术领域常用的技术手段可制备得到与N型第二重掺杂区30欧姆接触的漏极金属，此时，利用漏极金属与N型第二重掺杂区30可形成横向MOSFET器件的漏电极。同时，利用源极金属与N型第一重掺杂区33欧姆接触可形成横向MOSFET器件的源电极，利用栅极金属与栅极导电多晶硅41间的欧姆接触可形成横向MOSFET器件的栅电极，具体实施时，制备漏极金属、源极金属、栅极金属并实现欧姆接触的具体情况可采用现有常用的方式，此处不再赘述。
为了能实现金属间的隔离，在N型漂移区32上除设置场氧化层51外，还设置第一栅氧化层52以及第二栅氧化层53，一般地，第一栅氧化层52以及第二栅氧化层53相应的氧化层厚度小于场氧化层51厚度。由图1~图7可知，场氧化层51一般也呈环形，除进入栅源有源区11内的部分，场氧化层51的内边界线一般与N型缓冲区31交叠接触，场氧化层51的外边界线不与P型阱区21交叠接触，场氧化层51的内边界线是指邻近N型第二重掺杂区30的边缘，此时，场氧化层51的外边界线具体是指邻近P型阱区21的边缘。
第二栅氧化层53分布于漏极有源区34内，第二栅氧化层53会覆盖在N型缓冲区31以及N型第二重掺杂区30上；第一栅氧化层52一般分布于栅源有源区11内，第一栅氧化层52会覆盖在N型第一重掺杂区33以及P型重掺杂区23上，此时，也即可实现利用第一栅氧化层52以及第二栅氧化层53实现所需的绝缘隔离。
如图8为现有传统横向MOSFET器件受辐射前后的器件转移特性曲线实测的示意图，图9为本发明横向MOSFET器件受辐射前后的器件转移特性曲线的实测的示意图，其中，传统横向MOSFET器件与本发明横向MOSFET器件配置相同的参数，具体地：横向MOSFET器件的参数包括：P型第一场注入区22的任一端部与栅源有源区11的交叠尺寸为6.5μm；P型第一场注入区22的注入剂量为6E14cm-2，P型第一场注入区22的宽度为6μm，由图示可知，辐射前器件的常态转移特性基本一样，在150krad(Si)总剂量辐射后，传统结构不仅发生了较大的阈值电压漂移，同时器件的场区也发生了漏电，当电压为0V时，场区漏电达到10nA量级。
本发明在设置通道截止单元后，在总剂量辐射后场区并未发生漏电，器件的关态漏电仍然在pA量级，由此可见，本发明利用通道截止单元以及场区导电多晶硅42后，可有效的抑制了总剂量辐射产生的场区漏电，提高了器件的抗总剂量辐射能力。
综上，本发明高压横向MOSFET器件，当利用场区开口提高耐压且使得栅源有源区形成非闭合结构时，通过P型第一场注入区22与场区开口10两侧的栅源有源区11交叠，利用P型第一场注入区22与栅源有源区11配合，可截止总剂量辐射情况下源漏之间的寄生漏电通道，避免发生场区漏电问题，提高了器件的抗总剂量辐射能力。同时，在利用场区导电多晶硅42可减小所述场区导电多晶硅42下方的表面电势，在总剂量辐照情况下，避免P型阱区21的反型漏电，进一步提高抗总剂量辐射能力；场区导电多晶硅42与栅极导电多晶硅41可同时生成，不增加额外工艺和制造成本；此外，通过P型第二场注入区24可避免发生单粒子烧毁效应，进一步提高所述横向器件的工作可靠性。
Claims (11)
1.一种高压抗辐射横向MOSFET器件，其特征是，所述横向MOSFET器件包括：
器件基底，包括第一导电类型衬底以及位于第一导电类型衬底上的第二导电类型漂移区；
器件单元，制备在所述第二导电类型漂移区，包括栅源有源区以及位于所述栅源有源区内圈的漏极有源区，其中，所述栅源有源区呈环形且具有一个场区开口，以基于所述场区开口使得所述栅源有源区呈非闭合状态；
通道截止单元，与所述栅源有源区的场区开口对应并与场区开口两侧的栅源有源区对应交叠，以用于截止漏极有源区与栅源有源区间的漏电通道；
所述栅源有源区包括制备于第二导电类型漂移区内的第一导电类型阱区以及用于配置场区开口的场氧化层，其中，
所述第一导电类型阱区呈环形，漏极有源区位于第一导电类型阱区的内圈；
在所述第一导电类型阱区内设置第一导电类型重掺杂区以及位于所述第一导电类型重掺杂区内圈的第二导电类型第一重掺杂区，第一导电类型重掺杂区、第二导电类型第一重掺杂区均呈环形，且第一导电类型重掺杂区、第二导电类型第一重掺杂区与栅源有源区内场氧化层对应的区域形成缺口，以基于第一导电类型重掺杂区的缺口、第二导电类型第一重掺杂区的缺口以及栅源有源区内的场氧化层形成场区开口；
所述场氧化层位于第二导电类型漂移区上。
2.根据权利要求1所述的高压抗辐射横向MOSFET器件，其特征是：所述通道截止单元至少包括第一导电类型第一场注入区，其中，
在所述横向MOSFET器件的俯视平面上，第一导电类型第一场注入区的长度大于场区开口的宽度，以使得第一导电类型第一场注入区的两端与场区开口两侧的栅源有源区交叠；
第一导电类型第一场注入区同时分布于第一导电类型阱区以及第二导电类型漂移区内，其中，
第一导电类型第一场注入区的第一区域侧边邻近漏极有源区，第一导电类型第一场注入区的第一区域侧边位于第一导电类型阱区外且不超出栅源有源区；
第一导电类型第一场注入区的第二区域侧边位于第一导电类型阱区内，且所述第一导电类型第一场注入区的第二区域侧边不超过第一导电类型阱区的第二边缘。
3.根据权利要求2所述的高压抗辐射横向MOSFET器件，其特征是：第一导电类型第一场注入区的第二区域侧边进入第二导电类型第一重掺杂区内，第一导电类型第一场注入区的端部与第二导电类型第一重掺杂区接触，且第一导电类型第一场注入区的第二区域侧边与栅极导电多晶硅的第二边缘平齐；
栅极导电多晶硅位于第二导电类型第一重掺杂区上方，且与所述第二导电类型第一重掺杂区交叠。
4.根据权利要求3所述的高压抗辐射横向MOSFET器件，其特征是：通道截止单元还包括第一导电类型第二场注入区，其中，
第一导电类型第二场注入区位于第一导电类型阱区内，第一导电类型第二场注入区呈环形且与第一导电类型阱区的形状相适配；
第一导电类型第二场注入区的第二区域侧边位于第一导电类型重掺杂区第二边缘外，第一导电类型第二场注入区的第一区域侧边进入第一导电类型重掺杂区内。
5.根据权利要求2所述的高压抗辐射横向MOSFET器件，其特征是：第一导电类型第一场注入区的第二区域侧边进入第一导电类型重掺杂区内或与第一导电类型阱区的第二边缘平齐时，第一导电类型第一场注入区的两端与第一导电类型重掺杂区、第二导电类型第一重掺杂区均接触。
6.根据权利要求2至5任一项所述的高压抗辐射横向MOSFET器件，其特征是：第一导电类型第一场注入区的任一端部与栅源有源区的交叠尺寸为2μm~10μm；第一导电类型第一场注入区的注入剂量为1E14~1E15cm-2。
7.根据权利要求3或4所述的高压抗辐射横向MOSFET器件，其特征是：所述第一导电类型第一场注入区的宽度为5μm~10μm。
8.根据权利要求1至5任一项所述的高压抗辐射横向MOSFET器件，其特征是：还包括与场区开口对应的场区导电多晶硅，其中，
所述场区导电多晶硅位于场区开口的外侧，且场区导电多晶硅分布于与栅源有源区对应的场氧化层上；
场区导电多晶硅的宽度不大于场区开口的宽度；
场区导电多晶硅的第一边缘位于第一导电类型阱区的第二边缘与第一导电类型重掺杂区的第二边缘之间，场区导电多晶硅的第二边缘位于第一导电类型阱区的第二边缘外。
9.根据权利要求8所述的高压抗辐射横向MOSFET器件，其特征是：场区导电多晶硅的第一边缘与第一导电类型阱区的第二边缘之间的交叠尺寸为2μm~5μm；
场区导电多晶硅的第二边缘与第一导电类型阱区的第二边缘之间的交叠尺寸为5μm~15μm。
10.根据权利要求8所述的高压抗辐射横向MOSFET器件，其特征是：所述场区导电多晶硅处于浮空状态或配置处于0电位状态。
11.根据权利要求1至5任一项所述的高压抗辐射横向MOSFET器件，其特征是：所述漏极有源区包括第二导电类型缓冲区以及位于所述第二导电类型缓冲区内的第二导电类型第二重掺杂区，其中，
第二导电类型缓冲区位于第二导电类型漂移区内。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311498492.7A CN117238970B (zh) | 2023-11-13 | 2023-11-13 | 高压抗辐射横向mosfet器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311498492.7A CN117238970B (zh) | 2023-11-13 | 2023-11-13 | 高压抗辐射横向mosfet器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117238970A true CN117238970A (zh) | 2023-12-15 |
| CN117238970B CN117238970B (zh) | 2024-02-09 |
Family
ID=89093159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311498492.7A Active CN117238970B (zh) | 2023-11-13 | 2023-11-13 | 高压抗辐射横向mosfet器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117238970B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109888017A (zh) * | 2019-02-26 | 2019-06-14 | 电子科技大学 | 一种抗辐照ldmos器件 |
| CN113161422A (zh) * | 2021-05-19 | 2021-07-23 | 电子科技大学 | 低辐射漏电的高压ldmos器件结构 |
| CN113594258A (zh) * | 2021-08-27 | 2021-11-02 | 电子科技大学 | 低辐射漏电高压ldmos器件 |
| CN113675274A (zh) * | 2021-08-27 | 2021-11-19 | 电子科技大学 | 低辐射漏电高压Double RESURF LDMOS器件 |
| CN114300539A (zh) * | 2021-12-03 | 2022-04-08 | 中国电子科技集团公司第五十八研究所 | 一种辐射加固的ldmos器件结构及制备方法 |
| CN114597251A (zh) * | 2022-03-03 | 2022-06-07 | 电子科技大学 | 一种抗总剂量辐射加固的屏蔽栅vdmos |
| CN115863390A (zh) * | 2022-12-20 | 2023-03-28 | 电子科技大学 | 低辐射漏电高压ldmos器件结构 |
-
2023
- 2023-11-13 CN CN202311498492.7A patent/CN117238970B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109888017A (zh) * | 2019-02-26 | 2019-06-14 | 电子科技大学 | 一种抗辐照ldmos器件 |
| CN113161422A (zh) * | 2021-05-19 | 2021-07-23 | 电子科技大学 | 低辐射漏电的高压ldmos器件结构 |
| CN113594258A (zh) * | 2021-08-27 | 2021-11-02 | 电子科技大学 | 低辐射漏电高压ldmos器件 |
| CN113675274A (zh) * | 2021-08-27 | 2021-11-19 | 电子科技大学 | 低辐射漏电高压Double RESURF LDMOS器件 |
| CN114300539A (zh) * | 2021-12-03 | 2022-04-08 | 中国电子科技集团公司第五十八研究所 | 一种辐射加固的ldmos器件结构及制备方法 |
| CN114597251A (zh) * | 2022-03-03 | 2022-06-07 | 电子科技大学 | 一种抗总剂量辐射加固的屏蔽栅vdmos |
| CN115863390A (zh) * | 2022-12-20 | 2023-03-28 | 电子科技大学 | 低辐射漏电高压ldmos器件结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117238970B (zh) | 2024-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7365402B2 (en) | LDMOS transistor | |
| JP2932429B2 (ja) | Ｍｏｓ電界効果トランジスタ及びその製造方法 | |
| JP3979258B2 (ja) | Ｍｉｓ半導体装置およびその製造方法 | |
| US11923450B2 (en) | MOSFET in SiC with self-aligned lateral MOS channel | |
| US9159803B2 (en) | Semiconductor device with HCI protection region | |
| TWI685899B (zh) | 金屬氧化物半導體閘極式裝置之單元佈線及製造技術之強化 | |
| US9418983B2 (en) | Semiconductor device and associated method for manufacturing | |
| WO2001006568A2 (en) | Trench-gate field-effect transistors and their manufacture | |
| KR101571615B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| US20230402539A1 (en) | Semiconductor device | |
| US7602025B2 (en) | High voltage semiconductor device and method of manufacture thereof | |
| CN117594593A (zh) | 结端区域电平转换器和升压二极管相结合的hvic器件 | |
| CN117238970B (zh) | 高压抗辐射横向mosfet器件 | |
| EP3836229A2 (en) | A high voltage dmos transistor | |
| CN109119465A (zh) | 用于嵌入式存储器应用的横向扩散mosfet | |
| TWI470796B (zh) | 功率橫向擴散金屬氧化物半導體電晶體 | |
| US6780722B2 (en) | Field effect transistor on insulating layer and manufacturing method | |
| CN117317023B (zh) | 抗辐射半导体器件、工艺、电路、芯片及电子设备 | |
| GB2563110A (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
| CN117276349B (zh) | 抗辐射动态阈值调制半导体器件、工艺、电路及芯片 | |
| US11456381B2 (en) | Drain-extended transistor | |
| CN118538607A (zh) | 半导体结构元件和用于制造半导体结构元件的方法 | |
| CN117542841A (zh) | 一种总剂量辐射加固特性表征器件 | |
| CN116093130A (zh) | 半导体器件 | |
| CN118402073A (zh) | 功率半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |