CN113675274A - 低辐射漏电高压Double RESURF LDMOS器件 - Google Patents

低辐射漏电高压Double RESURF LDMOS器件 Download PDF

Info

Publication number
CN113675274A
CN113675274A CN202110996942.XA CN202110996942A CN113675274A CN 113675274 A CN113675274 A CN 113675274A CN 202110996942 A CN202110996942 A CN 202110996942A CN 113675274 A CN113675274 A CN 113675274A
Authority
CN
China
Prior art keywords
conductive type
region
oxide layer
well region
type well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110996942.XA
Other languages
English (en)
Other versions
CN113675274B (zh
Inventor
周锌
王钊
陈星江
耿立明
王卓
乔明
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202110996942.XA priority Critical patent/CN113675274B/zh
Publication of CN113675274A publication Critical patent/CN113675274A/zh
Application granted granted Critical
Publication of CN113675274B publication Critical patent/CN113675274B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures

Abstract

本发明提供一种低辐射漏电高压Double RESURF LDMOS器件结构，该器件包括AB、AC和AD三个不同截面结构。相比传统高压Double RESURF LDMOS器件结构，本发明在器件元胞区和非元胞区交界处的两侧，即AB和AC截面，将第一导电类型顶层结构延伸至与第一导电类型阱区相切，从而切断了辐射漏电途径，避免了总剂量辐射引起的泄漏电流增大的问题，提高了器件抗总剂量辐射能力。

Description

低辐射漏电高压Double RESURF LDMOS器件
技术领域
本发明属于半导体功率器件领域，具体涉及低辐射漏电高压Double RESURFLDMOS器件结构。
背景技术
随着功率半导体器件在航空航天的电子系统等的应用越来越广泛，针对电源管理系统和栅驱动电路，抗辐射加固技术成为各个公司和高校的研究重点。而高压LDMOS器件作为模拟电路的核心部位，LDMOS器件的特点是占据面积大，拥有更大的场氧化层。因此在γ射线等辐射环境下，LDMOS器件容易出现耐压退化、阈值漂移和泄漏电流增大的现象，使电路静态功耗增加，严重时导致器件失效，整个电路无法正常工作，因此需要研究低辐射漏电高压LDMOS器件。
发明内容
为解决高压Double RESURF LDMOS器件总剂量辐射后器件泄露电流增加的问题，本发明提出了一种低辐射漏电的高压Double RESURF LDMOS器件结构。总剂量辐射损伤主要是由硅和二氧化硅界面处产生的陷阱电荷造成的。高压LDMOS器件在辐射后氧化层内会产生电子空穴对，在外加电场的作用下，电子空穴对跃迁到硅和二氧化硅界面处，被氧化层陷阱捕获，形成陷阱电荷。带正电的陷阱电荷在第二导电类型漂移区和元胞区与非元胞区交界处产生镜像电荷，从而为器件提供一条流经了第二导电类型漂移区，第一导电类型阱区和第二导电类型源区的漏电途径。本发明在器件元胞区和非元胞区交界处的两侧，即AB和AC截面，将第一导电类型顶层结构延伸至与第一导电类型阱区相切，从而切断了辐射漏电途径，避免总剂量辐射引起的器件漏电现象，降低器件的关态损耗，提高器件抗总剂量辐射能力。
为了实现上述发明目的，本发明技术方案如下：
低辐射漏电高压Double RESURF LDMOS器件结构，包括AB、AC和AD三个不同截面结构。其中AB是从器件内部沿半径向外依次经过第二导电类型漏区6、有源区9、第二导电类型阱区5、第二导电类型漂移区4、第一导电类型顶层结构8和第一导电类型阱区5方向；AC是从器件内部沿半径向外依次经过第二导电类型漏区6、有源区9、第二导电类型阱区5、第二导电类型漂移区4、第一导电类型顶层结构8、有源区9、第一导电类型阱区3、第二导电类型源区2和第一导电类型体区1方向；AD是从器件内部沿半径向外依次经过第二导电类型漏区6、有源区9、第二导电类型阱区5、第二导电类型漂移区4、第一导电类型顶层结构8、第二导电类型漂移区4、有源区9、第一导电类型阱区3、第二导电类型源区2和第一导电类型体区1方向。
沿AB截面：包括在第一导电类型衬底7上形成的埋氧化层15，在埋氧化层15上形成的第二导电类型漂移区4，第一导电类型阱区3位于第二导电类型漂移区4的内部左上角，第一导电类型顶层结构8位于第二导电类型漂移区4的内部并与第一导电类型阱区3相切，第二导电类型阱区5位于第二导电类型漂移区4的内部右上角，第二导电类型漏区6置于第二导电类型阱区5内部右上角，场氧化层12置于器件表面，延伸并覆盖第二导电类型阱区5部分表面，多晶栅电极10位于场氧化层12上方，漏电极13置于第二导电类型漏区6上方。
沿AC截面：包括在第一导电类型衬底7上形成的埋氧化层15，在埋氧化层15上形成的第二导电类型漂移区4，第一导电类型阱区3位于第二导电类型漂移区4的内部左上角，第一导电类型顶层结构8位于第二导电类型漂移区4的内部并与第一导电类型阱区3相切，第一导电类型体区1及第二导电类型源区2位于第一导电类型3内部，源电极14置于第一导电类型体区1上方，第二导电类型阱区5位于第二导电类型漂移区4的内部右上角，第二导电类型漏区6置于第二导电类型阱区5内部右上角，漏电极13置于第二导电类型漏区6上方，场氧化层12置于器件表面，延伸并覆盖第二导电类型阱区5部分表面，栅氧化层11位于多晶栅电极10下方，并和场氧化层12相连接。
沿AD截面：包括在第一导电类型衬底7上形成的埋氧化层15，在埋氧化层15上形成的第二导电类型漂移区4，第一导电类型阱区3位于第二导电类型漂移区4内部左上角，第一导电类型顶层结构8位于第二导电类型漂移区4的内部且与第一导电类型阱区3不接触，第一导电类型体区1及第二导电类型源区2位于第一导电类型3内部，源电极14置于第一导电类型体区1上方和第二导电类型源区2上方，并把第一导电类型体区1和第二导电类型源区2短接，第二导电类型阱区5位于第二导电类型漂移区4的内部右上角，第二导电类型漏区6置于第二导电类型阱区5内部，漏电极13置于第二导电类型漏区6上方，场氧化层12置于器件表面，延伸并覆盖第二导电类型阱区5部分表面，栅氧化层11位于多晶栅电极10下方，并和场氧化层12相连接。
作为优选方式，场氧化层12的材料为二氧化硅或K≤2.8的低K材料。
作为优选方式，第一导电类型顶层结构8切断由于总剂量辐射引起的漏电途径。
作为优选方式，所述第一导电类型掺杂杂质为受主型时第二导电类型掺杂杂质为施主型，此时，漏电极相对源电极偏置为正电位；第一导电类型掺杂杂质为施主型时第二导电类型掺杂杂质为受主型，此时，漏电极相对源电极偏置为负电位。
本发明的有益效果为：本发明提供了一种低辐射漏电的高压Double RESURFLDMOS器件结构，在AB与AC截面上将第一导电类型顶层结构延伸至与第一导电类型阱区相切，从而切断了总剂量辐射效应产生的泄漏电流路径，减小了关态损耗，提高器件抗总剂量辐射能力。
附图说明
图1为常规高压Double RESURF LDMOS器件圆形版图结构俯视图。
图2为常规高压Double RESURF LDMOS器件漏电途径示意图。
图3为本发明器件圆形版图结构俯视图。
图4为本发明器件切断漏电途径示意图。
图5为本发明沿图3中AB截面的器件结构示意图。
图6为本发明沿图3中AC截面的器件结构示意图。
图7为本发明沿图3中AD截面的器件结构示意图。
1为第一导电类型体区，2为第二导电类型源区，3为第一导电类型阱区，4为第二导电类型漂移区，5为第二导电类型阱区，6为第二导电类型漏区，7为第一导电类型衬底，8为第一导电类型顶层结构，9为有源区，10为多晶栅电极，11为栅氧化层，12为场氧化层，13为漏电极，14为源电极，15为埋氧化层。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
图1为常规高压Double RESURF LDMOS器件圆形版图俯视图。AB和AD两个截面上的结构可以描述整个器件的结构，常规高压LDMOS器件结构辐射后在元胞区和非元胞区交界处会形成一个漏电路径，如图2所示。该漏电路径增加了总剂量辐射引起的泄漏电流，使电路静态功耗增加，严重时导致器件失效，整个电路无法正常工作。
为避免该漏电路径的产生，本发明对第一导电类型顶层结构8进行了创新，如图3所示。整个器件结构从AB、AC和AD三个截面进行描述。在AB和AC截面，将第一导电类型顶层结构延伸至与第一导电类型阱区3相切，从而切断了漏电路径，如图4所示，有效地避免了总剂量辐射引起的漏电现象，降低了器件的关态损耗，提高了器件抗总剂量辐射能力。
实施例
低辐射漏电的高压Double RESURF LDMOS器件结构，包括AB、AC和AD三个不同截面结构。其中AB是从器件内部沿半径向外依次经过第二导电类型漏区6、有源区9、第二导电类型阱区5、第二导电类型漂移区4、第一导电类型顶层结构8和第一导电类型阱区5方向；AC是从器件内部沿半径向外依次经过第二导电类型漏区6、有源区9、第二导电类型阱区5、第二导电类型漂移区4、第一导电类型顶层结构8、有源区9、第一导电类型阱区3、第二导电类型源区2和第一导电类型体区1方向；AD是从器件内部沿半径向外依次经过第二导电类型漏区6、有源区9、第二导电类型阱区5、第二导电类型漂移区4、第一导电类型顶层结构8、第二导电类型漂移区4、有源区9、第一导电类型阱区3、第二导电类型源区2和第一导电类型体区1方向。
沿AB截面：包括在第一导电类型衬底7上形成的埋氧化层15，在埋氧化层15上形成的第二导电类型漂移区4，第一导电类型阱区3位于第二导电类型漂移区4的内部左上角，第一导电类型顶层结构8位于第二导电类型漂移区4的内部并与第一导电类型阱区3相切，第二导电类型阱区5位于第二导电类型漂移区4的内部右上角，第二导电类型漏区6置于第二导电类型阱区5内部右上角，场氧化层12置于器件表面，延伸并覆盖第二导电类型阱区5部分表面，多晶栅电极10位于场氧化层12上方，漏电极13置于第二导电类型漏区6上方。
沿AC截面：包括在第一导电类型衬底7上形成的埋氧化层15，在埋氧化层15上形成的第二导电类型漂移区4，第一导电类型阱区3位于第二导电类型漂移区4的内部左上角，第一导电类型顶层结构8位于第二导电类型漂移区4的内部并与第一导电类型阱区3相切，第一导电类型体区1及第二导电类型源区2位于第一导电类型3内部，源电极14置于第一导电类型体区1上方，第二导电类型阱区5位于第二导电类型漂移区4的内部右上角，第二导电类型漏区6置于第二导电类型阱区5内部右上角，漏电极13置于第二导电类型漏区6上方，场氧化层12置于器件表面，延伸并覆盖第二导电类型阱区5部分表面，栅氧化层11位于多晶栅电极10下方，并和场氧化层12相连接。
沿AD截面：包括在第一导电类型衬底7上形成的埋氧化层15，在埋氧化层15上形成的第二导电类型漂移区4，第一导电类型阱区3位于第二导电类型漂移区4内部左上角，第一导电类型顶层结构8位于第二导电类型漂移区4的内部且与第一导电类型阱区3不接触，第一导电类型体区1及第二导电类型源区2位于第一导电类型3内部，源电极14置于第一导电类型体区1上方和第二导电类型源区2上方，并把第一导电类型体区1和第二导电类型源区2短接，第二导电类型阱区5位于第二导电类型漂移区4的内部右上角，第二导电类型漏区6置于第二导电类型阱区5内部，漏电极13置于第二导电类型漏区6上方，场氧化层12置于器件表面，延伸并覆盖第二导电类型阱区5部分表面，栅氧化层11位于多晶栅电极10下方，并和场氧化层12相连接。
场氧化层12的材料为二氧化硅或K≤2.8的低K材料。
第一导电类型顶层结构8切断由于总剂量辐射引起的漏电途径。
所述第一导电类型掺杂杂质为受主型时第二导电类型掺杂杂质为施主型，此时，漏电极相对源电极偏置为正电位；第一导电类型掺杂杂质为施主型时第二导电类型掺杂杂质为受主型，此时，漏电极相对源电极偏置为负电位。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (4)

1.低辐射漏电高压Double RESURF LDMOS器件结构，其特征在于：包括AB、AC和AD三个不同截面结构；其中AB是从器件内部沿半径向外依次经过第二导电类型漏区(6)、有源区(9)、第二导电类型阱区(5)、第二导电类型漂移区(4)、第一导电类型顶层结构(8)和第一导电类型阱区(5)方向；AC是从器件内部沿半径向外依次经过第二导电类型漏区(6)、有源区(9)、第二导电类型阱区(5)、第二导电类型漂移区(4)、第一导电类型顶层结构(8)、有源区(9)、第一导电类型阱区(3)、第二导电类型源区(2)和第一导电类型体区(1)方向；AD是从器件内部沿半径向外依次经过第二导电类型漏区(6)、有源区(9)、第二导电类型阱区(5)、第二导电类型漂移区(4)、第一导电类型顶层结构(8)、第二导电类型漂移区(4)、有源区(9)、第一导电类型阱区(3)、第二导电类型源区(2)和第一导电类型体区(1)方向；
沿AB截面：包括在第一导电类型衬底(7)上形成的埋氧化层(15)，在埋氧化层(15)上形成的第二导电类型漂移区(4)，第一导电类型阱区(3)位于第二导电类型漂移区(4)的内部左上角，第一导电类型顶层结构(8)位于第二导电类型漂移区(4)的内部并与第一导电类型阱区(3)相切，第二导电类型阱区(5)位于第二导电类型漂移区(4)的内部右上角，第二导电类型漏区(6)置于第二导电类型阱区(5)内部右上角，场氧化层(12)置于器件表面，延伸并覆盖第二导电类型阱区(5)部分表面，多晶栅电极(10)位于场氧化层(12)上方，漏电极(13)置于第二导电类型漏区(6)上方；
沿AC截面：包括在第一导电类型衬底(7)上形成的埋氧化层(15)，在埋氧化层(15)上形成的第二导电类型漂移区(4)，第一导电类型阱区(3)位于第二导电类型漂移区(4)的内部左上角，第一导电类型顶层结构(8)位于第二导电类型漂移区(4)的内部并与第一导电类型阱区(3)相切，第一导电类型体区(1)及第二导电类型源区(2)位于第一导电类型(3)内部，源电极(14)置于第一导电类型体区(1)上方，第二导电类型阱区(5)位于第二导电类型漂移区(4)的内部右上角，第二导电类型漏区(6)置于第二导电类型阱区(5)内部右上角，漏电极(13)置于第二导电类型漏区(6)上方，场氧化层(12)置于器件表面，延伸并覆盖第二导电类型阱区(5)部分表面，栅氧化层(11)位于多晶栅电极(10)下方，并和场氧化层(12)相连接；
沿AD截面：包括在第一导电类型衬底(7)上形成的埋氧化层(15)，在埋氧化层(15)上形成的第二导电类型漂移区(4)，第一导电类型阱区(3)位于第二导电类型漂移区(4)内部左上角，第一导电类型顶层结构(8)位于第二导电类型漂移区(4)的内部且与第一导电类型阱区(3)不接触，第一导电类型体区(1)及第二导电类型源区(2)位于第一导电类型(3)内部，源电极(14)置于第一导电类型体区(1)上方和第二导电类型源区(2)上方，并把第一导电类型体区(1)和第二导电类型源区(2)短接，第二导电类型阱区(5)位于第二导电类型漂移区(4)的内部右上角，第二导电类型漏区(6)置于第二导电类型阱区(5)内部，漏电极(13)置于第二导电类型漏区(6)上方，场氧化层(12)置于器件表面，延伸并覆盖第二导电类型阱区(5)部分表面，栅氧化层(11)位于多晶栅电极(10)下方，并和场氧化层(12)相连接。
2.根据权利要求1所述的低辐射漏电高压LDMOS器件结构，其特征在于：场氧化层(12)的材料为二氧化硅或K≤2.8的低K材料。
3.根据权利要求1所述的低辐射漏电高压Double RESURF LDMOS器件结构，其特征在于：第一导电类型顶层结构(8)切断由于总剂量辐射引起的漏电途径。
4.根据权利要求1所述的低辐射漏电高压Double RESURF LDMOS器件结构，其特征在于：所述第一导电类型掺杂杂质为受主型时第二导电类型掺杂杂质为施主型，此时，漏电极相对源电极偏置为正电位；第一导电类型掺杂杂质为施主型时第二导电类型掺杂杂质为受主型，此时，漏电极相对源电极偏置为负电位。
CN202110996942.XA 2021-08-27 2021-08-27 低辐射漏电高压Double RESURF LDMOS器件 Active CN113675274B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110996942.XA CN113675274B (zh) 2021-08-27 2021-08-27 低辐射漏电高压Double RESURF LDMOS器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110996942.XA CN113675274B (zh) 2021-08-27 2021-08-27 低辐射漏电高压Double RESURF LDMOS器件

Publications (2)

Publication Number Publication Date
CN113675274A true CN113675274A (zh) 2021-11-19
CN113675274B CN113675274B (zh) 2023-04-25

Family

ID=78547058

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110996942.XA Active CN113675274B (zh) 2021-08-27 2021-08-27 低辐射漏电高压Double RESURF LDMOS器件

Country Status (1)

Country Link
CN (1) CN113675274B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114823631A (zh) * 2022-04-27 2022-07-29 电子科技大学 一种抗辐射的高压器件结构
CN117238970A (zh) * 2023-11-13 2023-12-15 中国电子科技集团公司第五十八研究所 高压抗辐射横向mosfet器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101083278A (zh) * 2006-10-25 2007-12-05 电子科技大学 一种具有双介质埋层的耐压层结构及采用双介质埋层的soi功率器件
CN101477999A (zh) * 2009-01-19 2009-07-08 电子科技大学 用于功率器件的具有界面电荷岛soi耐压结构
US20170200785A1 (en) * 2016-01-11 2017-07-13 Semiconductor Components Industries, Llc Semiconductor device having self-isolating bulk substrate and method therefor
CN113161422A (zh) * 2021-05-19 2021-07-23 电子科技大学 低辐射漏电的高压ldmos器件结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101083278A (zh) * 2006-10-25 2007-12-05 电子科技大学 一种具有双介质埋层的耐压层结构及采用双介质埋层的soi功率器件
CN101477999A (zh) * 2009-01-19 2009-07-08 电子科技大学 用于功率器件的具有界面电荷岛soi耐压结构
US20170200785A1 (en) * 2016-01-11 2017-07-13 Semiconductor Components Industries, Llc Semiconductor device having self-isolating bulk substrate and method therefor
CN113161422A (zh) * 2021-05-19 2021-07-23 电子科技大学 低辐射漏电的高压ldmos器件结构

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
XIN ZHOU, ET. AL: "Total-Ionizing-Dose Radation-Induced Dual-Channel leakage Current at Unclosed Edge Termination for High Voltage SOI LDMOS" *
ZHANGYI\'AN YUAN, ET. AL.: "Improved Model on Buried-Oxide Damage Induced by Total-Ionizing-Dose Effect for HV SOI LDMOS" *
冯廓: "600V SOI RESURF LDMOS电离辐射效应研究" *
包梦恬: "碳化硅LDMOS器件高压新结构研究" *
耿立明: "高压SOI LDMOS器件设计及其辐射效应研究" *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114823631A (zh) * 2022-04-27 2022-07-29 电子科技大学 一种抗辐射的高压器件结构
CN114823631B (zh) * 2022-04-27 2023-05-26 电子科技大学 一种抗辐射的高压器件结构
CN117238970A (zh) * 2023-11-13 2023-12-15 中国电子科技集团公司第五十八研究所 高压抗辐射横向mosfet器件
CN117238970B (zh) * 2023-11-13 2024-02-09 中国电子科技集团公司第五十八研究所 高压抗辐射横向mosfet器件

Also Published As

Publication number Publication date
CN113675274B (zh) 2023-04-25

Similar Documents

Publication Publication Date Title
CN113161422B (zh) 低辐射漏电的高压ldmos器件结构
CN111933710B (zh) 碳化硅器件的元胞结构、其制备方法及碳化硅器件
CN100421256C (zh) 集成抗esd二极管的soi ligbt器件单元
TWI538209B (zh) 半導體功率元件及其製備方法
CN203445130U (zh) 半导体器件
CN113675274A (zh) 低辐射漏电高压Double RESURF LDMOS器件
CN109244136B (zh) 槽底肖特基接触SiC MOSFET器件
CN113594258A (zh) 低辐射漏电高压ldmos器件
JP2019129250A (ja) 半導体装置及びその製造方法
CN112234095A (zh) 含有增强元胞设计的功率mosfet器件
CN114927561B (zh) 一种碳化硅mosfet器件
CN203013723U (zh) 一种双向三路径导通的高压esd保护器件
CN109755311B (zh) 一种沟槽型功率晶体管
CN115863390A (zh) 低辐射漏电高压ldmos器件结构
CN112201687A (zh) 一种npn三明治栅结构的沟槽mosfet器件
JP4334395B2 (ja) 半導体装置
CN112447822A (zh) 一种半导体功率器件
CN110911481B (zh) 一种含有浮空区及终止环的逆导型igbt
US20140159104A1 (en) Semiconductor device
CN114093947B (zh) 一种基于ldmos器件内栅电荷补偿的抗总剂量方法
CN107359194B (zh) 一种消除高电场的器件
JP2019186459A (ja) スイッチング素子
CN112164721A (zh) 一种具有双向esd保护能力的sgt mosfet器件
CN109994549B (zh) 半导体功率器件
CN202796962U (zh) 内嵌分离式多晶硅电极的沟槽式屏蔽井区功率mosfet

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant