CN202796962U

CN202796962U - 内嵌分离式多晶硅电极的沟槽式屏蔽井区功率mosfet

Info

Publication number: CN202796962U
Application number: CN 201220130477
Authority: CN
Inventors: 穆罕默德·恩·达维希; 曾军; 苏世宗
Original assignee: MaxPower Semiconductor Inc
Current assignee: MaxPower Semiconductor Inc
Priority date: 2012-03-30
Filing date: 2012-03-30
Publication date: 2013-03-13
Anticipated expiration: 2022-03-30

Abstract

一种内嵌分离式多晶硅端电极的沟槽式屏蔽井区功率MOSFET，该晶体管由多个单位晶胞(Unit Cell)所组成，且这些单位晶胞的任意一个的结构包含：基板、外延层、基体接面、源极接面、绝缘层、多个栅极端电极、源极端电极、第一屏蔽井区与第二屏蔽井区。其中，该外延层设置于该基板的一侧，且该外延层具有栅极沟槽与源极沟槽，而该栅极沟槽内嵌有栅极电极与屏蔽电极，又该栅极电极与该屏蔽电极彼此相互分离地设置。此外，该源极沟槽或该栅极沟槽可为浅沟槽或深沟槽的至少其中之一。故借由本实用新型的晶体管可用以降低漏电流及加强雪崩能量的耐受度。

Description

内嵌分离式多晶硅电极的沟槽式屏蔽井区功率MOSFET

技术领域

本实用新型涉及一种内嵌分离式多晶硅电极的沟槽式屏蔽井区功率金属氧化物半导体场效应晶体管(MOSFET)，尤其涉及具有多个多晶硅电极(例如栅极电极与屏蔽电极)分离地内嵌设置于该栅极沟槽，以及提供具有浅沟槽或深沟槽的其中之一的源极沟槽与栅极沟槽的一种金属氧化物半导体场效应晶体管。

背景技术

现有技术中，功率金属氧化物半导体场效应晶体管已被广泛使用在许多的应用上，例如分离元件、光电子元件、电源控制元件、直流对直流转换器与马达驱动等。在上述该些应用中所使用的该功率金属氧化物半导体场效应晶体管皆需要一个特殊的击穿电压、低导通电阻、高开关切换速度、与广大的安全操作区域。然而，为了降低该功率金属氧化物半导体场效应晶体管中导通功率的损失，该功率金属氧化物半导体场效应晶体管必须有低特定导通阻抗(low specific on-resistance)RSP。其中，该低特定导通阻抗的定义为上述应用的产品中具有多层主动区域的金属氧化物半导体场效应晶体管的导通阻抗。

一般而言，传统为借由缩小装置单元晶胞的高度、增加封装的密度或增加单位面积内晶胞的数目而用以达成降低该低特定导通阻抗的目的。然而，随着该晶胞密度的增加，相关的固有电容(intrinsic capacitance)亦会随之增加，例如该固有电容可为栅极对源极电容C_gs、栅极对漏极电容C_gd、总输入电容C_iss与总输出电容C_oss。因此，对于高晶胞密度的装置，其切换的功率损失将会大幅增加。

此外，在许多的切换应用中，例如在可携行动装置中所进行同步的大量直流对直流转换，其功率金属氧化物半导体场效应晶体管需要操作在高切换频率的环境下，例如1MHz或者更高频。

故有必要提供一种新的元件结构，降低因上述固有电容所造成切换或动态功率的损失。

实用新型内容

本实用新型的一个目的是提供内嵌分离式多晶硅电极的沟槽式屏蔽井区功率MOSFET（金属氧化物半导体场效应晶体管），借由调整源极沟槽或栅极沟槽的沟槽深度，用以形成浅沟槽或深沟槽而供内嵌源极电极、栅极电极或屏蔽电极。

本实用新型的另一目的是提供上述的晶体管，具有彼此分离的多个多晶硅电极(例如栅极电极与屏蔽电极)，用以达到高耐压与降低电场的目的。

本实用新型的再一目的是提供上述的晶体管，在该栅极沟槽与该源极沟槽内填充绝缘层，用以内嵌该多晶硅电极及/或该源极电极。

本实用新型的又一目的是提供上述的晶体管，提供第一屏蔽井区与第二屏蔽井区，用以增加击穿电压耐受度与降低漏电流。

为达到上述目的或其它目的，本实用新型提供一种内嵌分离式多晶硅电极的沟槽式屏蔽井区功率金属氧化物半导体场效应晶体管，该功率金属氧化物半导体场效应晶体管由多个单位晶胞所组成，且这些单位晶胞的任意一个的结构包含基板、外延层、基体接面、源极接面、绝缘层、栅极电极、屏蔽电极、第一屏蔽井区与第二屏蔽井区。其中，该外延层设置于该基板的一侧，且该外延层具有栅极沟槽与源极沟槽，其中该源极沟槽或该栅极沟槽为浅沟槽或深沟槽的至少其中之一；该基体接面设置于该外延层的一侧，且该基体接面具有重掺杂区，该重掺杂区设置于该源极沟槽的两侧边；该源极接面设置于该基体接面的一侧，且该源极接面设置于该栅极沟槽的两侧边；该绝缘层设置于该源极接面的一侧，且该绝缘层填入该栅极沟槽与该源极沟槽；该栅极电极内嵌设置于该栅极沟槽；该屏蔽电极设置于该栅极沟槽与分离地设置于该栅极电极的底部；该第一屏蔽井区植入于该外延层，且该第一屏蔽井区包覆该栅极沟槽与该源极沟槽；以及，该第二屏蔽井区植入于该外延层，且该第二屏蔽井区形成在该源极沟槽的底部或包覆该源极沟槽的至少一部分。

可选地，所述重掺杂区、所述源极接面的至少一部分与所述源极沟槽构成源极接点区。

可选地，所述栅极沟槽的所述栅极电极与所述屏蔽电极通过所述绝缘层而构成栅极端。

可选地，所述第二屏蔽井区经由多次植入用以形成多层的第二屏蔽井区。

可选地，所述基板为N⁺型基板、所述外延层为N型外延层、所述基体接面为P型基体接面、所述源极接面为N⁺型源极接面、所述重掺杂区为P⁺型重掺杂区、所述第一屏蔽井区为N型屏蔽井区，以及所述第二屏蔽井区为P型屏蔽井区、ν型屏蔽井区、或π型屏蔽井区的其中之一。

可选地，本实用新型的内嵌分离式多晶硅电极的沟槽式屏蔽井区功率MOSFET还包含源极电极，该源极电极内嵌设置于该源极沟槽。

与现有技术相较，本实用新型的内嵌分离式多晶硅电极的沟槽式屏蔽井区功率金属氧化物半导体场效应晶体管可解决现有技术中这些固有电容所造成切换或动态功率的损失。

附图说明

图1为本实用新型第一实施例的内嵌分离式多晶硅电极的沟槽式屏蔽井区功率金属氧化物半导体场效应晶体管的剖面示意图；

图2为本实用新型第二实施例的内嵌分离式多晶硅电极的沟槽式屏蔽井区功率金属氧化物半导体场效应晶体管的剖面示意图；以及

图3为本实用新型第三实施例的内嵌分离式多晶硅电极的沟槽式屏蔽井区功率金属氧化物半导体场效应晶体管的剖面示意图；

图4-5为说明图3中另一实施例的内嵌分离式多晶硅电极的沟槽式屏蔽井区功率金属氧化物半导体场效应晶体管的剖面示意图；

图6为本实用新型第四实施例的内嵌分离式多晶硅电极的沟槽式屏蔽井区功率金属氧化物半导体场效应晶体管的结构示意图；

图7为本实用新型第五实施例的内嵌分离式多晶硅电极的沟槽式屏蔽井区功率金属氧化物半导体场效应晶体管的结构示意图；以及

图8-9为本实用新型第六与七实施例的内嵌分离式多晶硅电极的沟槽式屏蔽井区功率金属氧化物半导体场效应晶体管的结构示意图。

主要部件附图标记：

具体实施方式

为充分了解本新型的目的、特征及有益效果，这里借由下述具体的实施例，并结合附图，对本新型做详细说明，说明如下：

参照图1，为本实用新型第一实施例的内嵌分离式多晶硅电极的沟槽式屏蔽井区功率金属氧化物半导体场效应晶体管的结构示意图。在图1中，该内嵌分离式多晶硅电极的沟槽式井区功率金属氧化物半导体场效应晶体管10由多个单位晶胞所组成，且这些单位晶胞的任意一个的结构包含基板12、外延层14、基体接面16、源极接面18、绝缘层20、栅极电极22、屏蔽电极24、第一屏蔽井区26与第二屏蔽井区28。在此，该基板12以N⁺型的基板12为例说明。

该外延层14设置于该基板12的一侧，且该外延层14具有栅极沟槽142与源极沟槽144。在此，该外延层14以N型外延层14为例说明。

再者，可再依照该栅极沟槽142或该源极沟槽144的沟槽深度进一步区分为浅沟槽或深沟槽的至少其中之一。举例而言，在图1中，该栅极沟槽142为深沟槽的沟槽形态，而该源极沟槽144为浅沟槽的沟槽形态；在另一实施例中，该栅极沟槽142与该内嵌源极沟槽144同时为浅沟槽的沟槽形态，如图2所示；以及，在又一实施例中，该栅极沟槽142为浅沟槽的沟槽形态，而该源极沟槽144为深沟槽的沟槽形态。

回到图1，该基体接面16设置于该外延层14的一侧，且该基体接面16具有重掺杂区162，该重掺杂区162设置于该源极沟槽144的两侧。在此，该基体接面16以P型基体接面16为例说明。

该源极接面18设置于该基体接面16的一侧，且该源极接面18设置于该栅极沟槽142的两侧。在此，该源极接面18以N⁺型源极接面18为例说明。再者，该基体接面16的厚度大于该源极接面18的厚度。

该绝缘层20设置于该源极接面18的一侧，且该绝缘层20填入该栅极沟槽142与该源极沟槽144。此外，在本实施例中，该绝缘层20覆盖该源极接面18的至少一部分，也就是该源极接面18的一部分与该源极接面18的侧边182未受到该绝缘层20的覆盖。

该栅极电极22通过该绝缘层20内嵌设置于该栅极沟槽142的上方。

该屏蔽电极24设置于该栅极沟槽142的下方，且该屏蔽电极24分离地设置于该栅极电极22的底部。

此外，位于该栅极沟槽142内的该栅极电极22与该屏蔽电极24又通过该绝缘层20用以形成该晶体管结构的栅极端32。

该第一屏蔽井区26植入于该外延层14，且该第一屏蔽井区26可包覆该栅极沟槽142与该源极沟槽144。在此，该第一屏蔽井区26以N型屏蔽井区为例说明。

该第二屏蔽井区28通过该源极沟槽144植入于该外延层14，且使得该第二屏蔽井区28将该源极沟槽144包覆。其中，该第二屏蔽井区28以P型屏蔽井区为例说明。

图2，为本实用新型第二实施例的内嵌分离式多晶硅电极的沟槽式屏蔽井区功率金属氧化物半导体场效应晶体管的结构示意图。在图2中，该内嵌分离式多晶硅电极的沟槽式井区功率金属氧化物半导体场效应晶体管10’同样如前述实施例所述包含该基板12、该外延层14、该基体接面16、该源极接面18、该绝缘层20、该栅极电极22、该屏蔽电极24、该第一屏蔽井区26与该第二屏蔽井区28，而与前述实施例所不同的是，在本实施例中，该内嵌分离式多晶硅电极的沟槽式井区功率金属氧化物半导体场效应晶体管10’还包含源极电极30内嵌设置于该源极沟槽144。再者，该重掺杂区162、该源极接面18的至少一部分与该源极电极30形成源极接点区34。

图3，为本实用新型第三实施例的内嵌分离式多晶硅电极的沟槽式屏蔽井区功率金属氧化物半导体场效应晶体管的结构示意图。在图3中，该内嵌分离式多晶硅电极的沟槽式井区功率金属氧化物半导体场效应晶体管10’同样如第一实施例所述包含该基板12、该外延层14、该基体接面16、该源极接面18、该绝缘层20、该栅极电极22、该屏蔽电极24、该第一屏蔽井区26与该第二屏蔽井区28，而与该第一实施例所不同的是第二屏蔽井区28’与栅极沟槽142’。其中，该第二屏蔽井区28’仅包覆该源极沟槽144的至少一部分，而与前述实施例中该第二屏蔽井区28完全地包覆该源极沟槽144的方式不同，在此，该第二屏蔽井区28’以P型屏蔽井区为例说明；以及，该栅极沟槽142’的沟槽深度相较于该第一实施例中的该栅极沟槽142为浅，也就是上述所定义的浅沟槽。此外，在其它实施例中，该第二屏蔽井区28’可置换为ν型屏蔽井区或π型屏蔽井区，其分别地如图4与图5所示。

图6，为本实用新型第四实施例的内嵌分离式多晶硅电极的沟槽式屏蔽井区功率金属氧化物半导体场效应晶体管的结构示意图。在图6中，该内嵌分离式多晶硅电极的沟槽式井区功率金属氧化物半导体场效应晶体管10”’同样如第一实施例所述包含该基板12、该外延层14、该基体接面16、该源极接面18、该绝缘层20、该栅极电极22、该屏蔽电极24、该第一屏蔽井区26与该第二屏蔽井区28，而与该第一实施例所不同的是，原先为单层的该第二屏蔽井区28可经由多次植入用以形成多层的第二屏蔽井区28”。

图7，为本实用新型第五实施例的内嵌分离式多晶硅电极的沟槽式屏蔽井区功率金属氧化物半导体场效应晶体管的结构示意图。在图7中，该内嵌分离式多晶硅电极的沟槽式井区功率金属氧化物半导体场效应晶体管10””同样如第一实施例所述包含该基板12、该外延层14、该基体接面16、该源极接面18、该绝缘层20、该栅极电极22、该屏蔽电极24、该第一屏蔽井区26与该第二屏蔽井区28’，而与该第一实施例所不同的是第二屏蔽井区28”’的位置。其中，该第二屏蔽井区28”’形成在该源极沟槽144的下方，在此，该第二屏蔽井区28’以P型屏蔽井区为例说明，在其它的实施例中，该P型屏蔽井区如同前述实施例可置换为ν型屏蔽井区或π型屏蔽井区。

图8-9，为本实用新型第六与七实施例的内嵌分离式多晶硅电极的沟槽式屏蔽井区功率金属氧化物半导体场效应晶体管的结构示意图。在图8与9中，该内嵌分离式多晶硅电极的沟槽式井区功率金属氧化物半导体场效应晶体管10””’如第一实施例所述包含该基板12、该外延层14、该基体接面16、该源极接面18、该绝缘层20、该栅极电极22、该屏蔽电极24、该第一屏蔽井区26与该第二屏蔽井区28。在图8中，与该第一实施例所不同的是该重掺杂区162’的位置；以及，在图9中，与该第一实施例所不同的是该绝缘层20又同时地覆盖于该源极接点区34。

值得注意的是，上述在该内嵌分离式多晶硅电极的沟槽式井区功率金属氧化物半导体场效应晶体管还包含该基板12的另一侧用以形成漏极端36，使得该内嵌分离式多晶硅电极的沟槽式井区功率金属氧化物半导体场效应晶体管10根据前述实施例而具有该栅极端32、该源极端38与该漏极端36。

本实用新型在上文中已以较佳实施例揭露，然而本领域技术人员应理解的是，该实施例仅用于描绘本新型，而不应解读为限制本新型的范围。应注意的是，所有与该实施例等效的变化与置换，均应视为涵盖于本新型的范畴内。因此，本新型的保护范围当以权利要求书所作限定为准。

Claims

1.一种内嵌分离式多晶硅电极的沟槽式屏蔽井区功率MOSFET，其特征在于，该功率MOSFET由多个单位晶胞所组成，且这些单位晶胞的任意一个的结构包含：

基板；

外延层，设置于该基板的一侧，且该外延层具有栅极沟槽与源极沟槽，其中该源极沟槽或该栅极沟槽分别为浅沟槽或深沟槽的至少其中之一；

基体接面，设置于该外延层的一侧，且该基体接面具有重掺杂区并设置于该源极沟槽的两侧边；

源极接面，设置于该基体接面的一侧，且该源极接面设置于该栅极沟槽的两侧边；

绝缘层，设置于该源极接面的一侧，且该绝缘层填入该栅极沟槽与该源极沟槽；

栅极电极，内嵌设置于该栅极沟槽；

屏蔽电极，设置于该栅极沟槽与分离地设置于该栅极电极的底部；

第一屏蔽井区，植入于该外延层，且该第一屏蔽井区包覆该栅极沟槽与该源极沟槽；以及

第二屏蔽井区，植入于该外延层，且该第二屏蔽井区形成于该源极沟槽的底部或包覆该源极沟槽的至少一部分。

2.如权利要求1所述的功率MOSFET，其特征在于，该重掺杂区、该源极接面的至少一部分与该源极沟槽构成源极接点区。

3.如权利要求2所述的功率MOSFET，其特征在于，该栅极沟槽的该栅极电极与该屏蔽电极通过该绝缘层而构成栅极端。

4.如权利要求3所述的功率MOSFET，其特征在于，该第二屏蔽井区经由多次植入用以形成多层的第二屏蔽井区。

5.如权利要求4所述的功率MOSFET，其特征在于，该基板为N⁺型基板、该外延层为N型外延层、该基体接面为P型基体接面、该源极接面为N⁺型源极接面、该重掺杂区为P⁺型重掺杂区、该第一屏蔽井区为N型屏蔽井区，以及该第二屏蔽井区为P型屏蔽井区、ν型屏蔽井区、或π型屏蔽井区的其中之一。

6.如权利要求4所述的功率MOSFET，其特征在于，还包含源极电极，该源极电极内嵌设置于该源极沟槽。