CN114823631A - 一种抗辐射的高压器件结构 - Google Patents

一种抗辐射的高压器件结构 Download PDF

Info

Publication number
CN114823631A
CN114823631A CN202210450265.6A CN202210450265A CN114823631A CN 114823631 A CN114823631 A CN 114823631A CN 202210450265 A CN202210450265 A CN 202210450265A CN 114823631 A CN114823631 A CN 114823631A
Authority
CN
China
Prior art keywords
layer
doped
oxide layer
region
pbury
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210450265.6A
Other languages
English (en)
Other versions
CN114823631B (zh
Inventor
周锌
高聪
乔明
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Guangdong Electronic Information Engineering Research Institute of UESTC
Original Assignee
University of Electronic Science and Technology of China
Guangdong Electronic Information Engineering Research Institute of UESTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China, Guangdong Electronic Information Engineering Research Institute of UESTC filed Critical University of Electronic Science and Technology of China
Priority to CN202210450265.6A priority Critical patent/CN114823631B/zh
Publication of CN114823631A publication Critical patent/CN114823631A/zh
Application granted granted Critical
Publication of CN114823631B publication Critical patent/CN114823631B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种抗辐射的高压器件结构，相比起传统高压LDMOS器件结构，本发明在场氧化层下方的漂移区内引入高掺杂的Ptop+层和一般掺杂的Ptop层；在埋氧化层上方的漂移区内引入高掺杂的Pbury+层和一般掺杂的Pbury层。本发明新引入的高掺杂层可以屏蔽氧化层中的正的辐射陷阱电荷对漂移区的影响，保持初始特性不变的情况下，有效抑制了由总剂量辐射效应引起的器件导通电阻的退化。

Description

一种抗辐射的高压器件结构
技术领域
本发明属于半导体功率器件领域，具体涉及抗辐射的LDMOS高压器件结构。
背景技术
随着功率半导体器件在航空航天的电子系统等的应用越来越广泛，针对电源管理系统和栅驱动电路，抗辐射加固技术成为各个公司和高校的研究重点。高压LDMOS器件作为模拟电路的核心部位，LDMOS器件的特点是占据面积大，拥有更大的场氧化层。因此在γ射线等辐射环境下，LDMOS器件容易出现耐压退化、导通电阻退化、阈值漂移的现象，严重时导致器件失效，整个电路无法正常工作，因此需要研究抗辐射的高压LDMOS器件。
发明内容
解决高压LDMOS器件总剂量辐射后导通电阻退化的问题，本发明提出了一种抗辐射的高压器件结构。总剂量辐射导通电阻退化主要是由氧化层陷阱电荷和界面态陷阱电荷造成的。辐射在氧化物内产生电子空穴对，电子通过和空穴自身复合消失以及在电场作用下迅速被抽离出氧化层，小部分的空穴与电子进行复合，大部分在电场的作用下缓慢的向Si-SiO2界面不断的移动，在界面处，一部分空穴被氧化层陷阱所捕获，形成氧化层陷阱电荷；电离辐射使Si-SiO2界面处的饱和悬挂键破裂，引入新的界面能级从而在界面附近产生界面陷阱电荷。这种绝缘层中的正电荷和Si-SiO2界面态将引起器件导通电阻的退化。本发明在第二导电类型漂移区进行了创新，在埋氧化层上方的漂移区内引入高掺杂的Pbury+层和一般掺杂的Pbury层；在场氧化层下方的漂移区内引入高掺杂的Ptop+层和一般掺杂的Ptop层，起始于氧化层的电力线大部分终止于Ptop+层和Pbury+层，Ptop+层和Pbury+层可以屏蔽氧化层中的正的辐射陷阱电荷对漂移区的影响，有效抑制了由总剂量辐射效应引起的器件导通电阻的退化，提高器件抗总剂量辐射能力。
为了实现上述发明目的，本发明技术方案如下：
一种抗辐射的高压器件结构，包括第一导电类型衬底7、第一导电类型衬底7上形成的埋氧化层13、在埋氧化层13上形成的第一导电类型高掺杂Pbury+层17和第一导电类型一般掺杂Pbury层16、第一导电类型一般掺杂Pbury层16上形成的第二导电类型漂移区4；第一导电类型阱区3位于第二导电类型漂移区4内部左上角，第一导电类型体区1位于第一导电类型阱区3内部，第二导电类型源区2位于第一导电类型阱区3内的第一导电类型体区1的右侧；源电极8置于第一导电类型体区1上方和第二导电类型源区2上方，并把第一导电类型体区1和第二导电类型源区2短接；场氧化层11置于器件表面，延伸并覆盖第二导电类型阱区5部分表面，在场氧化层11下方的第二导电类型漂移区4中设有第一导电类型高掺杂Ptop+层14和第一导电类型高掺杂Ptop+层14下方的第一导电类型一般掺杂Ptop层15；第二导电类型阱区5位于第二导电类型漂移区4的内部右上角，第二导电类型漏区6置于第二型导电类型阱区5内部，漏电极12置于第二导电类型漏区6上方；栅氧化层10位于多晶栅电极9下方，并和场氧化层11相连接，栅氧化层10覆盖第二导电类型源区2、第一导电类型阱区3、第二导电类型漂移区4的部分上表面。
作为优选方式，埋氧化层13上方的漂移区内形成的第一导电类型高掺杂Pbury+层17浓度远大于第一导电类型一般掺杂Pbury层，二者差值大于5e15 cm-316。
作为优选方式，场氧化层11下方的漂移区内形成的第一导电类型高掺杂Ptop+层14浓度远大于第一导电类型一般掺杂Ptop层15，二者差值为5e15 cm-3。
作为优选方式，第一导电类型高掺杂Pbury+层17屏蔽了埋氧化层13中由于总剂量辐射效应而产生的氧化层陷阱电荷和界面态陷阱电荷。
作为优选方式，第一导电类型高掺杂Ptop+层14屏蔽了场氧化层11中由于总剂量辐射效应而产生的氧化层陷阱电荷和界面态陷阱电荷。
作为优选方式，第一导电类型高掺杂Ptop+层14的掺杂浓度大于1.5e16 cm-3。
第一导电类型一般掺杂Ptop层15的掺杂浓度大于1e16 cm-3。
第一导电类型一般掺杂Pbury层16的掺杂浓度大于1e16 cm-3。
第一导电类型高掺杂Pbury+层17的掺杂浓度大于1.5e16 cm-3。
本发明的有益效果为：本发明提供了一种抗辐射的高压LDMOS器件结构，在场氧化层下方的漂移区内引入高掺杂的Ptop+层和一般掺杂的Ptop层；在埋氧化层上方的漂移区内引入高掺杂的Pbury+层和一般掺杂的Pbury层。Ptop+层和Pbury+层可以屏蔽氧化层中的正的辐射陷阱电荷对漂移区的影响，有效抑制了由总剂量辐射效应引起的器件导通电阻的退化，提高器件抗总剂量辐射能力。
附图说明
图1为常规高压LDMOS器件结构示意图。
图2为常规Double RESURF LDMOS器件结构示意图。
图3为本发明一种抗辐射的高压器件结构示意图。
1为第一导电类型体区，2为第二导电类型源区，3为第一导电类型阱区，4为第二导电类型漂移区，5为第二导电类型阱区，6为第二导电类型漏区，7为第一导电类型衬底，8为源电极，9为多晶栅电极，10为栅氧化层，11为场氧化层，12为漏电极，13为埋氧化层，14为第一导电类型高掺杂Ptop+层，15为第一导电类型一般掺杂Ptop层，16为第一导电类型一般掺杂Pbury层，17为第一导电类型高掺杂Pbury+层。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
图2为图1优化后的结构：通过在漂移区中添加Ptop层和Pbury层辅助漂移区耗尽，目的是提高漂移区浓度来降低器件的导通电阻。图1和图2有共同的缺点是：总剂量辐射效应会引起氧化层陷阱电荷和界面态陷阱电荷的增加，从而导致器件导通电阻退化的现象，严重时导致器件失效，整个电路无法正常工作。
为避免器件的退化，本发明对第二导电类型漂移区4进行了创新，如图3所示，其中场氧化层11下方的第一导电类型高掺杂Ptop+层14和第一导电类型一般掺杂Ptop层15与埋氧化层上方的第一导电类型高掺杂Pbury+层17和第一导电类型一般掺杂Pbury层16为本发明的创新点。Ptop+层和Pbury+层可以屏蔽氧化层中的正的辐射陷阱电荷对漂移区的影响，有效抑制了由总剂量辐射效应引起的器件导通电阻的退化，提高器件抗总剂量辐射能力。
实施例
如图3所示，本实施例提供了一种抗辐射的高压LDMOS器件结构，包括第一导电类型衬底7、第一导电类型衬底7上形成的埋氧化层13、在埋氧化层13上形成的第一导电类型高掺杂Pbury+层17和第一导电类型一般掺杂Pbury层16、第一导电类型一般掺杂Pbury层16上形成的第二导电类型漂移区4；第一导电类型阱区3位于第二导电类型漂移区4内部左上角，第一导电类型体区1位于第一导电类型阱区3内部，第二导电类型源区2位于第一导电类型阱区3内的第一导电类型体区1的右侧；源电极8置于第一导电类型体区1上方和第二导电类型源区2上方，并把第一导电类型体区1和第二导电类型源区2短接；场氧化层11置于器件表面，延伸并覆盖第二导电类型阱区5部分表面，在场氧化层11下方的第二导电类型漂移区4中设有第一导电类型高掺杂Ptop+层14和第一导电类型高掺杂Ptop+层14下方的第一导电类型一般掺杂Ptop层15；第二导电类型阱区5位于第二导电类型漂移区4的内部右上角，第二导电类型漏区6置于第二型导电类型阱区5内部，漏电极12置于第二导电类型漏区6上方；栅氧化层10位于多晶栅电极9下方，并和场氧化层11相连接，栅氧化层10覆盖第二导电类型源区2、第一导电类型阱区3、第二导电类型漂移区4的部分上表面。
埋氧化层13上方的漂移区内形成的第一导电类型高掺杂Pbury+层17浓度远大于第一导电类型一般掺杂Pbury层16，二者差值大于5e15 cm-3。
场氧化层11下方的漂移区内形成的第一导电类型高掺杂Ptop+层14浓度远大于第一导电类型一般掺杂Ptop层15，二者差值大于5e15 cm-3。
第一导电类型高掺杂Pbury+层17屏蔽了埋氧化层13中由于总剂量辐射效应而产生的氧化层陷阱电荷和界面态陷阱电荷。
第一导电类型高掺杂Ptop+层14屏蔽了场氧化层11中由于总剂量辐射效应而产生的氧化层陷阱电荷和界面态陷阱电荷。
第一导电类型高掺杂Ptop+层14的掺杂浓度大于1.5e16 cm-3。
第一导电类型一般掺杂Ptop层15的掺杂浓度大于1e16 cm-3。
第一导电类型一般掺杂Pbury层16的掺杂浓度大于1e16 cm-3。
第一导电类型高掺杂Pbury+层17的掺杂浓度大于1.5e16 cm-3。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (6)

1.一种抗辐射的高压器件结构，其特征在于：包括第一导电类型衬底(7)、第一导电类型衬底(7)上形成的埋氧化层(13)、在埋氧化层(13)上形成的第一导电类型高掺杂Pbury+层(17)和第一导电类型一般掺杂Pbury层(16)、第一导电类型一般掺杂Pbury层(16)上形成的第二导电类型漂移区(4)；第一导电类型阱区(3)位于第二导电类型漂移区(4)内部左上角，第一导电类型体区(1)位于第一导电类型阱区(3)内部，第二导电类型源区(2)位于第一导电类型阱区(3)内的第一导电类型体区(1)的右侧；源电极(8)置于第一导电类型体区(1)上方和第二导电类型源区(2)上方，并把第一导电类型体区(1)和第二导电类型源区(2)短接；场氧化层(11)置于器件表面，延伸并覆盖第二导电类型阱区(5)部分表面，在场氧化层(11)下方的第二导电类型漂移区(4)中设有第一导电类型高掺杂Ptop+层(14)和第一导电类型高掺杂Ptop+层(14)下方的第一导电类型一般掺杂Ptop层(15)；第二导电类型阱区(5)位于第二导电类型漂移区(4)的内部右上角，第二导电类型漏区(6)置于第二型导电类型阱区(5)内部，漏电极(12)置于第二导电类型漏区(6)上方；栅氧化层(10)位于多晶栅电极(9)下方，并和场氧化层(11)相连接，栅氧化层(10)覆盖第二导电类型源区(2)、第一导电类型阱区(3)、第二导电类型漂移区(4)的部分上表面。
2.根据权利要求1所述的一种抗辐射的高压器件结构，其特征在于：埋氧化层(13)上方的漂移区内形成的第一导电类型高掺杂Pbury+层(17)浓度远大于第一导电类型一般掺杂Pbury层(16)，二者差值为5e15cm-3。
3.根据权利要求1所述的一种抗辐射的高压器件结构，其特征在于：场氧化层(11)下方的漂移区内形成的第一导电类型高掺杂Ptop+层(14)浓度远大于第一导电类型一般掺杂Ptop层(15)，二者差值为5e15cm-3。
4.根据权利要求1所述的一种抗辐射的高压器件结构，其特征在于：第一导电类型高掺杂Pbury+层(17)屏蔽了埋氧化层(13)中由于总剂量辐射效应而产生的氧化层陷阱电荷和界面态陷阱电荷。
5.根据权利要求1所述的一种抗辐射的高压器件结构，其特征在于：第一导电类型高掺杂Ptop+层(14)屏蔽了场氧化层(11)中由于总剂量辐射效应而产生的氧化层陷阱电荷和界面态陷阱电荷。
6.根据权利要求1所述的一种抗辐射的高压器件结构，其特征在于：
第一导电类型高掺杂Ptop+层(14)的掺杂浓度大于1.5e16cm-3；
第一导电类型一般掺杂Ptop层(15)的掺杂浓度大于1e16cm-3；
第一导电类型一般掺杂Pbury层(16)的掺杂浓度大于1e16cm-3；
第一导电类型高掺杂Pbury+层(17)的掺杂浓度大于1.5e16cm-3。
CN202210450265.6A 2022-04-27 2022-04-27 一种抗辐射的高压器件结构 Active CN114823631B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210450265.6A CN114823631B (zh) 2022-04-27 2022-04-27 一种抗辐射的高压器件结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210450265.6A CN114823631B (zh) 2022-04-27 2022-04-27 一种抗辐射的高压器件结构

Publications (2)

Publication Number Publication Date
CN114823631A true CN114823631A (zh) 2022-07-29
CN114823631B CN114823631B (zh) 2023-05-26

Family

ID=82508031

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210450265.6A Active CN114823631B (zh) 2022-04-27 2022-04-27 一种抗辐射的高压器件结构

Country Status (1)

Country Link
CN (1) CN114823631B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325835A (zh) * 2013-05-28 2013-09-25 电子科技大学 一种具有结型场板的soi功率ldmos器件
CN104282762A (zh) * 2014-09-15 2015-01-14 上海华虹宏力半导体制造有限公司 射频横向双扩散场效应晶体管及其制作方法
CN108878533A (zh) * 2018-06-29 2018-11-23 上海华虹宏力半导体制造有限公司 Ldmos器件及其制造方法
CN110518070A (zh) * 2019-09-03 2019-11-29 深圳第三代半导体研究院 一种适用于单片集成的碳化硅ldmos器件及其制造方法
CN111987152A (zh) * 2020-09-09 2020-11-24 电子科技大学 一种抗辐照双栅ldmos器件结构
CN113594258A (zh) * 2021-08-27 2021-11-02 电子科技大学 低辐射漏电高压ldmos器件
CN113594256A (zh) * 2021-08-18 2021-11-02 电子科技大学 一种高压抗单粒子辐照的psoi ldmos器件结构
CN113675274A (zh) * 2021-08-27 2021-11-19 电子科技大学 低辐射漏电高压Double RESURF LDMOS器件
CN113823694A (zh) * 2021-08-19 2021-12-21 电子科技大学 集成亚微米超结的横向功率半导体器件及其制造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325835A (zh) * 2013-05-28 2013-09-25 电子科技大学 一种具有结型场板的soi功率ldmos器件
CN104282762A (zh) * 2014-09-15 2015-01-14 上海华虹宏力半导体制造有限公司 射频横向双扩散场效应晶体管及其制作方法
CN108878533A (zh) * 2018-06-29 2018-11-23 上海华虹宏力半导体制造有限公司 Ldmos器件及其制造方法
CN110518070A (zh) * 2019-09-03 2019-11-29 深圳第三代半导体研究院 一种适用于单片集成的碳化硅ldmos器件及其制造方法
CN111987152A (zh) * 2020-09-09 2020-11-24 电子科技大学 一种抗辐照双栅ldmos器件结构
CN113594256A (zh) * 2021-08-18 2021-11-02 电子科技大学 一种高压抗单粒子辐照的psoi ldmos器件结构
CN113823694A (zh) * 2021-08-19 2021-12-21 电子科技大学 集成亚微米超结的横向功率半导体器件及其制造方法
CN113594258A (zh) * 2021-08-27 2021-11-02 电子科技大学 低辐射漏电高压ldmos器件
CN113675274A (zh) * 2021-08-27 2021-11-19 电子科技大学 低辐射漏电高压Double RESURF LDMOS器件

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
富力文，阎力大: "RESURF原理应用于SOI LDMOS晶体管", 半导体学报 *
马阔;乔明;周锌;王卓;: "高压SOI pLDMOS器件电离辐射总剂量效应研究", 电子与封装 *

Also Published As

Publication number Publication date
CN114823631B (zh) 2023-05-26

Similar Documents

Publication Publication Date Title
CN113161422B (zh) 低辐射漏电的高压ldmos器件结构
CN108231903B (zh) 一种带软恢复体二极管的超结功率mosfet
JP2019129250A (ja) 半導体装置及びその製造方法
CN111987145B (zh) 抗总剂量电离辐射的超结vdmos器件
CN109888017A (zh) 一种抗辐照ldmos器件
CN115579397A (zh) 双级沟槽栅碳化硅mosfet及其制备方法
JP2020031155A (ja) 半導体装置
CN113675274B (zh) 低辐射漏电高压Double RESURF LDMOS器件
CN113594258B (zh) 低辐射漏电高压ldmos器件
CN114093934B (zh) 一种igbt器件及其制造方法
CN108598151B (zh) 能提高耐压能力的半导体器件终端结构及其制造方法
CN115863390A (zh) 低辐射漏电高压ldmos器件结构
CN114823631A (zh) 一种抗辐射的高压器件结构
CN111653616A (zh) 一种igbt器件结构及其制备方法
CN114093947B (zh) 一种基于ldmos器件内栅电荷补偿的抗总剂量方法
CN114597251B (zh) 一种抗总剂量辐射加固的屏蔽栅vdmos
CN116646388A (zh) 一种屏蔽栅mosfet结构
CN114883413A (zh) 一种在元胞内集成续流二极管的沟槽SiC MOSFET
CN108461536B (zh) 一种双向沟槽栅电荷存储型igbt及其制作方法
CN111697059B (zh) 抗位移辐射加固的mos栅控晶闸管
CN114695519B (zh) 屏蔽层状态自动切换的沟槽型碳化硅igbt器件及制备方法
US10943978B2 (en) High voltage device and manufacturing method thereof
CN219873542U (zh) 一种沟槽型mosfet器件
CN217903128U (zh) 一种中高压屏蔽栅功率mosfet
CN114220794B (zh) 一种抗单粒子辐射加固的增强型GaN功率器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant