CN115863390A - 低辐射漏电高压ldmos器件结构 - Google Patents
低辐射漏电高压ldmos器件结构 Download PDFInfo
- Publication number
- CN115863390A CN115863390A CN202211640455.0A CN202211640455A CN115863390A CN 115863390 A CN115863390 A CN 115863390A CN 202211640455 A CN202211640455 A CN 202211640455A CN 115863390 A CN115863390 A CN 115863390A
- Authority
- CN
- China
- Prior art keywords
- region
- conduction type
- conductive type
- oxide layer
- well region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种低辐射漏电高压LDMOS器件结构，该器件包括AB、AC两个不同截面结构。相比传统高压LDMOS器件结构，本发明在器件元胞区和非元胞区交界处的两侧，即AB和AC截面，在非元胞区域增加第一导电类型顶层结构，并与第二导电类型源区相切，从而切断了辐射漏电途径，避免了总剂量辐射引起的泄漏电流增大的问题，提高了器件抗总剂量辐射能力。
Description
技术领域
本发明属于半导体功率器件领域，具体涉及低辐射漏电高压LDMOS器件结构。
背景技术
随着功率半导体器件在航空航天的电子系统等的应用越来越广泛，针对电源管理系统和栅驱动电路，抗辐射加固技术成为各个公司和高校的研究重点。而高压LDMOS器件作为模拟电路的核心部位，LDMOS器件的特点是占据面积大，拥有更大的场氧化层。因此在γ射线等辐射环境下，LDMOS器件容易出现耐压退化、阈值漂移和泄漏电流增大的现象，使电路静态功耗增加，严重时导致器件失效，整个电路无法正常工作，因此需要研究低辐射漏电高压LDMOS器件。
发明内容
为解决高压LDMOS器件总剂量辐射后器件泄露电流增加的问题，本发明提出了一种低辐射漏电的高压LDMOS器件结构。总剂量辐射损伤主要是由硅和二氧化硅界面处产生的陷阱电荷造成的。高压LDMOS器件在辐射后氧化层内会产生电子空穴对，在外加电场的作用下，电子空穴对跃迁到硅和二氧化硅界面处，被氧化层陷阱捕获，形成陷阱电荷。带正电的陷阱电荷在第二导电类型漂移区和元胞区与非元胞区交界处产生镜像电荷，从而为器件提供一条流经了第二导电类型漂移区，第一导电类型阱区和第二导电类型源区的漏电途径。本发明在器件元胞区和非元胞区交界处的两侧，即AB和AC截面，增加第一导电类型顶层结构并与第二导电类型源区相切，从而切断了辐射漏电途径，避免总剂量辐射引起的器件漏电现象，降低器件的关态损耗，提高器件抗总剂量辐射能力。
为了实现上述发明目的，本发明技术方案如下：
低辐射漏电高压LDMOS器件结构，在非元胞区域增加了第一导电类型顶层结构8与第二导电类型源区2相切，切断由于总剂量辐射引起的漏电途径；
器件结构包括AB和AC两个不同截面结构；其中AB是从器件内部沿半径向外依次经过第二导电类型漏区6、有源区9、第二导电类型阱区5、第二导电类型漂移区4、第一导电类型阱区3、第一导电类型顶层结构8和第一导电类型阱区3方向，在非元胞区域的第一导电类型顶层结构8与第二导电类型源区2相切；AC是从器件内部沿半径向外依次经过第二导电类型漏区6、有源区9、第二导电类型阱区5、第二导电类型漂移区4、第一导电类型阱区3、第二导电类型源区2、第一导电类型体区1、有源区9方向；
沿AB截面：包括在第一导电类型衬底7上形成的埋氧化层15，在埋氧化层15上形成的第二导电类型漂移区4，第一导电类型阱区3位于第二导电类型漂移区4的内部左上角，第一导电类型顶层结构8位于第一导电类型阱区3内部，第二导电类型阱区5位于第二导电类型漂移区4的内部右上角，第二导电类型漏区6置于第二导电类型阱区5内部右上角，场氧化层12置于器件表面，延伸并覆盖第二导电类型阱区5部分表面，多晶栅电极10位于场氧化层12上方，漏电极13置于第二导电类型漏区6上方；
沿AC截面：包括在第一导电类型衬底7上形成的埋氧化层15，在埋氧化层15上形成的第二导电类型漂移区4，第一导电类型阱区3位于第二导电类型漂移区4的内部左上角，第一导电类型体区1及第二导电类型源区2位于第一导电类型阱区3内部，源电极14置于第一导电类型体区1上方，第二导电类型阱区5位于第二导电类型漂移区4的内部右上角，第二导电类型漏区6置于第二导电类型阱区5内部右上角，漏电极13置于第二导电类型漏区6上方，场氧化层12置于器件表面，延伸并覆盖第二导电类型阱区5部分表面，栅氧化层11右侧和场氧化层12左侧相连接，栅氧化层11覆盖第二导电类型源区2部分上表面、覆盖第一导电类型阱区3部分上表面、覆盖第二导电类型漂移区4的部分上表面，多晶栅电极10位于栅氧化层11上方和场氧化层12的上方。
作为优选方式，场氧化层12的材料为二氧化硅或K≤2.8的低K材料。
作为优选方式，所述第一导电类型掺杂杂质为受主型时第二导电类型掺杂杂质为施主型，此时，漏电极相对源电极偏置为正电位；第一导电类型掺杂杂质为施主型时第二导电类型掺杂杂质为受主型，此时，漏电极相对源电极偏置为负电位。
本发明的有益效果为：本发明提供了一种低辐射漏电的高压LDMOS器件结构，在AB截面上非元胞区域增加第一导电类型顶层结构8，并与第二导电类型源区2相切，从而切断了总剂量辐射效应产生的泄漏电流路径，减小了关态损耗，提高器件抗总剂量辐射能力。
附图说明
图1为常规高压LDMOS器件圆形版图结构俯视图。
图2为常规高压LDMOS器件漏电途径示意图。
图3为本发明器件圆形版图结构俯视图。
图4为本发明器件切断漏电途径示意图。
图5为本发明沿图3中AB截面的器件结构示意图。
图6为本发明沿图3中AC截面的器件结构示意图。
1为第一导电类型体区，2为第二导电类型源区，3为第一导电类型阱区，4为第二导电类型漂移区，5为第二导电类型阱区，6为第二导电类型漏区，7为第一导电类型衬底，8为第一导电类型顶层结构，9为有源区，10为多晶栅电极，11为栅氧化层，12为场氧化层，13为漏电极，14为源电极，15为埋氧化层。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
图1为常规高压LDMOS器件圆形版图俯视图。AB截面上的结构可以描述整个器件的结构，常规高压LDMOS器件结构辐射后在元胞区和非元胞区交界处会形成一个漏电路径，如图2所示。该漏电路径增加了总剂量辐射引起的泄漏电流，使电路静态功耗增加，严重时导致器件失效，整个电路无法正常工作。
为避免该漏电路径的产生，本发明在非元胞区域增加了第一导电类型顶层结构8，并与第二导电类型源区2相切，如图3所示。整个器件结构从AB和AC两个截面进行描述。在AB和AC截面上，非元胞区域增加第一导电类型顶层结构8，并与第二导电类型源区2相切，从而切断了由于总剂量辐射引起的漏电途径，如图4所示，有效地避免了总剂量辐射引起的漏电现象，降低了器件的关态损耗，提高了器件抗总剂量辐射能力。
实施例
本实施例提供一种低辐射漏电的高压LDMOS器件结构，在非元胞区域增加了第一导电类型顶层结构8与第二导电类型源区2相切，切断由于总剂量辐射引起的漏电途径；
器件结构包括AB和AC两个不同截面结构；其中AB是从器件内部沿半径向外依次经过第二导电类型漏区6、有源区9、第二导电类型阱区5、第二导电类型漂移区4、第一导电类型阱区3、第一导电类型顶层结构8和第一导电类型阱区3方向；AC是从器件内部沿半径向外依次经过第二导电类型漏区6、有源区9、第二导电类型阱区5、第二导电类型漂移区4、第一导电类型阱区3、第二导电类型源区2、第一导电类型体区1、有源区9方向；
沿AB截面：包括在第一导电类型衬底7上形成的埋氧化层15，在埋氧化层15上形成的第二导电类型漂移区4，第一导电类型阱区3位于第二导电类型漂移区4的内部左上角，第一导电类型顶层结构8位于第一导电类型阱区3内部，第二导电类型阱区5位于第二导电类型漂移区4的内部右上角，第二导电类型漏区6置于第二导电类型阱区5内部右上角，场氧化层12置于器件表面，延伸并覆盖第二导电类型阱区5部分表面，多晶栅电极10位于场氧化层12上方，漏电极13置于第二导电类型漏区6上方；
沿AC截面：包括在第一导电类型衬底7上形成的埋氧化层15，在埋氧化层15上形成的第二导电类型漂移区4，第一导电类型阱区3位于第二导电类型漂移区4的内部左上角，第一导电类型体区1及第二导电类型源区2位于第一导电类型阱区3内部，源电极14置于第一导电类型体区1上方，第二导电类型阱区5位于第二导电类型漂移区4的内部右上角，第二导电类型漏区6置于第二导电类型阱区5内部右上角，漏电极13置于第二导电类型漏区6上方，场氧化层12置于器件表面，延伸并覆盖第二导电类型阱区5部分表面，栅氧化层11右侧和场氧化层12左侧相连接，栅氧化层11覆盖第二导电类型源区2部分上表面、覆盖第一导电类型阱区3部分上表面、覆盖第二导电类型漂移区4的部分上表面，多晶栅电极10位于栅氧化层11上方和场氧化层12的上方。
场氧化层12的材料为二氧化硅或K≤2.8的低K材料。
所述第一导电类型掺杂杂质为受主型时第二导电类型掺杂杂质为施主型，此时，漏电极相对源电极偏置为正电位；第一导电类型掺杂杂质为施主型时第二导电类型掺杂杂质为受主型，此时，漏电极相对源电极偏置为负电位。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (3)
1.一种低辐射漏电高压LDMOS器件结构，其特征在于：在非元胞区域增加了第一导电类型顶层结构(8)与第二导电类型源区(2)相切，切断由于总剂量辐射引起的漏电途径；
器件结构包括AB和AC两个不同截面结构；AB是从器件内部沿半径向外依次经过第二导电类型漏区(6)、有源区(9)、第二导电类型阱区(5)、第二导电类型漂移区(4)、第一导电类型阱区(3)、第一导电类型顶层结构(8)和第一导电类型阱区(3)方向；AC是从器件内部沿半径向外依次经过第二导电类型漏区(6)、有源区(9)、第二导电类型阱区(5)、第二导电类型漂移区(4)、第一导电类型阱区(3)、第二导电类型源区(2)、第一导电类型体区(1)、有源区(9)方向；
沿AB截面：包括在第一导电类型衬底(7)上形成的埋氧化层(15)，在埋氧化层(15)上形成的第二导电类型漂移区(4)，第一导电类型阱区(3)位于第二导电类型漂移区(4)的内部左上角，第一导电类型顶层结构(8)位于第一导电类型阱区(3)内部，第二导电类型阱区(5)位于第二导电类型漂移区(4)的内部右上角，第二导电类型漏区(6)置于第二导电类型阱区(5)内部右上角，场氧化层(12)置于器件表面，延伸并覆盖第二导电类型阱区(5)部分表面，多晶栅电极(10)位于场氧化层(12)上方，漏电极(13)置于第二导电类型漏区(6)上方；
沿AC截面：包括在第一导电类型衬底(7)上形成的埋氧化层(15)，在埋氧化层(15)上形成的第二导电类型漂移区(4)，第一导电类型阱区(3)位于第二导电类型漂移区(4)的内部左上角，第一导电类型体区(1)及第二导电类型源区(2)位于第一导电类型阱区(3)内部，源电极(14)置于第一导电类型体区(1)上方，第二导电类型阱区(5)位于第二导电类型漂移区(4)的内部右上角，第二导电类型漏区(6)置于第二导电类型阱区(5)内部右上角，漏电极(13)置于第二导电类型漏区(6)上方，场氧化层(12)置于器件表面，延伸并覆盖第二导电类型阱区(5)部分表面，栅氧化层(11)右侧和场氧化层(12)左侧相连接，栅氧化层(11)覆盖第二导电类型源区(2)部分上表面、覆盖第一导电类型阱区(3)部分上表面、覆盖第二导电类型漂移区(4)的部分上表面，多晶栅电极(10)位于栅氧化层(11)上方和场氧化层(12)的上方。
2.根据权利要求1所述的低辐射漏电高压LDMOS器件结构，其特征在于：场氧化层(12)的材料为二氧化硅或K≤2.8的低K材料。
3.根据权利要求1所述的低辐射漏电高压LDMOS器件结构，其特征在于：所述第一导电类型掺杂杂质为受主型时第二导电类型掺杂杂质为施主型，此时，漏电极相对源电极偏置为正电位；第一导电类型掺杂杂质为施主型时第二导电类型掺杂杂质为受主型，此时，漏电极相对源电极偏置为负电位。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211640455.0A CN115863390A (zh) | 2022-12-20 | 2022-12-20 | 低辐射漏电高压ldmos器件结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211640455.0A CN115863390A (zh) | 2022-12-20 | 2022-12-20 | 低辐射漏电高压ldmos器件结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115863390A true CN115863390A (zh) | 2023-03-28 |
Family
ID=85674476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211640455.0A Pending CN115863390A (zh) | 2022-12-20 | 2022-12-20 | 低辐射漏电高压ldmos器件结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115863390A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117238970A (zh) * | 2023-11-13 | 2023-12-15 | 中国电子科技集团公司第五十八研究所 | 高压抗辐射横向mosfet器件 |
-
2022
- 2022-12-20 CN CN202211640455.0A patent/CN115863390A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117238970A (zh) * | 2023-11-13 | 2023-12-15 | 中国电子科技集团公司第五十八研究所 | 高压抗辐射横向mosfet器件 |
| CN117238970B (zh) * | 2023-11-13 | 2024-02-09 | 中国电子科技集团公司第五十八研究所 | 高压抗辐射横向mosfet器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113161422B (zh) | 低辐射漏电的高压ldmos器件结构 | |
| CN203445130U (zh) | 半导体器件 | |
| CN109244136B (zh) | 槽底肖特基接触SiC MOSFET器件 | |
| CN108231903B (zh) | 一种带软恢复体二极管的超结功率mosfet | |
| CN113594258A (zh) | 低辐射漏电高压ldmos器件 | |
| CN113675274B (zh) | 低辐射漏电高压Double RESURF LDMOS器件 | |
| TW200425467A (en) | Semiconductor device | |
| JP2019129250A (ja) | 半導体装置及びその製造方法 | |
| WO2022088925A1 (zh) | 一种npn三明治栅结构的沟槽mosfet器件 | |
| CN114927561B (zh) | 一种碳化硅mosfet器件 | |
| CN115863390A (zh) | 低辐射漏电高压ldmos器件结构 | |
| CN111987145A (zh) | 抗总剂量电离辐射的超结vdmos器件 | |
| CN109904237B (zh) | 具有瞬时剂量率辐射加固结构的横向soi高压器件 | |
| CN115528090A (zh) | 一种双沟槽SiC MOSFET器件 | |
| CN114093947B (zh) | 一种基于ldmos器件内栅电荷补偿的抗总剂量方法 | |
| JP2019186459A (ja) | スイッチング素子 | |
| CN115377194A (zh) | 一种碳化硅绝缘栅双极型晶体管及其制作方法 | |
| JP2023544308A (ja) | パワーデバイスの終端構造及びその製造方法、並びにパワーデバイス | |
| CN108461536B (zh) | 一种双向沟槽栅电荷存储型igbt及其制作方法 | |
| CN114678413B (zh) | 集成p型沟道的高可靠性碳化硅mosfet器件 | |
| CN202796962U (zh) | 内嵌分离式多晶硅电极的沟槽式屏蔽井区功率mosfet | |
| CN217405435U (zh) | 屏蔽栅耗尽型功率mosfet | |
| CN114823631B (zh) | 一种抗辐射的高压器件结构 | |
| CN219873542U (zh) | 一种沟槽型mosfet器件 | |
| CN221264366U (zh) | 一种浮体储存器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |