TWI392086B - 具有堆疊異質摻雜邊緣及漸進漂移區域之改良式減少表面場的高壓ｐ型金屬氧化半導體裝置 - Google Patents

具有堆疊異質摻雜邊緣及漸進漂移區域之改良式減少表面場的高壓ｐ型金屬氧化半導體裝置 Download PDF

Info

Publication number
TWI392086B
TWI392086B TW094130550A TW94130550A TWI392086B TW I392086 B TWI392086 B TW I392086B TW 094130550 A TW094130550 A TW 094130550A TW 94130550 A TW94130550 A TW 94130550A TW I392086 B TWI392086 B TW I392086B
Authority
TW
Taiwan
Prior art keywords
region
polarity
gates
type
regions
Prior art date
Application number
TW094130550A
Other languages
English (en)
Other versions
TW200620630A (en
Inventor
Jun Cai
Michael Harley-Stead
Jim G Holt
Original Assignee
Fairchild Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor filed Critical Fairchild Semiconductor
Publication of TW200620630A publication Critical patent/TW200620630A/zh
Application granted granted Critical
Publication of TWI392086B publication Critical patent/TWI392086B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate

Description

具有堆疊異質摻雜邊緣及漸進漂移區域之改良式減少表面場的高壓P型金屬氧化半導體裝置
本發明一般係關於積體電路裝置及一種製造該等積體電路裝置之方法。更特定言之，本發明係關於積體電路，其中在相同基板上製造一高壓裝置與一低壓電路或裝置。
高壓積體電路(integrated circuit；IC)常常在相同晶片或基板上將至少一高壓裝置(例如高壓或功率電晶體)與一或多個低壓電路(例如，邏輯裝置)整合在一起。在此類積體電路中，該高壓電晶體常常係配置為一橫向雙擴散金屬氧化物半導體(lateral double－diffused metal oxide semiconductor；LDMOS)場效電晶體(field effect transistor；FET)或一高壓金屬氧化物半導體(high voltage metal oxide semiconductor；HVMOS)場效電晶體(field effect transistor；FET)。但是，在相同基板上製造高壓電晶體及邏輯裝置一般涉及在針對每一結構的各個競爭性設計目的之間取得折衷。
更特定言之，在深次微米技術中，使用產生相對較小的幾何形狀及淺接面之程序來製造低壓邏輯裝置。相反，用於製造高壓裝置之一典型的熱擴散在甚高於此的溫度下發生而擴散時間更長，以便建立相對較深的擴散區域以滿足該等裝置經受較高操作電壓之需要。此類深擴散程序與該等邏輯裝置之較小的幾何形狀及淺接面不相容。用於製造高壓裝置之較長持續時間的高溫擴散程序很可能會破壞曝露於該程序的任何邏輯裝置之淺接面。先於該等低壓裝置而製造該高壓裝置，從而避免讓該等低壓裝置曝露於該等高溫擴散程序，但排除了該高壓裝置(例如，橫向雙擴散金屬氧化物半導體p型體)的關鍵結構與閘極多晶矽之自我對齊。因此，以此一方式來製造的橫向雙擴散金屬氧化物半導體裝置將具有相對較長的閘極聚合物長度、較大的通道電阻值及更大的裝置尺寸。
在與邏輯裝置相同的基板上製造高壓裝置之一方法稱為減少表面場(reduced surface field；RESURF)技術。減少表面場技術之所以符合需要係因為其獲得更大的崩潰電壓，而在藉此技術生產的高壓裝置中仍保持相對較低的開啟狀態電阻。減少表面場裝置包括一輕度摻雜區域，此區域常稱為一漂移區域，其係形成於該等汲極與通道區域之間。場成形層有時係用來讓該等裝置的崩潰電壓開啟狀態電阻獲得進一步提高。減少表面場裝置還可併入一摻雜物濃度增加而厚度減小的磊晶層。藉由在一高壓電晶體內重新分配該電場密度，可獲得一較低的開啟狀態電阻。
但是，使用減少表面場技術或藉由包含減少表面場特徵來製造高壓p型裝置，會存在問題。例如，該高壓P型金屬氧化物半導體裝置之開啟狀態電阻一般在此類裝置中保持相對較高。減少表面場裝置還會對形成或生長一覆蓋氧化層期間輕度摻雜的漂移區域中發生的雜質分離十分敏感。對雜質分離之此敏感性在p型高壓裝置之p型漂移區域中特別明顯，在該漂移區域中由於雜質分離而會輕易地形成一垂直的淺接面並因此使得具有所需操作特徵的p型通道高壓P型金屬氧化物半導體裝置之形成具有挑戰性。
因此，此項技術中需要一種製造在相同基板上組合高壓p型裝置、高壓n型裝置及低壓邏輯裝置的積體電路之改進型方法。
此外，此項技術中需要一種對雜質分離不太敏感的改進型或改良式減少表面場高壓p型裝置及其製造方法。
進一步，此項技術中需要一種崩潰性能改善、安全操作區域(safe operating area；SOA)增加/更大之改進型或改良式減少表面場高壓p型裝置及其製造方法。
此外，此項技術中需要一種開啟狀態電阻減小之改進型或改良式減少表面場高壓p型裝置及其製造方法。
本發明提供一種具有堆疊異質摻雜邊緣與一摻雜物濃度漸進變化區域之改良式減少表面場高壓P型金屬氧化物半導體裝置，並提供更高的崩潰電壓、減小的開啟狀態電阻及一較大的安全操作區域。
本發明之一形式包含一基板，該基板具有形成於一第二極性類型的一磊晶層內之一第一極性類型的一高壓井。一對場氧化物區域係形成於該基板上且至少部分處於該高壓井上。絕緣閘極係形成於該基板上而介於該等場氧化物區域之間。堆疊異質摻雜邊緣係形成於該高壓井內且與該等閘極之外部邊緣自我對齊。該第一極性類型之一緩衝區域係形成於該高壓井內而介於該等閘極的內部邊緣之間且與該等內部邊緣自我對齊。該第二極性類型之一漂移區域係形成於緩衝區域內且介於該等閘極的內部邊緣之間且與該等內部邊緣自我對齊。該漂移區域包括具有一摻雜物濃度漸進變化之區域，並包括該第二極性類型之一汲極區域。
藉由本發明之裝置及用於製造此一裝置之方法而獲得若干優點。首先，藉由一遮罩層來形成並藉由異質摻雜物來植入該等n型緩衝區域及p型漂移區域。其次，該等NLDD及n型緩衝層係分別用於對該裝置之臨界及擊穿電壓進行至少部分控制，並因此使得裝置及程序設計之靈活性增強。進一步，將該p型漂移層與n緩衝層堆疊在一起以形成改良式減少表面場，從而使得本發明之高壓P型金屬氧化物半導體裝置之開啟狀態電阻減小而崩潰性能改善。該n型緩衝層還有助於增加在低開啟狀態電阻情況下的p型區域漂移摻雜濃度，並因此還減小該p型漂移區域對雜質分離之敏感性或易感性。此外，在蝕刻該閘極多晶矽以處理該p型漂移區域植入物之後，由於不實施高溫氧化物生長而使得該p型漂移區域中的雜質分離效應實質上減小。
現在參考該等圖式而特別參考圖1，圖中顯示本發明之一積體電路(integrated circuit；IC)之一項具體實施例。一般而言，且如下面之特定說明，積體電路10包括具有堆疊異質摻雜邊緣與一充當改良型減少表面場區域的p型漂移層(其具有形成於一n型緩衝層中之一段差汲極)之一高壓P型金屬氧化物半導體裝置12。該p型漂移層之摻雜物濃度從該汲極向該閘極逐漸減小。上面提到的高壓P型金屬氧化物半導體12之特徵/結構改善臨界電壓控制，提高崩潰及擊穿電壓，增加安全操作區域並減小該裝置之開啟狀態電阻。
更特定言之，積體電路10係形成於一半導體單結晶基板20(例如，一p－型或p＋型矽基板)上。磊晶層22係形成(例如，生長或沉積)於基板20上。磊晶層22具有一上部表面24。高壓n型井26係形成於磊晶層22內，而高壓P型金屬氧化物半導體裝置12係形成於高壓n型井26，下面將作更特定的說明。一般指定為30的低壓電路(例如，低壓邏輯裝置)係形成於磊晶層22內。場氧化物(FOX)區域32及34係以已知方式形成於磊晶層22上，並充當橫向隔離區域而將高壓P型金屬氧化物半導體裝置12與形成於層22中的低壓裝置30隔離。
高壓P型金屬氧化物半導體裝置12包括閘極40及42，該等閘極係以一已知方式而由置放於一閘極氧化物層46上之一高摻雜並因而導電之圖案化的多晶矽層44形成。高壓P型金屬氧化物半導體裝置12進一步包括一第一n型管50(或者，以適當劑量及植入能量形成之一輕度摻雜的n型汲極(n－type lightly－doped drain；NLDD)區域)，該第一n型管50係與形成閘極40的多晶矽層44之部分之一外部邊緣自我對齊而形成且係置放於閘極40與FOX區域32之間(即，在閘極40之外)。類似地，一第二n型管或NLDD區域52係與形成閘極42的多晶矽層44之部分之一外部邊緣自我對齊而形成，且係置放於閘極42與FOX區域34之間(即，在閘極42之外)。在第一及第二NLDD區域50及52內，個別的p型輕度摻雜的汲極(p－type lightly doped drain；PLDD)區域或管60及62係與形成閘極40及42的多晶矽層44之部分之對應外部邊緣自我對齊而形成。高壓P型金屬氧化物半導體裝置12之NLDD區域50及52與PLDD區域60及62實質上與傳統的低壓邏輯裝置之NLDD及PLDD區域類似。
高壓P型金屬氧化物半導體裝置12還包括：形成於閘極40與42之間且與該等閘極自我對齊之一n型緩衝區域66，以及形成於n型緩衝區域66內且亦與閘極40及42自我對齊之p型漂移區域68。下面更特定說明之一第三PLDD區域或管係置放於p型漂移區域68內且係與其他PLDD區域或管60及62同時形成。
氧化物間隔物70及72係分別置放於閘極40及42之側壁(未標注參考數字)上方及/或上面。P＋型源極區域80及82係分別與外部氧化間隔物70及72自我對齊而形成。源極n＋分接頭90及92係分別與FOX區域32及34相鄰而形成，且分別係藉由矽化物層94及96而與p＋型源極80及82連接。
該第三PLDD區域104係形成於p型漂移區域68之一預定部分(例如，中心部分)內。P＋型汲極區域110係形成於PLDD區域104之一預定部分(例如，中心部分)內，並延伸穿過PLDD區域104而進入p型漂移區域68。P型漂移區域68、p＋型汲極110及PLDD區域104接合地形成一滲雜劑濃度逐漸減小區域(未標注參考數字)，即其中該p型摻雜物濃度從p＋型汲極134向PLDD區域104以及向p型漂移區域68減小之一區域。
下面參考圖2至7來說明裝置10之其他特徵，該等圖式說明用於製造積體電路10的選定程序。如圖2所示，FOX區域32及34係形成於表面24上。如圖3所示，閘極40及42係形成於閘極氧化物層46上且介於FOX區域32與34之間或在該等區域之內。藉由氧化磊晶層22之曝露表面24來沉積或形成閘極氧化物層46。在閘極氧化層46上沉積一導電多晶矽層44(僅顯示其一部分)。該多晶矽層44可以係沉積為一高度摻雜層或可以係摻雜於一後續程序中。遮罩並蝕刻該閘極多晶矽層44以移除其中不必要的部分，從而形成絕緣閘極結構40及42。
如圖4所示，將一圖案化的光阻層120沉積於基板20上。一遮罩(圖中未顯示)使得能夠經由一合適的濕式或乾式濕刻程序來移除該光阻層120之不必要的的部分以在其中形成開口124及126。光阻層120中的開口124及126係置放於下列部分上並曝露下列部分：形成閘極40及42的多晶矽材料44之上部表面之外部邊緣及外部部分，以及與閘極40及42相鄰且在該等閘極外側的高壓n型井26表面之預定部分。
然後藉由將基板20放置進一離子植入設備中來形成NLDD管或區域50及52，在該裝置中將n型摻雜物128植入高壓n型井26之曝露部分。植入該等n型摻雜物(例如，磷)，以形成NLDD管或區域50及52，其中每一管或區域之摻雜物濃度係從約5E16至約5E18個原子/cm3 ，而其深度係從約0.06至約0.7微米(um)。各NLDD管或區域50及52皆與閘極40與42中一對應閘極之多晶矽材料44之外側邊緣自我對齊。
擴散於閘極40與42之下的NLDD管50與52之部分分別對裝置12之臨界及擊穿電壓進行部分控制。裝置12之通道長度係由閘極40及42之長度L決定。高壓P型金屬氧化物半導體裝置12之通道長度可縮放且可收縮至次微米或深次微米長度，從而提供短通道長度並因此提供低通道電阻。高壓n型井26具有一低摻雜物濃度，一般約為1e16個原子/cm3 ，而裝置10在不存在NLDD管50及52與n型緩衝區域66之情況下不能支援一較高的汲極至源極電壓。進一步，若沒有NLDD管50、52及n型緩衝區域66，則裝置12會有高洩漏。藉由形成第一及第二NLDD區域50及52與n型緩衝區域66之植入物來控制該高壓P型金屬氧化物半導體裝置12之臨界及擊穿電壓。此舉使得本發明之程序及裝置具有實質上的靈活性。藉由一或多個短得足以防止該等離子從植入區域發生明顯擴散之快速熱退火操作，來修復磊晶層22之晶格結構所受到的損壞。
移除光阻遮罩120，並於基板20上形成一第二光阻遮罩130，如圖5所示。採取與上面針對遮罩120之圖案化而說明者類似之一方式來將遮罩130圖案化，以形成開口134，從而曝露閘極40及42的多晶矽材料44之上部表面之內部邊緣及內部部分以及置放於該等閘極之間的高壓n型井26之表面。再次將基板20插入一離子植入設備而經歷一異質摻雜操作以在高壓n型井26內形成緩衝區域66及漂移區域68，其中每一區域皆與閘極40及42的內側邊緣自我對齊。
更特定言之，植入N型摻雜物離子138(例如，磷)以形成n型摻雜物濃度約為5E15至5E17個原子/cm3 而深度從約0.2至約0.8微米之N型緩衝區域66。植入P型摻雜物離子148(例如，硼離子)以形成p型摻雜物濃度約為5E16至5E18個原子/cm3 而深度從約0.1至約0.4微米之P型漂移區域68。
現在參考圖6，藉由已知技術來移除遮罩130，並在基板20上形成一第三光阻遮罩150。以實質上與上面針對遮罩120及130之圖案化而說明者類似之一方式將遮罩150圖案化，以在其中形成開口154。開口154曝露閘極40及42的多晶矽材料44之上部表面之外部邊緣及外部部分以及先前形成的NLDD區域50及52之至少一部分。此外，開口154之一(即該中心開口)曝露內部置放有先前形成的P型漂移區域68之高壓n型井26之部分之表面。再次將基板20插入一離子植入設備並經歷一離子植入程序，其中植入P型離子158(例如，氟化硼(BF2))以分別形成第一、第二及第三PLDD區域60、62及104，每一區域之p型摻雜物濃度約為1E17至9E18個原子/cm3 而深度係從約0.03至約0.3微米。PLDD區域60及62之內側分別與閘極40及42之外部邊緣自我對齊。
應注意，如上所述，NLDD管或區域50及52之內部邊緣皆與閘極40與42中一對應閘極之多晶矽材料44之外側邊緣自我對齊。類似地，PLDD區域60及62之內側皆與閘極40與42中一對應閘極之多晶矽材料44之外側邊緣自我對齊。因此，NLDD管或區域50及PLDD管或區域60形成一般指定為160(圖1)之一堆疊異質摻雜邊緣。類似地，NLDD管或區域52及PLDD管或區域62形成一般指定為162(圖1)之一堆疊異質摻雜邊緣。
如圖7所示，在閘極40及42之側上分別形成側壁氧化物間隔物70及72。藉使用製造低壓邏輯裝置所用的傳統製造步驟來形成圖7所示之額外特徵。更特定言之，藉使用傳統的遮罩及植入步驟來製造源極n＋分接頭90及92、p＋型源極區域80及82及汲極區域110。該等p＋型源極及汲極區域80、82及110中的每一區域之p＋型摻雜物濃度分別約為1E19至1E21個原子/cm3 。藉使用熟習此項技術者習知的傳統步驟，分別在閘極40及42之上部或頂部表面之外側部分上、在源極n＋分接頭區域90及92之上部表面上，在p＋型源極區域80及82之上部表面上形成矽化物層94及96，以提高其導電率。類似地，在p＋型汲極區域110上形成一矽化物層164。
在所示具體實施例中，高壓P型金屬氧化物半導體裝置12僅包括二個閘極條40與42。但是，應瞭解，本發明之高壓P型金屬氧化物半導體裝置一般包括複數個閘極條及本文所揭示的形成於該等FOX區域32、34之間的對應結構(即，一重複圖案，其包括一n＋分接頭、p＋型源極、堆疊異質摻雜邊緣、閘極條、改良式減少表面場漂移區域及段差汲極區域)。此外，該等FOX區域32、34充當橫向隔離區域，而採用n型及p型護環(圖中未顯示)將該高壓P型金屬氧化物半導體裝置與其他低壓裝置分離。
此外，應特別注意，在植入p型離子148以形成p型漂移區域68之後，不會發生亦不會實行任何高溫氧化物生長程序。因此，在形成或生長一覆蓋氧化層期間於傳統減少表面場裝置中出現的雜質分離即便並非完全消除也會實質上減少。
還應特別注意，由於邊緣160及162、n型緩衝區域66及p型漂移區域68與閘極42及46的自我對齊，因此裝置12具有相對較小的通道長度L。該n型緩衝區域66及該等NLDD區域50及52防止從該p型漂移區域68擊穿到該等p＋型源極區域80及82，並因此增加裝置12之擊穿電壓。高壓P型金屬氧化物半導體裝置12之臨界電壓還受形成NLDD區域50及52與n型緩衝區域66的植入物之控制。此點使得本發明之程序及裝置具有更大靈活性。
如上所述，P型漂移區域68、p＋型汲極110及PLDD區域104接合地形成一滲雜劑濃度逐漸減小區域(未標注參考數字)，即其中該p型摻雜物濃度從p＋型汲極134向PLDD區域104以及向p型漂移區域68減小之一區域。更特定言之，此區域之摻雜物濃度從鄰近汲極區域134之一從約1E19至1E21個原子/cm3 的濃度逐漸減小為最靠近閘極區域40及42之一從約5E16至5E18個原子/cm3 的濃度。在p型漂移區域68內之此摻雜濃度漸進變化區域/輪廓均勻分佈，並因此提高汲極區域134的區域中電場之均勻度。進一步，該摻雜濃度漸進變化區域減少汲極區域中發生崩潰的可能性並增加該裝置之安全操作區域。
還應特別注意，該n－緩衝區域66還輔助在該裝置改良式減少表面場情況下藉由關閉狀態空泛區域來箍斷該p型漂移區域68。在一理想的裝置中，開啟狀態電阻最小而該崩潰電壓居高。但先前技術之高壓裝置需要在降低電阻與增大崩潰電壓之間取得折衷。隨著一者增加，另一者會劣化，因為二者皆至少部分受該漂移區域摻雜的控制。熟習此項技術者瞭解開啟狀態電阻係藉由增加該p型漂移區域之摻雜而減小。但是，該p型漂移區域中增加的摻雜會減小接面空泛區域並因此降低接面突崩崩潰電壓，該電壓係由該空泛區域之寬度決定，該空泛區域之寬度進而係與該接面處的摻雜濃度成反比例。若該p型漂移區域係高度摻雜，則該開啟狀態電阻為低，但該空泛區域較小而該突崩崩潰電壓減小。若該p型漂移區域係輕度摻雜，則該空泛區域較寬而崩潰電壓增加，但該開啟狀態電阻由於該較低摻雜而會較高。由於傳統裝置之高壓n型井之摻雜濃度一般比該p型漂移摻雜濃度低得多，因此該p型漂移區域中的空泛區域相對較小。相反，本發明之n型緩衝層66之摻雜係增加到比該高壓n型井層26之摻雜大得多之位準。如此，相對於其中無任何n型緩衝層置放於該p型漂移區域下之一傳統裝置，在接面空泛電荷類似之一類似偏壓條件下，n緩衝區域66中的空泛區域延伸變小，而在p型漂移區域68中出現更多的空泛區域延伸。
藉由該p型漂移區域68之摻雜及接面深度與該n型緩衝區域66之摻雜及接面深度之間適當地折衷，該p型漂移區域68中的空泛區域係延伸到該裝置之表面，從而出現改良式減少表面場，並箍斷該p型漂移區域68之大部分。由於該空泛區域已大大增加，因此本發明之高壓P型金屬氧化物半導體裝置12具有一增加的崩潰電壓。換言之，對於與傳統裝置相同或類似的崩潰電壓，高壓P型金屬氧化物半導體裝置12之p型漂移區域68之摻雜濃度會增加而導致開啟狀態電阻減小。p型漂移區域68對雜質分離之敏感性還會由於p型漂移區域68中較高的摻雜濃度而進一步減小。
雖然在上述說明中本發明具有一較佳的設計，但是可以在此揭示案之精神與範疇內進一步修改本發明。因此希望此申請案涵蓋採用本文所揭示之一般原理而對本發明所作的任何變化、使用或調適。進一步，希望此申請案涵蓋在本發明相關技術之習知或慣例實務範圍內並且在所附申請專利範圍的限制之內的此類與本揭示案之偏離。
10．．．積體電路
12．．．高壓P型金屬氧化物半導體裝置
20．．．半導體單晶矽基板
22．．．磊晶層
24．．．上部表面
26．．．高壓n型井
30．．．低壓電路/低壓裝置
32．．．場氧化物(FOX)區域
34．．．場氧化物(FOX)區域
40．．．閘極
42．．．閘極
44．．．多晶矽層
46．．．閘極氧化物層
50．．．第一n型管/NLDD槽或區域
52．．．NLDD槽或區域
60．．．p型輕度摻雜的汲極(PLDD)區域或槽
62．．．p型輕度摻雜的汲極(PLDD)區域或槽
64．．．第三PLDD區域
66．．．n型緩衝區域
68．．．p型漂移區域
70．．．氧化物間隔物
72．．．氧化物間隔物
80．．．P＋型源極區域
82．．．P＋型源極區域
90．．．源極n＋分接頭
92．．．源極n＋分接頭
93．．．矽化物層
94．．．矽化物層
96．．．矽化物層
104．．．第三PLDD區域
110．．．P＋型汲極區域
120．．．光阻層
124．．．開口
126．．．開口
128．．．n型摻雜物
130．．．第二光阻遮罩
134．．．開口
138．．．N型摻雜物離子
148．．．P型摻雜物離子
150．．．第三光阻遮罩
154．．．開口
158．．．P型離子
160．．．堆疊異質摻雜邊緣
162．．．堆疊異質摻雜邊緣
藉由參考上面結合附圖對本發明之一項具體實施例所作之說明，本發明之上述及其他特徵及益處及其達成方式將變得更加明顯且可以更清楚地瞭解本發明，其中：圖1係本發明之一積體電路裝置之一項具體實施例之一斷面圖；以及圖2至7說明用於製造圖1中裝置之選定程序；在所有若干圖式中，對應的參考字符指示對應的部件。
本文提出之範例說明本發明之一項較佳具體實施例之一形式，且此類範例不應解釋為以任何方式限制本發明之範疇。
10．．．積體電路
12．．．高壓P型金屬氧化物半導體裝置
20．．．半導體單晶矽基板
22．．．磊晶層
24．．．上部表面
26．．．高壓n型井
30．．．低壓電路/低壓裝置
32．．．場氧化物(FOX)區域
34．．．場氧化物(FOX)區域
40．．．閘極
42．．．閘極
44．．．多晶矽層
46．．．閘極氧化物層
50．．．第一n型管/NLDD槽或區域
52．．．NLDD槽或區域
60．．．p型輕度摻雜的汲極(PLDD)區域或槽
62．．．p型輕度摻雜的汲極(PLDD)區域或槽
66．．．n型緩衝區域
68．．．p型漂移區域
70．．．氧化物間隔物
72．．．氧化物間隔物
80．．．P＋型源極區域
82．．．P＋型源極區域
90．．．源極n＋分接頭
92．．．源極n＋分接頭
94．．．矽化物層
96．．．矽化物層
104．．．第三PLDD區域
110．．．P＋型汲極區域
140．．．文中未說明
160．．．堆疊異質摻雜邊緣
162．．．堆疊異質摻雜邊緣

Claims (37)

  1. 一種用以形成一高壓P型金屬氧化物半導體裝置之方法，其包含：提供具有一第一極性類型的一高壓井之一半導體基板，該高壓井具有一表面，且係形成於一第二極性類型之一磊晶層中；在該基板上形成一或多對場氧化物區域，該等場氧化物區域係至少部分置放於該高壓井上；在該高壓井上介於每對場氧化物區域之間形成一或多對絕緣閘極，該等閘極具有彼此面對的內部邊緣以及面對該等場氧化物區域中一對應區域之外部邊緣；遮罩該基板以曝露該等閘極之預定的外部部分及與之相鄰的該高壓井表面之預定部分；植入該高壓井之該等曝露部分以在其中形成該第一極性類型之第一及第二槽區域，該等槽區域與該等閘極之該等外部邊緣對齊；遮罩該基板以曝露該等閘極之預定的內部部分以及介於該等閘極之間的該高壓井表面；植入該高壓井之該等曝露部分以在其中分別形成與該等閘極的該等內部邊緣對齊之該等第一及第二極性類型的緩衝及漂移區域；遮罩該基板以曝露該等閘極之預定的外部部分、與之相鄰的該第一極性類型之該等第一及第二槽區域之預定部分以及該漂移區域之一預定部分；以及 植入該等曝露部分以在該第一極性類型之該等第一及第二槽區域內形成與該等閘極的該等外部邊緣對齊之該第二極性類型的第一及第二槽區域，並在該漂移區域內形成該第二極性類型之一第三槽區域。
  2. 如請求項1之方法，其中植入該高壓井之該等曝露部分以形成該第一極性類型之第一及第二槽區域之步驟包含藉由該第一極性類型之摻雜物來植入該等第一槽區域而達到從約5E16至約5E18個原子/cm3 之一摻雜物濃度。
  3. 如請求項1之方法，其中植入該基板表面之該等曝露部分以形成緩衝及漂移區域之步驟包含藉由第一極性摻雜物類型來植入該緩衝區域而達到從約5E15至約5E17個原子/cm3 之一摻雜物濃度。
  4. 如請求項1之方法，其中植入該基板表面之該等曝露部分以形成緩衝及漂移區域之步驟包含藉由第二極性摻雜物類型來植入該漂移區域而達到約1E17至約9E18個原子/cm3 之一摻雜物濃度。
  5. 如請求項1之方法，其中植入該等曝露部分以形成該第二極性類型之第一及第二槽區域之步驟包含藉由該第二極性類型之摻雜物來植入該等第一及第二槽區域及該漂移區域之該等曝露部分而達到從約1E17至約9E18個原子/cm3 之一摻雜物濃度。
  6. 如請求項1之方法，其進一步包含以下步驟：在該等閘極之該等內部及外部邊緣上形成側壁間隔物； 將該第一極性類型之摻雜物植入介於該等場氧化物區域與該等對應閘極之間的該高壓井，從而形成源極分接頭；以及將該第二極性類型之摻雜物植入介於該等閘極與該等源極分接頭之間的高壓井內，從而形成汲極區域。
  7. 如請求項6之方法，其進一步包含在該汲極區域、該等閘極之預定的外部部分以及該等源極分接頭上形成矽化物之步驟。
  8. 一種製造高壓P型金屬氧化物半導體裝置之方法，其包含：提供具有一第一極性類型的一高壓井之一半導體基板，該高壓井具有一表面，且係形成於一第二極性之一磊晶層中；在該基板上形成一或多對場氧化物區域，該等場氧化物區域係至少部分置放於該高壓井上；在該高壓井上介於每一對場氧化物區域之間形成一或多對絕緣閘極，該等閘極具有彼此面對之內部邊緣與面對該等場氧化物區域中一對應區域之外部邊緣；遮罩該基板以曝露該等閘極之預定的內部部分以及介於該等閘極之間的該高壓井表面；植入該高壓井之該等曝露部分以在其中分別形成與該等閘極之該等內部邊緣對齊之該等第一及第二極性類型之緩衝及漂移區域；以及在該漂移區域內形成一摻雜物濃度漸進變化輪廓區 域，該區域包括該第二極性類型之一汲極區域，該區域之一摻雜物濃度從最靠近該汲極之一相對較高的濃度逐漸減小為最靠近該等閘極之一明顯較低的摻雜物濃度。
  9. 如請求項8之方法，其中在該漂移區域內形成一摻雜物濃度漸進變化輪廓區域之該步驟包括：遮罩該基板以曝露該漂移區域之一預定部分；植入該漂移區域之該曝露部分以在其中形成該第二極性類型之一第三槽區域；以及進一步在該第三槽區域之一預定部分中植入該第二極性類型之摻雜物，從而形成一汲極區域。
  10. 如請求項9之方法，其中植入該高壓井之該等曝露部分以形成緩衝及漂移區域之步驟包含植入第一極性摻雜物類型而達到從約5E15至約5E17個原子/cm3 之一摻雜物濃度，從而形成該緩衝區域。
  11. 如請求項10之方法，其中植入該高壓井之該等曝露部分以形成緩衝及漂移區域之步驟進一步包含植入第二極性摻雜物類型而達到從約5E16至約5E18個原子/cm3 之一摻雜物濃度，從而形成該漂移區域。
  12. 如請求項10之方法，其中該汲極區域之一摻雜物濃度係從約1E19至約1E21個原子/cm3 。
  13. 一種製造高壓P型金屬氧化物半導體裝置之方法，其包含：提供具有一第一極性類型的一高壓井之一半導體基板，該高壓井具有一表面，且係形成於一第二極性之一 磊晶層中；在該基板上形成一或多對場氧化物區域，該等場氧化物區域係至少部分置放於該高壓井上；在該高壓井上介於每一對場氧化物區域之間形成一或多對絕緣閘極，該等閘極具有彼此面對的內部邊緣與面對該等場氧化物區域中一對應區域之外部邊緣；以及在該高壓井中形成與該等閘極之該等外部邊緣對齊之堆疊異質摻雜邊緣。
  14. 如請求項13之方法，其中形成堆疊異質摻雜邊緣之該步驟包括：遮罩該基板以曝露該等閘極之預定的外部部分以及與之相鄰的該高壓井表面之預定部分；植入該高壓井之該等曝露部分以在其中形成該第一極性類型之第一及第二槽區域，該等槽區域係與該等閘極之該等外部邊緣對齊；遮罩該基板以曝露該等閘極之預定的外部部分、與之相鄰的該第一極性類型之該等第一及第二槽區域之預定部分以及該漂移區域之一預定部分；以及植入該等曝露部分以在該第一極性類型之該等第一及第二槽區域內形成與該等閘極的該等外部邊緣對齊之該第二極性類型的第一及第二槽區域，以及在該漂移區域內形成該第二極性類型之一第三槽區域。
  15. 如請求項14之方法，其中植入該高壓井之該等曝露部分以形成該第一極性類型之第一及第二槽區域之步驟包含 植入該第一極性類型之摻雜物而達到從約5E16至約5E18個原子/cm3 之一摻雜物濃度。
  16. 如請求項15之方法，其中植入該等曝露部分以形成該第二極性類型之第一及第二槽區域之步驟包含植入第二極性摻雜物類型而達到從約1E17至約9E18個原子/cm3 之一摻雜物濃度。
  17. 一種製造高壓P型金屬氧化物半導體裝置之方法，其包含：提供具有一第一極性類型的一高壓井之一半導體基板，該高壓井具有一表面，且係形成於一第二極性之一磊晶層中；在該基板上形成一或多對場氧化物區域，該等場氧化物區域係至少部分置放於該高壓井上；在該高壓井上介於每一對場氧化物區域之間形成一或多對絕緣閘極，該等閘極具有彼此面對之內部邊緣與面對該等場氧化物區域中一對應區域之外部邊緣；將該第一極性類型之摻雜物植入介於該等場氧化物區域與該等閘極之間的該高壓井，從而形成源極分接頭區域；將該第二極性類型之摻雜物植入介於該等閘極之間的該高壓井之一預定部分，從而形成一汲極區域；以及在該高壓井內最靠近該等閘極之處形成改良式減少表面場區域。
  18. 如請求項17之方法，其中形成改良式減少表面場區域之 該步驟包含：遮罩該基板以曝露該等閘極的預定內部部分以及介於該等閘極之間的該高壓井表面；植入該高壓井之該等曝露部分以在其中分別形成與該等閘極的該等內部邊緣對齊之該等第一及第二極性類型之緩衝及漂移區域。
  19. 如請求項18之方法，其中植入該高壓井之該等曝露部分以形成緩衝及漂移區域之步驟包含植入第一極性摻雜物類型而達到從約5E15至約5E17個原子/cm3 之一摻雜物濃度，從而形成該緩衝區域。
  20. 如請求項19之方法，其中植入該高壓井之該等曝露部分以形成緩衝及漂移區域之步驟進一步包含植入第二極性摻雜物類型而達到從約5E16至約5E18個原子/cm3 之一摻雜物濃度，從而形成該漂移區域。
  21. 一種製造高壓P型金屬氧化物半導體裝置之方法，其包含：提供具有一第一極性類型的一高壓井之一半導體基板，該高壓井具有一表面，且係形成於一第二極性之一磊晶層中；在該基板上形成一或多對場氧化物區域，該等場氧化物區域係至少部分置放於該高壓井上；在該高壓井上介於每一對場氧化物區域之間形成一或多對絕緣閘極，該等閘極具有彼此面對的內部邊緣以及面對該等場氧化物區域中一對應區域之外部邊緣； 將該第一極性類型之摻雜物植入介於該等場氧化物區域與該等閘極之間的該高壓井，從而形成源極分接頭區域；在每一對閘極之間形成該第二極性類型之一漂移區域，該漂移區域包括該第二極性類型之一汲極區域；在該漂移區域內形成摻雜物濃度漸進輪廓之一區域，該區域之一摻雜物濃度從最靠近該汲極區域之一相對較高的濃度逐漸減小為最靠近該等閘極之一明顯較低的摻雜物濃度；在該高壓井中形成與該等閘極的該等外部邊緣對齊之堆疊異質摻雜邊緣；以及在最接近該等閘極之該高壓井內形成改良式減少表面場區域。
  22. 如請求項21之方法，其中在該漂移區域內形成一摻雜物濃度漸進輪廓區域之該步驟包括：遮罩該基板以曝露該漂移區域之一預定部分；植入該漂移區域之該曝露部分以在其中形成該第二極性類型之一第三槽區域；以及進一步在該第三槽區域之一預定部分中植入該第二極性類型之摻雜物，從而形成一汲極區域。
  23. 如請求項22之方法，其中該漂移區域內的該第三槽區域係摻雜為從約1E17至約9E18個原子/cm3 之一摻雜物濃度。
  24. 如請求項23之方法，其中該汲極區域係摻雜為從約1E19 至約1E21個原子/cm3 之一摻雜物濃度。
  25. 如請求項21之方法，其中形成堆疊異質摻雜邊緣之該步驟包括：遮罩該基板以曝露該等閘極之預定外部部分以及與之相鄰的該高壓井表面之預定部分；植入該高壓井之該等曝露部分以在其中形成該第一極性類型之第一及第二槽區域，該等槽區域與該等閘極之該等外部邊緣對齊；遮罩該基板以曝露該等閘極之預定的外部部分、與之相鄰的該第一極性類型之該第一及第二槽區域之預定部分以及該漂移區域之一預定部分；以及植入該等曝露部分以在該第一極性類型之該等第一及第二槽區域內形成與該等閘極的該等外部邊緣對齊之該第二極性類型之第一及第二槽區域，以及在該漂移區域內形成該第二極性類型之一第三槽區域。
  26. 如請求項25之方法，其中該第一極性類型之該等第一及第二槽區域之摻雜物濃度係從約5E16至約5E18個原子/cm3 。
  27. 如請求項25之方法，其中該第二極性類型之該等第一、第二及第三槽區域之一摻雜物濃度係從約1E17至約9E18個原子/cm3 。
  28. 如請求項21之方法，其中形成改良式減少表面場區域之該步驟包括：遮罩該基板以曝露該等閘極之預定的內部部分以及介 於該等閘極之間的該高壓井表面；植入該高壓井之該等曝露部分以在其中分別形成與該等閘極的該等內部邊緣對齊之該等第一及第二極性類型的緩衝及漂移區域。
  29. 如請求項28之方法，其中該植入之基板表面之該等曝露部分以形成緩衝及漂移區域之該步驟包含：植入第一極性摻雜物類型而達到從約5E15至約5E17個原子/cm3 之一摻雜物濃度，從而形成該緩衝區域；以及，植入第二極性摻雜物類型而達到從約5E16至約5E18個原子/cm3 之一摻雜物濃度，從而形成該漂移區域。
  30. 一種高壓P型金屬氧化物半導體裝置，其包含：一基板，其具有在與該第一極性類型相反之一第二極性類型的一磊晶層中形成之一第一極性類型的一高壓井；至少一對場氧化物區域，其係置放於該基板之一表面上而係至少部分處於該高壓井上；至少一對絕緣閘極，其係處於該基板上而介於每一對場氧化物區域之間，該等閘極具有彼此面對的內部邊緣與面對該等場氧化物區域中一對應區域之外部邊緣；堆疊異質摻雜邊緣，其係置放於該高壓井內，且與該等閘極之該等外部邊緣對齊；該第一極性類型之一緩衝區域，其係形成於該高壓井內而介於該等閘極的該等內部邊緣之間，且與該等內部邊緣對齊； 該第二極性類型之一漂移區域，其係形成於該緩衝區域內而介於該等閘極的該等內部邊緣之間，且與該等內部邊緣對齊；該第二極性類型之一汲極區域，其係形成於該等漂移及緩衝區域內；以及源極分接頭區域，其係形成為最靠近該等場氧化物區域。
  31. 如請求項30之高壓P型金屬氧化物半導體裝置，其中該堆疊異質摻雜邊緣包含該第一極性類型的第一及第二槽區域，以及形成於該第一極性類型的該等第一及第二槽區域內之該第二極性類型的第一及第二槽區域。
  32. 如請求項31之高壓P型金屬氧化物半導體裝置，其中該第一極性類型之該等第一及第二槽區域之一摻雜物濃度係從約5E16至約5E18個原子/cm3 。
  33. 如請求項32之高壓P型金屬氧化物半導體裝置，其中該第二極性類型之該等第一及第二槽區域之摻雜物濃度係從約1E17至約9E18個原子/cm3 。
  34. 如請求項30之高壓P型金屬氧化物半導體裝置，其中該漂移區域包含一摻雜物濃度漸進變化區域，其中該摻雜物濃度從最靠近該汲極之一相對較高的摻雜物濃度逐漸減小為最靠近該等閘極之一明顯較低的摻雜物濃度。
  35. 如請求項34之高壓P型金屬氧化物半導體裝置，其中該摻雜物濃度漸進變化區域包含在該漂移區域內的該第二極性類型之一第三槽區域，藉由該第二極性類型之摻雜 物來植入從而形成該汲極區域的該第三槽區域之一部分。
  36. 如請求項35之高壓P型金屬氧化物半導體裝置，其中該第三槽區域係摻雜為從約1E17至約9E18個原子/cm3 之一摻雜物濃度。
  37. 如請求項35之高壓P型金屬氧化物半導體裝置，其中該汲極區域係摻雜為從約1E19至約1E21個原子/cm3 之一摻雜物濃度。
TW094130550A 2004-09-16 2005-09-06 具有堆疊異質摻雜邊緣及漸進漂移區域之改良式減少表面場的高壓ｐ型金屬氧化半導體裝置 TWI392086B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/942,318 US7180132B2 (en) 2004-09-16 2004-09-16 Enhanced RESURF HVPMOS device with stacked hetero-doping RIM and gradual drift region

Publications (2)

Publication Number Publication Date
TW200620630A TW200620630A (en) 2006-06-16
TWI392086B true TWI392086B (zh) 2013-04-01

Family

ID=36034583

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094130550A TWI392086B (zh) 2004-09-16 2005-09-06 具有堆疊異質摻雜邊緣及漸進漂移區域之改良式減少表面場的高壓ｐ型金屬氧化半導體裝置

Country Status (6)

Country Link
US (2) US7180132B2 (zh)
JP (1) JP2008514007A (zh)
KR (1) KR101217988B1 (zh)
CN (1) CN100502039C (zh)
TW (1) TWI392086B (zh)
WO (1) WO2006033923A2 (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7491595B2 (en) * 2005-07-06 2009-02-17 Hewlett-Packard Development Company, L.P. Creating high voltage FETs with low voltage process
TW200812081A (en) * 2006-08-30 2008-03-01 Advanced Analog Technology Inc High voltage device and manufacturing method thereof
JP5380827B2 (ja) 2006-12-11 2014-01-08 ソニー株式会社 半導体装置の製造方法
US7843002B2 (en) * 2007-07-03 2010-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Fully isolated high-voltage MOS device
CN101911302B (zh) * 2008-01-10 2013-07-03 富士通半导体股份有限公司 半导体器件及其制造方法
US7560774B1 (en) * 2008-01-23 2009-07-14 United Microelectronics Corp. IC chip
US7977715B2 (en) * 2008-03-17 2011-07-12 Fairchild Semiconductor Corporation LDMOS devices with improved architectures
KR101418398B1 (ko) * 2008-07-04 2014-07-11 페어차일드코리아반도체 주식회사 필드 형성층을 구비하는 고전압 반도체소자 및 그 제조방법
WO2010023722A1 (ja) * 2008-08-26 2010-03-04 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
US8049307B2 (en) * 2009-01-23 2011-11-01 Vanguard International Semiconductor Corporation Insulated gate bipolar transistor (IGBT) electrostatic discharge (ESD) protection devices
JP5525736B2 (ja) * 2009-02-18 2014-06-18 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
US8222130B2 (en) 2009-02-23 2012-07-17 Globalfoundries Singapore Pte. Ltd. High voltage device
US8053319B2 (en) * 2009-02-23 2011-11-08 Globalfoundries Singapore Pte. Ltd. Method of forming a high voltage device
US8207580B2 (en) * 2009-05-29 2012-06-26 Power Integrations, Inc. Power integrated circuit device with incorporated sense FET
US8575702B2 (en) * 2009-11-27 2013-11-05 Magnachip Semiconductor, Ltd. Semiconductor device and method for fabricating semiconductor device
KR101145786B1 (ko) * 2009-12-30 2012-05-16 에스케이하이닉스 주식회사 정전기 방전 보호 장치
US8120108B2 (en) * 2010-01-27 2012-02-21 Texas Instruments Incorporated High voltage SCRMOS in BiCMOS process technologies
US9627524B2 (en) * 2010-03-02 2017-04-18 Richtek Technology Corporation, R.O.C. High voltage metal oxide semiconductor device and method for making same
US8648443B2 (en) * 2010-10-20 2014-02-11 Freescale Semiconductor, Inc. Bipolar transistor with improved stability
US20120104492A1 (en) * 2010-10-29 2012-05-03 Macronix International Co., Ltd. Low on-resistance resurf mos transistor
CN102456578B (zh) * 2010-11-03 2013-09-04 凹凸电子（武汉）有限公司 高压晶体管及其制造方法
CN102569382B (zh) * 2010-12-09 2014-04-23 旺宏电子股份有限公司 金属氧化半导体元件及其形成方法
CN102097482B (zh) * 2010-12-31 2012-07-18 杭州电子科技大学 集成双纵向沟道soi ldmos器件单元
US8610206B2 (en) 2011-02-18 2013-12-17 Macronix International Co., Ltd. Split-gate lateral diffused metal oxide semiconductor device
CN102842596B (zh) * 2011-06-22 2015-05-20 旺宏电子股份有限公司 半导体结构及其制造方法
US8716825B2 (en) * 2011-06-22 2014-05-06 Macronix International Co., Ltd. Semiconductor structure and manufacturing method for the same
US20130026565A1 (en) * 2011-07-25 2013-01-31 Globalfoundries Singapore Pte. Ltd. Low rdson resistance ldmos
US8482066B2 (en) 2011-09-02 2013-07-09 Macronix International Co., Ltd. Semiconductor device
CN102983162A (zh) * 2011-09-05 2013-03-20 旺宏电子股份有限公司 半导体装置及其制造方法
JP5784512B2 (ja) * 2012-01-13 2015-09-24 株式会社東芝 半導体装置
CN103258851A (zh) * 2012-02-15 2013-08-21 立锜科技股份有限公司 隔离元件及其制造方法
WO2013122141A1 (ja) * 2012-02-16 2013-08-22 北陸電気工業株式会社 圧力センサモジュール
CN102779821B (zh) * 2012-07-31 2015-04-15 电子科技大学 一种集成了采样电阻的电流检测ldmos器件
US9917168B2 (en) * 2013-06-27 2018-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. Metal oxide semiconductor field effect transistor having variable thickness gate dielectric
US9142672B2 (en) * 2013-09-10 2015-09-22 Taiwan Semiconductor Manufacturing Co., Ltd Strained source and drain (SSD) structure and method for forming the same
CN104701371B (zh) * 2013-12-09 2018-10-26 上海华虹宏力半导体制造有限公司 射频ldmos器件及制造方法
US9312380B2 (en) * 2014-03-19 2016-04-12 Macronix International Co., Ltd. Semiconductor device having deep implantation region and method of fabricating same
US9263574B1 (en) * 2014-11-07 2016-02-16 Vanguard International Semiconductor Corporation Semiconductor device and method for fabricating the same
CN105720098B (zh) * 2014-12-02 2019-01-29 中芯国际集成电路制造(上海)有限公司 Nldmos及其制作方法
US10008593B2 (en) * 2014-12-19 2018-06-26 Mediatek Inc. Radio frequency semiconductor device
CN106531726A (zh) * 2015-09-10 2017-03-22 帝奥微电子有限公司 静电放电保护结构
KR101788459B1 (ko) * 2016-07-11 2017-10-20 매그나칩 반도체 유한회사 디스플레이 드라이버 ic 구조물
KR102542415B1 (ko) * 2019-04-16 2023-06-09 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11127855B2 (en) * 2019-05-28 2021-09-21 Tower Semiconductors Ltd. Lateral diffused metal oxide semiconductor field effect (LDMOS) transistor and device having LDMOS transistors
US11282959B2 (en) * 2020-07-17 2022-03-22 Monolithic Power Systems, Inc. FET device insensitive to noise from drive path
CN111969061A (zh) * 2020-08-12 2020-11-20 无锡先仁智芯微电子技术有限公司 一种ldmos结构及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW492184B (en) * 2000-10-23 2002-06-21 United Microelectronics Corp Manufacturing method for integrating CMOS sensor and high voltage device
US20030089947A1 (en) * 2001-11-14 2003-05-15 Yusuke Kawaguchi Power MOSFET device
TW533511B (en) * 1999-06-09 2003-05-21 Int Rectifier Corp Dual epitaxial layer for high voltage vertical conduction power MOSFET devices
JP2003201672A (ja) * 2003-01-20 2003-07-18 Toyobo Co Ltd 撥水撥油性繊維構造物
TWI220537B (en) * 2003-09-12 2004-08-21 Grace Semiconductor Mfg Corp Method for forming high voltage CMOS by retrograde ion implantation

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5132753A (en) * 1990-03-23 1992-07-21 Siliconix Incorporated Optimization of BV and RDS-on by graded doping in LDD and other high voltage ICs
JPH05160407A (ja) * 1991-12-09 1993-06-25 Nippondenso Co Ltd 縦型絶縁ゲート型半導体装置およびその製造方法
US5286995A (en) * 1992-07-14 1994-02-15 Texas Instruments Incorporated Isolated resurf LDMOS devices for multiple outputs on one die
US5801420A (en) * 1994-09-08 1998-09-01 Fuji Electric Co. Ltd. Lateral semiconductor arrangement for power ICS
US5705835A (en) * 1994-11-25 1998-01-06 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the same
US5736766A (en) * 1994-12-12 1998-04-07 Texas Instruments Incorporated Medium voltage LDMOS device and method of fabrication
JPH09186324A (ja) * 1995-12-21 1997-07-15 Texas Instr Inc <Ti> ケイ化物化されたゲートおよび接触体を備えた電力用トランジスタ
US6897525B1 (en) * 1998-11-26 2005-05-24 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
JP2000332247A (ja) * 1999-03-15 2000-11-30 Toshiba Corp 半導体装置
KR100300069B1 (ko) * 1999-05-10 2001-09-26 김영환 반도체 소자 및 그 제조방법
US6528849B1 (en) * 2000-08-31 2003-03-04 Motorola, Inc. Dual-gate resurf superjunction lateral DMOSFET
US6424007B1 (en) * 2001-01-24 2002-07-23 Power Integrations, Inc. High-voltage transistor with buried conduction layer
JP2002314065A (ja) * 2001-04-13 2002-10-25 Sanyo Electric Co Ltd Ｍｏｓ半導体装置およびその製造方法
JP4277496B2 (ja) * 2001-11-21 2009-06-10 富士電機デバイステクノロジー株式会社 半導体装置
SE0104164L (sv) * 2001-12-11 2003-06-12 Ericsson Telefon Ab L M Högspännings-mos-transistor
US6677210B1 (en) * 2002-02-28 2004-01-13 Linear Technology Corporation High voltage transistors with graded extension
US6753575B2 (en) * 2002-06-11 2004-06-22 Texas Instruments Incorporated Tank-isolated-drain-extended power device
US6750489B1 (en) * 2002-10-25 2004-06-15 Foveon, Inc. Isolated high voltage PMOS transistor
US6870218B2 (en) * 2002-12-10 2005-03-22 Fairchild Semiconductor Corporation Integrated circuit structure with improved LDMOS design
US6900101B2 (en) * 2003-06-13 2005-05-31 Texas Instruments Incorporated LDMOS transistors and methods for making the same
JP2005044873A (ja) * 2003-07-24 2005-02-17 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP4198006B2 (ja) * 2003-07-25 2008-12-17 株式会社リコー 半導体装置の製造方法
TWI361490B (en) * 2003-09-05 2012-04-01 Renesas Electronics Corp A semiconductor device and a method of manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW533511B (en) * 1999-06-09 2003-05-21 Int Rectifier Corp Dual epitaxial layer for high voltage vertical conduction power MOSFET devices
TW492184B (en) * 2000-10-23 2002-06-21 United Microelectronics Corp Manufacturing method for integrating CMOS sensor and high voltage device
US20030089947A1 (en) * 2001-11-14 2003-05-15 Yusuke Kawaguchi Power MOSFET device
JP2003201672A (ja) * 2003-01-20 2003-07-18 Toyobo Co Ltd 撥水撥油性繊維構造物
TWI220537B (en) * 2003-09-12 2004-08-21 Grace Semiconductor Mfg Corp Method for forming high voltage CMOS by retrograde ion implantation

Also Published As

Publication number Publication date
US7180132B2 (en) 2007-02-20
WO2006033923A2 (en) 2006-03-30
CN101036231A (zh) 2007-09-12
KR20070051907A (ko) 2007-05-18
WO2006033923A3 (en) 2006-11-30
US7678656B2 (en) 2010-03-16
KR101217988B1 (ko) 2013-01-02
JP2008514007A (ja) 2008-05-01
CN100502039C (zh) 2009-06-17
US20070120184A1 (en) 2007-05-31
US20060057784A1 (en) 2006-03-16
TW200620630A (en) 2006-06-16

Similar Documents

Publication Publication Date Title
TWI392086B (zh) 具有堆疊異質摻雜邊緣及漸進漂移區域之改良式減少表面場的高壓ｐ型金屬氧化半導體裝置
KR100867574B1 (ko) 고전압 디바이스 및 그 제조방법
US9466700B2 (en) Semiconductor device and method of fabricating same
KR101099907B1 (ko) 금속 산화물 반도체 장치와 그의 형성 방법 및 집적 회로
US10263070B2 (en) Method of manufacturing LV/MV super junction trench power MOSFETs
KR100261170B1 (ko) 반도체소자 및 그 제조방법
US9660020B2 (en) Integrated circuits with laterally diffused metal oxide semiconductor structures and methods for fabricating the same
US8889518B2 (en) LDMOS transistor with asymmetric spacer as gate
KR101531882B1 (ko) 반도체 소자 및 그 제조 방법
US9608057B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN112825327A (zh) 半导体结构及其形成方法
CN110010690B (zh) Nldmos的制造方法
US8138545B2 (en) Semiconductor device and method for manufacturing the same
CN111785774B (zh) Bcd工艺中cmos器件及其制造方法
KR100847827B1 (ko) 고전압 트랜지스터의 제조 방법
JP5220970B2 (ja) 高電圧トランジスタの製造方法
KR100538100B1 (ko) 고전압 반도체 소자의 제조방법
TWI781289B (zh) 製造高電壓半導體裝置的方法
KR20050104163A (ko) 고전압 트랜지스터 및 그 제조방법
TWI287840B (en) Self-aligned trench power metal oxide semiconductor field effect transistor device and its manufacturing method
KR100501935B1 (ko) 제 2 측벽 공정을 이용한 반도체 소자의 제조 방법
KR20100111021A (ko) 반도체 소자 및 그 제조 방법
KR20000007917A (ko) 반도체 소자 제조방법