KR101145786B1 - 정전기 방전 보호 장치 - Google Patents

정전기 방전 보호 장치 Download PDF

Info

Publication number
KR101145786B1
KR101145786B1 KR1020090134567A KR20090134567A KR101145786B1 KR 101145786 B1 KR101145786 B1 KR 101145786B1 KR 1020090134567 A KR1020090134567 A KR 1020090134567A KR 20090134567 A KR20090134567 A KR 20090134567A KR 101145786 B1 KR101145786 B1 KR 101145786B1
Authority
KR
South Korea
Prior art keywords
well
electrostatic discharge
protection device
discharge protection
region
Prior art date
Application number
KR1020090134567A
Other languages
English (en)
Other versions
KR20110077889A (ko
Inventor
임동주
임운하
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020090134567A priority Critical patent/KR101145786B1/ko
Priority to US12/979,569 priority patent/US9184141B2/en
Publication of KR20110077889A publication Critical patent/KR20110077889A/ko
Application granted granted Critical
Publication of KR101145786B1 publication Critical patent/KR101145786B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 정전기 방전 보호 장치의 유지전압을 증가시킬 수 있는 정전기 방전 보호 장치를 제공하기 위한 것으로, 이를 위한 본 발명의 정전기 방전 보호 장치는 서로 다른 불순물 도핑농도를 갖는 제1도전형의 제1웰 및 제2웰; 상기 제1웰 상에 형성된 게이트; 상기 게이트 일측에서 상기 제1웰에 형성된 제2도전형의 소스영역; 상기 게이트 타측에서 상기 제1웰과 상기 제2웰을 동시에 가로지르는 제2도전형의 드리프트영역; 및 상기 드리프트영역에 형성되어 상기 제2웰과 중첩되는 제2도전형의 드레인영역을 포함하고 있으며, 상술한 본 발명에 따르면, 서로 다른 불순물 도핑농도를 갖는 제1웰 및 제2웰을 통해 제2웰을 배이스로 하는 수직 기생 바이폴라의 동작전압을 제1웰을 배이스로 하는 수평 기생 바이폴라의 동작전압보다 낮게 가져감으로써, 정전기 방전 보호 장치의 유지전압을 향상시킬 수 있는 효과가 있다.
유지전압, 정전기, 웰, 바이폴라

Description

정전기 방전 보호 장치{ELECTROSTATIC DISCHARGE PROTECTION DEVICE}
본 발명은 반도체 장치의 제조 기술에 관한 것으로, 특히 정전기로부터 내부회로를 보호하기 위한 정전기 방전 보호 장치에 관한 것이다.
대전된 인체나 기계에 반도체 집적회로(IC)가 접촉하면 인체나 기계에 대전되어 있던 정전기(Electrostatic Discharge, ESD)가 집적회로의 외부 핀을 통해 패드(PAD)를 거쳐 반도체 내부로 방전되면서 큰 에너지를 가진 과도전류로 인해 반도체 내부회로에 큰 손상이 발생하게 된다. 반대로, 반도체 집적회로 내부에 대전되어 있던 정전기가 인체나 기계와의 접촉으로 인해 인체 또는 기계를 통해 흘러나오면서 반도체 내부회로에 손상이 발생하기도 한다.
이에, 대부분의 반도체 집적회로는 정전기에 기인한 손상으로부터 주요 회로를 보호하고자 도 1a 및 도 1b에 도시된 바와 같이, 패드와 반도체 내부회로 사이에 정전기 방전 보호 장치를 설치하고 있다. 정전기 방전 보호 장치로는 통상적으로 트랜지스터를 이용하고 있다.
도 1a 및 도 1b는 종래기술에 따른 정전기 방전 보호 장치를 도시한 도면이다. 여기서는 NMOS 트랜지스터를 이용한 정전기 방전 보호 장치를 예시하여 도시하였다.
도 1a 및 도 1b에 도시된 바와 같이, 종래기술에 따른 정전기 방전 보호 장치는 기판(11)에 형성된 P형 웰(well, 12), 기판(11) 상의 게이트(13), 게이트(13) 일측 끝단과 일부 중첩된 N형 소스영역(15), 게이트(13) 타측으로부터 소정간격 이격된 N형 드레인영역(17), 드레인영역(17)을 감싸고 게이트(13) 타측 끝단과 일부 중첩된 N형 드리프드영역(drift region, 16) 및 웰(12)에 형성된 P형 픽업영역(14)을 포함하고 있으며, 드레인영역(17)이 패드에 연결되고, 게이트(13), 소스영역(15) 및 픽업영역(14)이 접지부에 연결되어 있다.
통상적으로, 브레이크다운 전압(Breakdown Voltage, BV) 이상의 전압이 상술한 구조를 갖는 정전기 방전 보호 장치에 인가되어 브레이트다운 현상이 발생한 이후에 가장 낮은 전압을 유지전압(holding Voltage, Vh)이라 한다. 브레이크다운 전압 및 유지전압은 정전기 방전 보호 장치에 있어서 가장 중요한 파라미터(parameter)로 정전기 방전 보호 장치의 특성이 내부회로 동작에 영향을 미치지 않도록 브레이크다운 전압 및 유지전압은 전원전압보다 큰 값을 가져야하며, 외부 변화에 대응하기 위해 어느 정도의 마진(Margin)을 가져야 한다.
하지만, 상술한 구조를 갖는 종래의 정전기 방전 보호 장치는 유지전압이 낮다는 문제점이 있다. 구체적으로, 패드를 통해 정전기 전류가 정전기 방전 보호 장 치로 유입되면 소스영역(15) 및 드레인영역(17)을 각각 이미터(Emitter)로 게이트(13) 아래 웰(12)을 배이스(Base)로 하는 수평 기생 바이폴라(Horizontal Parasitic Bipolar, HPB)와 드레인영역(17) 아래 웰(12)을 배이스로 하는 수직 기생 바이폴라(Vertical Parasitic Bipolar, VPB)가 동시에 동작하여 정전기 전류를 접지부로 바이패스(Bypass) 시킨다.
이때, 수평 기생 바이폴라(HPB)는 채널길이로 정의되는 짧은 배이스 폭(Base Width)으로 인해 수직 기생 바이폴라(VPB)보다 전류이득이 커서 정전기 방전 보호 장치의 유지전압을 감소시키는 문제점이 발생한다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 정전기 방전 보호 장치의 유지전압을 증가시킬 수 있는 정전기 방전 보호 장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 일 측면에 따른 본 발명의 정전기 방전 보호 장치는 서로 다른 불순물 도핑농도를 갖는 제1도전형의 제1웰 및 제2웰; 상기 제1웰 상에 형성된 게이트; 상기 게이트 일측에서 상기 제1웰에 형성된 제2도전형의 소스영역; 상기 게이트 타측에서 상기 제1웰과 상기 제2웰을 동시에 가로지르는 제2도전형의 드리프트영역; 및 상기 드리프트영역에 형성되어 상기 제2웰과 중첩되는 제2도전형의 드레인영역을 포함한다. 이때, 상기 드레인영역은 정전기가 유입되는 패드에 연결되고, 상기 게이트 및 상기 소스영역은 접지부에 연결될 수 있다.
상기 제2웰의 불순물 도핑농도가 상기 제1웰의 불순물 도핑농도보다 높을 수 있고, 상기 드레인영역의 불순물 도핑농도가 상기 드리프트영역의 불순물 도핑농도보다 높을 수 있다. 그리고, 상기 드레인영역은 상기 게이트 타측 끝단으로부터 소정 간격 이격될 수 있다.
또한, 본 발명의 정전기 방전 보호 장치는 상기 제1웰에 형성되어 상기 소스영역을 감싸는 제2도전형의 불순물영역; 및 상기 제1웰에 형성된 제1도전형의 픽업 영역을 더 포함할 수 있다.
상기 소스영역의 불순물 도핑농도가 상기 불순물영역의 불순물 도핑농도보다 높을 수 있으며, 상기 픽업영역은 접지부에 연결될 수 있다.
상술한 과제 해결 수단을 바탕으로 하는 본 발명은, 서로 다른 불순물 도핑농도를 갖는 제1웰 및 제2웰을 통해 제2웰을 배이스로 하는 수직 기생 바이폴라의 동작전압을 제1웰을 배이스로 하는 수평 기생 바이폴라의 동작전압보다 낮게 가져감으로써, 정전기 방전 보호 장치의 유지전압을 향상시킬 수 있는 효과가 있다.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다.
후술할 본 발명은 트랜지스터를 이용한 정전기 방전 보호 장치에서 브레이크다운(Breakdown) 현상이 발생한 이후에 가장 낮은 전압인 유지전압(holding Voltage, Vh)을 증가시킬 수 있는 정전기 방전 보호 장치를 제공한다. 이를 위해, 본 발명은 수평 기생 바이폴라(Horizontal Parasitic Bipolar, HPB)의 배이스(Base)로 작용하는 웰 불순물 도핑농도보다 수직 기생 바이폴라(Vertical Parasitic Bipolar, VPB)의 배이스로 작용하는 웰의 불순물 도핑농도를 더 높게 형성하여 수직 및 수직 기생 바이폴라(VBP, HPB)의 유지전압을 증가시켜 결과적으로 정전기 방전 보호 장치의 총 유지전압을 증가시키는 것을 기술요지로 한다.
이하, 본 발명의 실시예에서는 NMOS 트랜지스터를 이용한 정전기 방전 보호 장치를 예시하여 설명한다. 따라서, 이하의 설명에서 제1도전형은 P형이고, 제2도전형은 N형이다. 물론, 본 발명의 기술요지는 PMOS 트랜지스터를 이용한 정전기 방전 보호 장치에도 적용할 수 있으며, 이 경우에는 제1도전형이 N형이고, 제2도전형의 P형이다.
도 2a 및 도 2b는 본 발명의 일실시예에 따른 정전기 방전 보호 장치를 도시한 단면도이다.
도 2a 및 도 2b에 도시된 바와 같이, 본 발명의 일실시예에 따른 정전기 방전 보호 장치는 기판(21)에 형성된 제1도전형의 웰(well, 22), 기판(21) 상의 게이트(23), 게이트(23) 일측 끝단과 일부 중첩된 제2도전형의 소스영역(25), 게이트(23) 타측으로부터 소정간격 이격된 제2도전형의 드레인영역(27), 드레인영역(27)을 감싸고 게이트(23) 타측 끝단과 일부 중첩된 제2도전형의 드리프드영역(drift region, 26) 및 웰(22)에 형성된 제1도전형의 픽업영역(24)을 포함하고 있으며, 드레인영역(27)이 패드에 연결되고, 게이트(23), 소스영역(25) 및 픽업영역(24)이 접지부에 연결된 구조를 갖는다.
또한, 도 2b에 도시된 바와 같이, 소스영역(25)을 감싸는 제2도전형의 불순 물영역(28)을 더 포함할 수 있다. 이때, 불순물영역(28)은 웰(22)과 소스영역(25) 사이의 내압을 향상시킴과 동시에 동작간 소스영역(25)에 대한 안정성을 향상시키는 역할을 수행한다. 상술한 역할을 수행하기 위해 불순물영역(28)은 소스영역(25)보다 낮은 불순물 도핑농도를 갖는 것이 바람직하다.
웰(22)은 제1도전형의 제1웰(22A)과 제1도전형의 제2웰(22B)를 포함하고 있으며, 픽업영역(24) 및 소스영역(25)은 제1웰(22A)에 위치하고, 드레인영역(27)은 제2웰(22B)과 중첩되도록 드리프드영역(26) 내에 배치되어 있으며, 드리프드영역(26)은 제1웰과 제2웰을 동시에 가로지르도록 배치되어 있다.
여기서, 제2웰(22B)은 드레인영역(27)과 중첩된 구조를 가짐에 따라 드리프드영역(26)과도 일부 중첩된다. 이때, 드레인영역(27) 및 드리프트영역(26)과 동시에 중첩되는 영역 이외에 드리프트영역(26)과만 중첩되는 영역은 최소한으로 제어하는 것이 바람직하다. 특히, 제1웰(22A)과 제2웰(22B)가 접하는 경계면이 드레인영역(27)에서 소스영역(25)방향으로 증가하여 제2웰(22B)이 드레인영역(27)과 중첩되지 않고 드리프트영역(26)과만 중첩되는 영역이 증가할수록 정전기 방전 보호 장치의 내압이 감소할 우려가 있다. 참고로, 트랜지스터를 이용한 정전기 방전 보호 장치에서 내압이 감소할수록 제어할 수 있는 정전기의 크기 예컨대, 정전기 전압의 크기 또는 정전기 전류의 크기가 감소한다.
드리프드영역(26)은 패드를 통해 드레인영역(27)에 인가되는 바이어스 예컨대, 전압 또는 전계를 분산시켜 드레인영역(27)과 웰(22) 사이의 내압을 향상시키는 역할을 수행한다. 이를 위해, 드리프드영역(26)은 드레인영역(27)보다 낮은 불 순물 도핑농도를 갖는 것이 바람직하다.
패드와 접지부에 각각 연결된 드레인영역(27) 및 소스영역(25)은 낮은 콘택저항을 구현하기 위해 적어도 1×1015 atoms/cm2 이상의 도즈(dose) 불순물을 이온주입하여 형성할 수 있다.
픽업영역(24)은 동작간 누설전류(leakage current) 발생을 억제하고, 정전기 전류가 정전기 방전 보호 장치에 인가된 상황에서는 소스영역(25)과 웰(22) 사이의 전압강하를 발생시키는 역할을 수행한다. 이를 위해, 픽업영역(24)의 불순물 도핑농도는 웰(22)의 불순물 도핑농도보다 큰 것이 바람직하다.
한편, 실리사이드(Silicide) 형성공정이 적용된 정전기 방전 보호 장치에서는 드리프트영역(26) 및 드레인영역(27) 상에 실리사이드가 형성되는 것을 방지하기 위하여 실리사이드 차단(Silicide Blocking) 공정을 추가적으로 실시하여 정전기 방전 보호 장치를 구현하는 것이 바람직하다. 이는, 패드와 연결된 드레인영역(27) 및 확장된 드레인으로 작용하는 드리프트영역(26) 상에 상대적으로 낮은 저항을 갖는 실리사이드가 형성될 경우에 정전기 방전 보호 장치의 특성이 열화되기 때문이다.
상술한 구조를 갖는 본 발명의 일실시예에 따른 정전기 방전 보호 장치는 웰(22)이 서로 동일한 도전형을 갖는 제1웰(22A)과 제2웰(22B)로 이루어져 있으며, 제1웰(22A)의 불순물 도핑농도보다 제2웰(22B)의 불순물 도핑농도가 더 높은 것을 특징으로 한다. 이를 통하여, 정전기 방전 보호 장치의 유지전압을 향상시킬 수 있 다. 상술한 효과를 구현하는 원리에 대하여 구체적으로 설명하면 다음과 같다.
먼저, 상술한 구조를 갖는 정전기 방전 보호 장치는 패드를 통해 정전기 전류가 정전기 방전 보호 장치로 유입되면 소스영역(15) 및 드레인영역(17)을 각각 이미터(Emitter)로 게이트(23) 아래 제1웰(22A)을 배이스(Base)로 하는 수평 기생 바이폴라(HPB)와 드레인영역(27) 아래 제2웰(22B)을 배이스로 하는 수직 기생 바이폴라(VPB)가 동시에 동작하여 정전기 전류를 접지부로 바이패스(Bypass) 시키는 일련의 동작을 통해 정전기로부터 내부회로를 보호할 수 있다.
이때, 드레인영역(27) 아래 제2웰(22B)은 제1웰(22A)보다 높은 불순물 도핑농도를 갖기 때문에 수평 기생 바이폴라(HPB)의 동작전압보다 수직 기생 바이폴라(VPB)의 동작전압이 낮다. 따라서, 수직 기생 바이폴라(VPB)를 통한 도전경로를 수평 기생 바이폴라(HPB)를 통한 도전경로를 보다 빠르게 동작(또는 생성)시켜 수평 기생 바이폴라(HPB)에 의한 도전경로를 흐르는 전류량 감소를 유도할 수 있다. 이를 통해, 수평 기생 바이폴라(HPB)의 전류이득을 감소시켜 수직 기생 바이폴라(VPB)의 유지전압이 증가하도록 유도할 수 있다.
이와 더불어서, 수직 기생 바이폴라(VPB)의 동작전압을 수평 기생 바이폴라(HPB)보다 낮도록 형성함에 따라 수평 기생 바이폴라(HPB)에 의한 도전경로에서 배이스 즉, 제1웰(22A)로 흐르는 전류량을 증가시킬 수 있으며, 이를 통해 채널길이로 정의되는 수평 기생 바이폴라(HPB)가 짧은 배이스 폭을 갖더라도 수평 기생 바이폴라(HPB)의 유지전압을 증가시킬 수 있다.
이와 같이, 본 발명의 일실시예에 따른 정전기 방전 보호 장치는 제1웰(22A) 과 제1웰(22A)보다 높은 불순물 도핑농도를 갖는 제2웰(22B)로 이루어진 웰(22)을 구비함으로써, 유지전압이 향상된 정전기 방전 보호 장치를 제공할 수 있다.
이처럼, 정전기 방전 보호 장치의 유지전압을 향상시킴에 따라 정전기 방전 보호 장치의 면적 감소를 유도할 수 있으며, 정전기 방전 보호 장치와 연결된 내부회로의 동작시 정전기 방전 보호 장치에 기인한 영향을 최소화시킬 수 있다.
도 3은 종래기술에 따른 정전기 방전 보호 장치와 본 발명의 일실시예에 따른 정전기 방전 보호 장치의 유지전압을 비교한 그래프이다.
도 3을 참조하면, 종래기술에 따른 정전기 방전 보호 장치(도 1b 참조)의 유지전압이 15V인데 반해, 본 발명의 일실시예에 따른 정전기 방전 보호 장치(도 2a 및 도 2b 참조)의 유지전압이 18V로 종래기술 대비 유지전압이 20% 증가한 것을 확인할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내의 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1a 및 도 1b는 종래기술에 따른 정전기 방전 보호 장치를 도시한 도면.
도 2a 및 도 2b는 본 발명의 일실시예에 따른 정전기 방전 보호 장치를 도시한 단면도.
도 3은 종래기술에 따른 정전기 방전 보호 장치와 본 발명의 일실시예에 따른 정전기 방전 보호 장치의 유지전압을 비교한 그래프.
*도면 주요 부분에 대한 부호 설명*
21 : 기판 22 : 웰
22A : 제1웰 22B : 제2웰
23 : 게이트 24 : 픽업영역
25 : 소스영역 26 : 드리프트영역
27 : 드레인영역 28 : 불순물영역
HPB : 수평 기생 바이폴라 VPB : 수직 기생 바이폴라

Claims (8)

  1. 서로 다른 불순물 도핑농도를 갖는 제1도전형의 제1웰 및 제2웰;
    상기 제1웰 상에 형성된 게이트;
    상기 게이트 일측에서 상기 제1웰에 형성된 제2도전형의 소스영역;
    상기 게이트 타측에서 상기 제1웰과 상기 제2웰을 동시에 가로지르는 제2도전형의 드리프트영역; 및
    상기 드리프트영역에 형성되어 상기 제2웰과 중첩되는 제2도전형의 드레인영역
    을 포함하는 정전기 방전 보호 장치.
  2. 제1항에 있어서,
    상기 드레인영역은 정전기가 유입되는 패드에 연결되고, 상기 게이트 및 상기 소스영역은 접지부에 연결되는 정전기 방전 보호 장치.
  3. 제1항에 있어서,
    상기 제2웰의 불순물 도핑농도가 상기 제1웰의 불순물 도핑농도보다 높은 정전기 방전 보호 장치.
  4. 제1항에 있어서,
    상기 드레인영역의 불순물 도핑농도가 상기 드리프트영역의 불순물 도핑농도보다 높은 정전기 방전 보호 장치.
  5. 제1항에 있어서,
    상기 드레인영역은 상기 게이트 타측 끝단으로부터 소정 간격 이격된 정전기 방전 보호 장치.
  6. 제1항에 있어서,
    상기 제1웰에 형성되어 상기 소스영역을 감싸는 제2도전형의 불순물영역; 및
    상기 제1웰에 형성된 제1도전형의 픽업영역
    을 더 포함하는 정전기 방전 보호 장치.
  7. 제6항에 있어서,
    상기 소스영역의 불순물 도핑농도가 상기 불순물영역의 불순물 도핑농도보다 높은 정전기 방전 보호 장치.
  8. 제6항에 있어서,
    상기 픽업영역은 접지부에 연결되는 정전기 방전 보호 장치.
KR1020090134567A 2009-12-30 2009-12-30 정전기 방전 보호 장치 KR101145786B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090134567A KR101145786B1 (ko) 2009-12-30 2009-12-30 정전기 방전 보호 장치
US12/979,569 US9184141B2 (en) 2009-12-30 2010-12-28 Electrostatic discharge protection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090134567A KR101145786B1 (ko) 2009-12-30 2009-12-30 정전기 방전 보호 장치

Publications (2)

Publication Number Publication Date
KR20110077889A KR20110077889A (ko) 2011-07-07
KR101145786B1 true KR101145786B1 (ko) 2012-05-16

Family

ID=44186386

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090134567A KR101145786B1 (ko) 2009-12-30 2009-12-30 정전기 방전 보호 장치

Country Status (2)

Country Link
US (1) US9184141B2 (ko)
KR (1) KR101145786B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101392569B1 (ko) 2013-02-19 2014-05-08 주식회사 동부하이텍 바이폴라 트랜지스터 및 그 제조 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9087719B2 (en) 2012-09-28 2015-07-21 Intel Corporation Extended drain non-planar MOSFETs for electrostatic discharge (ESD) protection
CN107611121B (zh) * 2016-07-11 2020-12-29 联华电子股份有限公司 用于静电放电保护的半导体结构
JP2022056787A (ja) * 2020-09-30 2022-04-11 ラピスセミコンダクタ株式会社 静電気保護素子及び半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050059609A (ko) * 2003-12-15 2005-06-21 삼성전자주식회사 정전기 방전 보호 소자 및 그 제조방법
KR20060077116A (ko) * 2004-12-30 2006-07-05 매그나칩 반도체 유한회사 이에스디 보호회로 및 그 제조방법
KR100645193B1 (ko) * 2004-03-17 2006-11-10 매그나칩 반도체 유한회사 정전기 방전 보호 소자 및 그 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050224882A1 (en) * 2004-04-08 2005-10-13 International Business Machines Corporation Low trigger voltage esd nmosfet triple-well cmos devices
US7180132B2 (en) * 2004-09-16 2007-02-20 Fairchild Semiconductor Corporation Enhanced RESURF HVPMOS device with stacked hetero-doping RIM and gradual drift region
US7550804B2 (en) * 2006-03-27 2009-06-23 Freescale Semiconductor, Inc. Semiconductor device and method for forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050059609A (ko) * 2003-12-15 2005-06-21 삼성전자주식회사 정전기 방전 보호 소자 및 그 제조방법
KR100645193B1 (ko) * 2004-03-17 2006-11-10 매그나칩 반도체 유한회사 정전기 방전 보호 소자 및 그 제조 방법
KR20060077116A (ko) * 2004-12-30 2006-07-05 매그나칩 반도체 유한회사 이에스디 보호회로 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101392569B1 (ko) 2013-02-19 2014-05-08 주식회사 동부하이텍 바이폴라 트랜지스터 및 그 제조 방법

Also Published As

Publication number Publication date
KR20110077889A (ko) 2011-07-07
US9184141B2 (en) 2015-11-10
US20110156147A1 (en) 2011-06-30

Similar Documents

Publication Publication Date Title
US10177136B2 (en) Electrostatic discharge protection device for high voltage
US8804290B2 (en) Electrostatic discharge protection circuit having buffer stage FET with thicker gate oxide than common-source FET
KR20120081830A (ko) 반도체 장치 및 그 제조 방법
US20140367783A1 (en) Esd transistor and esd protect circuit thereof
US9117673B2 (en) Electrostatic discharge protection circuit including a plurality of doped regions and a gate connected to a capacitor and a resistor
CN100463177C (zh) 低触发电压硅控整流器和其电路
US10062681B2 (en) SOI integrated circuit equipped with a device for protecting against electrostatic discharges
KR101015531B1 (ko) 정전기 보호 소자 및 그 제조 방법
KR101145786B1 (ko) 정전기 방전 보호 장치
US7449751B2 (en) High voltage operating electrostatic discharge protection device
WO2005112134A2 (en) High current mos device with avalanche protection and method of operation
CN107346786B (zh) Ggnmos晶体管、多指ggnmos器件及电路
KR20120025087A (ko) 정전기 방전 보호 소자
WO2019174495A1 (zh) 防静电金属氧化物半导体场效应管结构
US9153570B2 (en) ESD tolerant I/O pad circuit including a surrounding well
US10249610B1 (en) IGBT coupled to a reverse bias device in series
US10256225B2 (en) Gate-less electrostatic discharge systems and methods for forming
CN105405843B (zh) 静电保护电路
KR20120068185A (ko) 정전기 방전 보호 장치
US10700057B1 (en) Double-integrated silicon control rectifier transistor and related methods
KR101024483B1 (ko) 정전기 방전 보호 소자
US9230954B1 (en) LDNMOS device for an ESD protection structure
JP2023152286A (ja) Ｅｓｄ保護回路及び半導体装置
KR20130075820A (ko) 정전 방전 보호 소자
KR101258993B1 (ko) Ｅｓｄ 보호소자

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
LAPS Lapse due to unpaid annual fee