KR101392569B1 - 바이폴라 트랜지스터 및 그 제조 방법 - Google Patents
바이폴라 트랜지스터 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101392569B1 KR101392569B1 KR1020130017590A KR20130017590A KR101392569B1 KR 101392569 B1 KR101392569 B1 KR 101392569B1 KR 1020130017590 A KR1020130017590 A KR 1020130017590A KR 20130017590 A KR20130017590 A KR 20130017590A KR 101392569 B1 KR101392569 B1 KR 101392569B1
- Authority
- KR
- South Korea
- Prior art keywords
- well
- impurity
- collector
- region
- emitter
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title description 5
- 239000012535 impurity Substances 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 238000002955 isolation Methods 0.000 claims description 45
- 238000000926 separation method Methods 0.000 abstract 5
- 150000002500 ions Chemical class 0.000 description 14
- 230000000694 effects Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6625—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
실시예의 바이폴라 트랜지스터는, 반도체 기판; 상기 기판에 제 1 불순물이 주입된 제 1 웰; 상기 제 1 웰의 일측에 형성되고, 제 2 불순물이 주입된 제 2 웰; 상기 제 1 웰에 형성되는 제 1 소자 분리막; 상기 제 2 웰에 형성되는 제 2 소자 분리막; 상기 제 1 웰내에서, 상기 제 1 소자 분리막의 일측에 제 2 불순물이 주입형성되고, 전극과 컨택되는 이미터; 상기 제 1 웰내에서, 상기 제 1 소자 분리막의 타측과 상기 이미터의 일측에 제 1 불순물이 주입형성되고, 전극과 컨택되는 베이스; 상기 제 2 웰에서, 상기 제 2 소자 분리막 일측에 제 2 불순물이 주입 형성되고, 전극과 컨택되는 콜렉터; 및 상기 제 2 웰에서, 상기 콜렉터 일측에 제 2 불순물이 주입된 고농도 도핑 영역;을 포함한다.
Description
본 발명은 바이폴라 트랜지스터(Bipolar Junction Transistor, BJT)에 관한 것으로서, 트랜지스터의 크기를 증가시키지 않으면서도 정전기 방전 보호 성능을 향상시킬 수 있도록 한 바이폴라 트랜지스터 및 그 제조 방법에 관한 것이다.
바이폴라 트랜지스터는 모스 트랜지스터(Metal Oxide Semiconductor Transistor)에 비해 전류 성능(current performance), 속도(speed) 측면에 있어서 우수하기 때문에 아날로그, 파워, RF IC 설계에 있어서 널리 사용되고 있다.
이미터(emitter), 베이스(base) 및 콜렉터(collector)로 구성되는 바이폴라 트랜지스터는 이미터로부터 방출된 전하의 이동 방향에 따라 수직(vertical) 바이폴라 트랜지스터와 수평(lateral) 바이폴라 트랜지스터로 구분할 수 있다.
이러한 바이폴라 트랜지스터는 내부 IC 회로를 보호하기 위한 정전기 방전 보호 소자의 용도로 사용할 수 있다.
도 1은 종래 기술에 따라 정전기 방전 보호 소자용으로 사용할 수 있는 수평 바이폴라 트랜지스터의 단면도로서, npn 구조의 바이폴라 트랜지스터가 도시되어 있다.
종래의 정전기 방전 보호 소자용 수평 바이폴라 트랜지스터는 p형의 반도체 기판(11)에 형성되고, 이미터 영역, 베이스 영역 및 콜렉터 영역을 구분하기 위하여 제 1 소자분리막(14)와 제 2 소자분리막(15) 및 제 3 소자분리막(16)이 형성된다.
제 1 소자분리막(14) 하측의 반도체 기판(11)에 p형 불순물을 주입하여 제 1 웰(12)을 형성하고, 제 3 소자분리막(16) 하측의 반도체 기판(11)에 n형 불순물을 주입하여 제 2 웰(13)을 형성한다. 제 1 웰(12)이 형성된 영역은 이미터 및 베이스 영역이 되고, 제 2 웰(13)이 형성된 영역은 콜렉터 영역이 된다.
그리고, 제 1 소자분리막(14)과 제 2 소자분리막(15)과의 사이에 n형 불순물을 주입하여 n+의 이미터(19)를 형성하고, 제 1 소자분리막(14)의 타측에는 p형 불순물을 주입하여 베이스(17)를 형성한다.
그리고, 제 2 웰(13)의 표면 상에 n형 불순물을 주입하여 제 3 소자분리막(16) 일측에 콜렉터(18)를 형성한다.
이러한 바이폴라 트랜지스터를 정전기 방전 보호 소자의 용도로 사용하고자 할 때에는, 회로 설계시 입출력(I/O) 단자를 구성하여야 하며, 입출력 단자에 콜렉터를 연결하고, 이미터는 접지 단자(ground)에 연결하며, 베이스는 저항을 통해 접지 단자에 연결된다.
이러한 정전기 방전 보호 소자용 바이폴라 트랜지스터는 반도체 장치를 정전기로부터 보호하기 위해 사용되며, 정전기 전압이 2000V이상으로 입출력 단자로 들어왔을 때, 정전기 전류를 빠르게 접지 단자로 빼주는 역할을 한다. 따라서, 바이폴라 트랜지스터를 정전기 방전 보호 소자로 사용하기 위해서는 트리거링 전압(triggering voltage, Vt), 유지 전압(holding voltage, Vh), 항복 전압(breakdown voltage, Vb) 등과 같은 파라미터들이 core circuit의 동작(operation) 영역을 침해하지 않으면서, core circuit의 파괴 영역을 넘어서지 않는 영역에서 만족하여야 한다.
그런데, 수평 바이폴라 트랜지스터는 정전기 방전 보호 성능 측면에서는 수직 바이폴라 트랜지스터보다 열악한 특성을 나타낸다.
따라서, 종래에는 도 2의 단면도에 나타낸 바와 같이 이미터(17)와 베이스(19)의 위치를 서로 바꾸는 방안이 사용되었다. 도 2와 같이 이미터와 베이스의 위치를 서로 바꿔주면 도 1과 비교할 때에 바이폴라 트랜지스터의 터널링 효과가 더 빨리 나타나기 때문에 트리거링 시점을 앞당길 수 있다.
그러나, 이미터와 베이스의 위치를 서로 바꾸는 것 만으로는 만족할만한 정전기 방전 보호 성능을 확보하기 어렵기 때문에 바이폴라 트랜지스터의 크기를 증가시키는 방법이 있지만, 이러한 방법 역시 증가되는 크기로 인한 부피 증가의 문제가 있다.
본 발명은 정전기 방전 보호 소자로 사용할 수 있는 수평 바이폴라 트랜지스터의 구조를 변경하여, 크기의 증가없이 정전기 방전 보호 성능을 향상시킬 수 있는 바이폴라 트랜지스터 및 그 제조 방법을 제안하고자 한다.
실시예의 바이폴라 트랜지스터는, 반도체 기판; 상기 기판에 제 1 불순물이 주입된 제 1 웰; 상기 제 1 웰의 일측에 형성되고, 제 2 불순물이 주입된 제 2 웰; 상기 제 1 웰에 형성되는 제 1 소자 분리막; 상기 제 2 웰에 형성되는 제 2 소자 분리막; 상기 제 1 웰내에서, 상기 제 1 소자 분리막의 일측에 제 2 불순물이 주입형성되고, 전극과 컨택되는 이미터; 상기 제 1 웰내에서, 상기 제 1 소자 분리막의 타측과 상기 이미터의 일측에 제 1 불순물이 주입형성되고, 전극과 컨택되는 베이스; 상기 제 2 웰에서, 상기 제 2 소자 분리막 일측에 제 2 불순물이 주입 형성되고, 전극과 컨택되는 콜렉터; 및 상기 제 2 웰에서, 상기 콜렉터 일측에 제 2 불순물이 주입된 고농도 도핑 영역;을 포함한다.
실시예의 바이폴라 트랜지스터의 제조 방법은, 반도체 기판 상에, 제 1 불순물을 주입하여 제 1 웰을 형성하고, 제 2 불순물을 주입하여 제 2 웰을 형성하는 단계; 상기 제 1 웰에 제 1 소자 분리막을 형성하고, 제 2 웰에 제 2 소자 분리막을 형성하는 단계; 상기 기판에 제 2 불순물을 주입함으로써, 상기 제 1 웰 내에서 상기 제 1 소자 분리막 일측에 전극 컨택을 위한 이미터를 형성하고, 상기 제 2 웰 내에서 상기 제 2 소자 분리막 일측에 콜렉터를 형성하는 단계; 및 상기 기판에 제 1 불순물을 주입하여, 상기 제 1 웰 내에서 상기 이미터 일측에 전극 컨택을 위한 베이스를 형성하는 단계;를 포함하고, 상기 제 2 소자 분리막 일측에 콜렉터를 형성하는 단계는, 상기 제 2 웰 내에서 상기 콜렉터와 소정 간격을 두고 제 2 불순물이 고농도로 도핑된 영역을 형성하는 것을 더 포함한다.
제안되는 바와 같은 본 발명의 바이폴라 트랜지스터 및 그 제조 방법에 의해서, 트리거링 전압을 용이하게 조정할 수 있기 때문에 트리거링 전압을 낮출 수 있다.
그리고, 베이스 저항을 감소시켜서 유지 전압의 증가를 가져오며, 베이스 하단으로 깊은 전류 경로를 형성하기 때문에 항복 전압이 높아진다. 따라서, 본 발명은 바이폴라 트랜지스터의 크기를 증가시키지 않으면서도 정전기 방전 보호 성능을 향상시킬 수 있는 효과가 있다.
도 1은 종래 기술에 따라 정전기 방전 보호 소자로 사용할 수 있는 수평 바이폴라 트랜지스터의 단면도이다.
도 2는 종래 기술의 변형 예에 따라 정전기 방전 보호 소자로 사용할 수 있는 수평 바이폴라 트랜지스터의 단면도이다.
도 3은 본 발명의 제 1 실시예에 따른 바이폴라 트랜지스터의 단면도이다.
도 4는 본 발명의 바이폴라 트랜지스터의 평면도로서 콜렉터 영역에 형성되는 고농도 도핑 영역의 패턴의 예이다.
도 5는 본 발명의 바이폴라 트랜지스터의 평면도로서 콜렉터 영역에 형성되는 고농도 도핑 영역의 패턴의 다른 예이다.
도 6은 본 발명의 제 2 실시예에 따른 정전기 방전 보호 소자로 사용가능한 바이폴라 트랜지스터의 단면도이다.
도 7 및 도 8은 본 발명의 바이폴라 트랜지스터의 성능을 비교한 그래프이다.
도 2는 종래 기술의 변형 예에 따라 정전기 방전 보호 소자로 사용할 수 있는 수평 바이폴라 트랜지스터의 단면도이다.
도 3은 본 발명의 제 1 실시예에 따른 바이폴라 트랜지스터의 단면도이다.
도 4는 본 발명의 바이폴라 트랜지스터의 평면도로서 콜렉터 영역에 형성되는 고농도 도핑 영역의 패턴의 예이다.
도 5는 본 발명의 바이폴라 트랜지스터의 평면도로서 콜렉터 영역에 형성되는 고농도 도핑 영역의 패턴의 다른 예이다.
도 6은 본 발명의 제 2 실시예에 따른 정전기 방전 보호 소자로 사용가능한 바이폴라 트랜지스터의 단면도이다.
도 7 및 도 8은 본 발명의 바이폴라 트랜지스터의 성능을 비교한 그래프이다.
이하에서는, 본 실시예에 대하여 첨부되는 도면을 참조하여 상세하게 살펴보도록 한다. 다만, 본 실시예가 개시하는 사항으로부터 본 실시예가 갖는 발명의 사상의 범위가 정해질 수 있을 것이며, 본 실시예가 갖는 발명의 사상은 제안되는 실시예에 대하여 구성요소의 추가, 삭제, 변경 등의 실시변형을 포함한다고 할 것이다.
도 3은 본 발명의 제 1 실시예에 따른 바이폴라 트랜지스터의 단면도이고, 도 4는 본 발명의 바이폴라 트랜지스터의 평면도로서 콜렉터 영역에 형성되는 고농도 도핑 영역의 패턴의 예이고, 도 5는 본 발명의 바이폴라 트랜지스터의 평면도로서 콜렉터 영역에 형성되는 고농도 도핑 영역의 패턴의 다른 예이다.
도 3에는 npn type의 바이폴라 트랜지스터가 도시되어 있다. 도 3을 참조하면, p형의 반도체 기판(101)에 이미터 영역, 제 1 베이스 영역, 제 2 베이스 영역 및 콜렉터 영역이 형성된다.
기판(101)에는 이미터 영역, 제 1 베이스 및 제 2 베이스 영역이 형성되도록 하기 위하여, p형 불순물 이온이 주입된 제 1 웰(102)과, 콜렉터 영역이 형성되도록 하기 위하여 n형 불순물 이온이 주입된 제 2 웰(103)이 형성된다.
그리고, 제 1 웰(102)과 제 2 웰(103) 각각에는 소자 분리를 위한 제 1 소자 분리막(104)과, 제 2 소자 분리막(106)이 형성된다.
제 1 웰(102)에는 상기 제 1 소자 분리막(104)를 사이에 두고 베이스 컨택을 위한 제 1 베이스(109)와, 이미터 컨택을 위한 이미터(107)을 포함한다. 그리고, 베이스 컨택은 아니지만, 베이스 영역을 형성하는 제 2 베이스(201)도 제 1 웰에 형성된다.
그리고, 제 2 웰(103)에는 상기 제 2 소자 분리막(106) 일측에 콜렉터(108) 및 최대 ESD 전류(It2)를 증가시키기 위한 고농도 도핑 영역(210)이 형성된다.
상세히, 상기 제 1 소자 분리막(104)과 제 2 웰(103) 사이의 이미터 영역에는 n형 불순물 이온이 주입된 이미터(107)가 형성되고, 제 1 웰(102)과 제 2 소자 분리막(106) 사이의 콜렉터 영역에는 n형 불순물 이온이 주입된 콜렉터(108)가 형성된다. 그리고, 제 1 소자 분리막(104)에 의해서 이미터 영역과 구분되는 제 1 베이스 영역에는 트랜지스터의 베이스 컨택이 이루어지는 p형 불순물 이온이 주입된 제 1 베이스(109)가 형성되고, 이미터 영역과 제 2 웰(103) 사이에는 p형 불순물 이온이 주입된 제 2 베이스(201)가 형성된다. 다만, 여기서, 제 2 베이스(201)는 베이스 컨택이 이루어지지 않는 영역이다.
특히, 상기 제 2 웰(103)에는 드레인 전압을 균일하게 분배하고, positive feedback과 It2를 증가시키기 위하여 n형 불순물 이온이 고농도로 주입된 고농도 도핑 영역(210)이 형성된다. 상기 고농도 도핑 영역(210)은 본 실시예에 따라 다양한 패턴으로 형성될 수 있으며, 도 3의 단면도에는, 콜렉터(108)의 일측에 제 2 고농도 도핑 영역(212)이 형성되고, 상기 제 2 고농도 도핑 영역(212)과 소정 간격을 두고서 제 1 고농도 도핑 영역(211)이 형성되는 예가 도시되어 있다.
그리고, 드레인 전압의 균일한 분배가 이루어지도록 n형 불순물이 고농도로 도핑된 고농도 도핑 영역(210)은 실시예의 변경에 따라 하나의 패턴으로 형성되거나, 도 3과 같이 2개의 패턴으로 이루어질 수 있으며, 또한 더 많은 수의 패턴으로도 이루어질 수 있다.
상기 고농도 도핑 영역(210)의 패턴 형상에 대한 예를 도 4를 참조하여 설명하면, 바이폴라 트랜지스터를 평면으로 보았을 때 콜렉터(108)의 길이방향과 유사한 크기의 길이를 갖는 바(bar) 형상으로 제 1 및 제 2 고농도 도핑 영역(211,212)이 형성될 수 있다.
또한, 도 5에 도시된 바와 같이, 콜렉터(108)의 일측에 형성되는 고농도 도핑 영역은 타일 패턴으로 적어도 2개 이상의 도핑 영역들(213,214,215,216,217,218,219)로 이루어질 수 있다. 이러한 타일 패턴으로 형성되는 고농도 도핑 영역을 dot type으로 형성된다고도 할 수 있으며, 콜렉터(108)의 길이방향을 따라 고농도 도핑 영역들이 2개 이상 분산 배치되는 경우라 할 수 있다.
이와 같이 구성된 본 발명의 제 1 실시 예에 따른 바이폴라 트랜지스터의 제조 방법을 설명하면 아래와 같다.
먼저, p형의 반도체 기판(101)에 제 1 소자 분리막(104)과 제 2 소자 분리막(106)을 형성함으로써, 이미터 영역, 제 1 베이스 영역, 제 2 베이스 영역 및 콜렉터 영역을 정의한다.
이어서, 제 1 소자분리막(104)과 이미터 영역 및 제 1, 제 2 베이스 영역을 포함하는 반도체 기판(101)에 p형 불순물 이온을 주입하여 제 1 웰(102)을 형성하며, 제 2 소자분리막(106)과 콜렉터 영역을 포함하는 반도체 기판(101)에 n형 불순물 이온을 주입하여 제 2 웰(103)을 형성한다.
그리고, 제 1 소자분리막(104)과 제 2 웰(103)과의 사이에 위치하는 이미터 영역에 n형 불순물 이온을 주입하여 이미터(107)를 형성한다.
제 1 웰(102)과 제 2 소자분리막(106)과의 사이에 위치하는 콜렉터 영역에는 n형 불순물 이온을 주입하여 콜렉터(108)를 형성한다.
또한, n형 불순물 이온을 주입하여 이미터와 콜렉터를 형성하는 공정을 수행하기 전이나, 또는 그 이후에, 또는 이미터와 콜렉터를 형성하는 공정에서 드레인 영역의 드리프트 영역에 n형 불순물을 주입하는 공정을 수행한다. 고농도의 n형 불순물 이온을 주입하는 때에 사용되는 마스크는 도 4 또는 제 5에 도시된 패턴과 대응될 수 있으며, 상기 콜렉터(108) 일측에 고농도의 n형 불순물이 주입된 고농도 도핑 영역(210)을 적어도 하나 이상 형성한다.
제 1 소자 분리막(104)의 일측에 상기 이미터(107)가 형성된다고 한다면, 제 1 소자 분리막(104)의 타측은 제 1 베이스 영역이라 할 수 있고, 상기 이미터(107)의 일측에 상기 제 1 소자 분리막(104)이 위치한다고 한다면 이미터(107)의 타측은 제 2 베이스 영역이라 할 수 있다.
이러한 경우에, 제 1 소자 분리막(104)의 양측에 p형 불순물 이온을 주입하여 제 1 베이스(109)와 제 2 베이스(201)를 각각 형성한다.
이와 같은 본 발명의 제 1 실시 예에 따른 바이폴라 트랜지스터와 종래 기술에 따른 도 2의 바이폴라 트랜지스터를 비교하여 보면, 종래 기술에 따라 P형 웰(12)과 N형 웰(13)의 경계 영역에 존재하였던 제 2 소자분리막(15)이 제거되었고, 제 1 웰(102) 내의 제 2 베이스 영역에 베이스(201)가 추가적으로 형성되었음을 알 수 있다.
이러한 본 발명의 제 1 실시 예에 따른 바이폴라 트랜지스터는 도 1에 나타낸 종래의 바이폴라 트랜지스터와 비교할 때에 이미터(107)와 베이스(109)의 위치 변경에 의해 터널링 효과가 더 빨리 나타나기 때문에 트리거링 시점을 앞당길 수 있다. 그리고, 제 1 웰(102)과 제 2 웰(103) 및 베이스(201)를 가지고서 트리거링 전압(Vt)을 조정할 수 있기 때문에 트리거링 전압(Vt)을 조정할 수 있는 능력(capability)이 크다.
그리고, 베이스(201)의 추가로 인하여 베이스 저항을 감소시켜서 유지 전압(Vh)의 증가를 가져온다.
또한, 베이스(201)가 추가되지 않은 구조라면 이미터(107)로부터 방출된 전자가 제 1 웰(102)과 제 2 웰(103)의 표면으로 크라우딩(crowding)되지만, 베이스(201)의 추가로 인하여 베이스(201) 하단으로 깊은 전류 경로(deep current path)를 형성하며, 이러한 깊은 전류 경로로 인하여 유지 전압(Vh)이 높아진다.
또한, 콜렉터(108) 일측에 형성되는 적어도 하나 이상의 고농도 도핑 영역(210)의 패턴이 드레인 영역의 드리프트 영역에 위치하기 때문에, 최대 ESD 전류(It2)를 증가시킬 수 있는 장점도 있다.
도 6은 본 발명의 제 2 실시예에 따른 정전기 방전 보호 소자로 사용가능한 바이폴라 트랜지스터의 단면도이고, 도 3의 바이폴라 트랜지스터를 pnp 구조로 변경한 예이다.
도 3 내지 도 5에 대한 설명과 중복되는 사항은 생략하여 설명하며, 다만 p형 불순물이 주입된 콜렉터(308)의 일측에 고농도 도핑 영역(410)이 형성되며, 상기 고농도 도핑 영역(410)은 고농도의 p형 불순물이 주입되어 있다.
도 6에 도시된 실시예에서는, 드레인의 드리프트 영역에 형성되는 고농도 도핑 영역(410)이 하나만 형성되는 것으로 도시되어 있으나, 도 3의 경우와 같이 복수개로 형성하는 것도 가능하다. 그리고, 평면으로 보았을 때의 고농도 도핑 영역(410)의 패턴 형상 역시 콜렉터(308)의 길이방향으로 하나만 형성되는 bar 형상으로 이루어지거나, 복수개가 간격을 두고 배치되는 타일 형상으로 이루어질 수 있다.
도 7과 도 8은 본 발명의 바이폴라 트랜지스터의 성능을 비교한 그래프이다.
도 7에는 일반적인 low dose 구조에서 나타나는 deep snapback 특성 curve와, 실시예의 구조를 활용하여 개선된 LNPN 소자에서 측정된 TLP curve이다. 도 7은 종래의 NPN 구조의 ESD 전류 특성을 보여주고 있다. Filled line은 전압에 따른 ESD 전류 특성을 보여주며, vacant line은 ESD 전류에 따른 누설 전류(leakage current)를 보여준다. 누설 전류에 변화가 생기면, 디바이스가 디그라데이션(degradation) 되었음을 나타낸다. ESD 전류 커브에서 A 포인트는 트리거링 포인트로서, 트리거링 전압(Vt1)을 확인할 수 있고, B 포인트는 1st holding 포인트로서, 홀딩 전압(Vh)을 확인할 수 있다. C 포인트는 2nd 트리거링 포인트로서, It2를 확인할 수 있다. 종래의 NPN 구조에 비하여 Vh가 Vt1보다 현저히 낮아졌음을 확인할 수 있다. 이것은, Deep snapback 특성에 기인한 것이며, It2 또는 낮다.
반면에, 도 8의 esd_lnpn_20V 커브를 살펴보면, Vt1과 Vh가 동일하며, It2는 2.0A 정도 4배 정도 개선되었음을 보여준다. 그리고, Vt1이 다양한 소자가 구현 가능하다는 것을 보여준다.
Claims (8)
- 반도체 기판;
상기 기판에 제 1 불순물이 주입된 제 1 웰;
상기 제 1 웰의 일측에 형성되고, 제 2 불순물이 주입된 제 2 웰;
상기 제 1 웰에 형성되는 제 1 소자 분리막;
상기 제 2 웰에 형성되는 제 2 소자 분리막;
상기 제 1 웰내에서, 상기 제 1 소자 분리막의 일측에 제 2 불순물이 주입형성되고, 전극과 컨택되는 이미터;
상기 제 1 웰내에서, 상기 제 1 소자 분리막의 타측과 상기 이미터의 일측에 제 1 불순물이 주입형성되고, 전극과 컨택되는 베이스;
상기 제 2 웰에서, 상기 제 2 소자 분리막 일측에 제 2 불순물이 주입 형성되고, 전극과 컨택되는 콜렉터; 및
상기 제 2 웰에서, 상기 콜렉터 일측에 제 2 불순물이 주입된 고농도 도핑 영역;을 포함하는 바이폴라 트랜지스터. - 제 1 항에 있어서,
상기 고농도 도핑 영역은, 상기 콜렉터와 기설정된 간격을 갖으면서 적어도 하나 이상 형성되는 바이폴라 트랜지스터. - 제 1 항에 있어서,
상기 고농도 도핑 영역은, 드레인 영역의 드리프트단에 제 2 불순물이 바(bar) 타입으로 형성되는 바이폴라 트랜지스터. - 제 1 항에 있어서,
상기 고농도 도핑 영역은, 기설정된 간격으로 상호간에 이격배치된 복수개의 도핑 영역들로 이루어진 바이폴라 트랜지스터. - 제 1 항에 있어서,
상기 제 1 불순물은 P+형 불순물이고, 제 2 불순물은 N+형 불순물인 바이폴라 트랜지스터. - 반도체 기판 상에, 제 1 불순물을 주입하여 제 1 웰을 형성하고, 제 2 불순물을 주입하여 제 2 웰을 형성하는 단계;
상기 제 1 웰에 제 1 소자 분리막을 형성하고, 제 2 웰에 제 2 소자 분리막을 형성하는 단계;
상기 기판에 제 2 불순물을 주입함으로써, 상기 제 1 웰 내에서 상기 제 1 소자 분리막 일측에 전극 컨택을 위한 이미터를 형성하고, 상기 제 2 웰 내에서 상기 제 2 소자 분리막 일측에 콜렉터를 형성하는 단계; 및
상기 기판에 제 1 불순물을 주입하여, 상기 제 1 웰 내에서 상기 이미터 일측에 전극 컨택을 위한 베이스를 형성하는 단계;를 포함하고,
상기 제 2 소자 분리막 일측에 콜렉터를 형성하는 단계는, 상기 제 2 웰 내에서 상기 콜렉터와 소정 간격을 두고 제 2 불순물이 고농도로 도핑된 영역을 형성하는 것을 더 포함하는 바이폴라 트랜지스터의 제조 방법. - 제 6 항에 있어서,
상기 제 2 불순물의 고농도 도핑 영역은, 상기 콜렉터와 기설정된 간격을 두고 적어도 하나 이상 상기 제 2 웰에 형성되고,
상기 고농도 도핑 영역은, 드레인 영역의 드리프트단에 상기 제 2 불순물이 바(bar) 타입으로 이루어지는 바이폴라 트랜지스터의 제조 방법. - 제 6 항에 있어서,
상기 제 2 불순물의 고농도 도핑 영역은, 상기 콜렉터와 기설정된 간격을 두고 적어도 하나 이상 상기 제 2 웰에 형성되고,
상기 고농도 도핑 영역은, 기설정된 간격으로 상호간에 이격배치된 복수개의 도핑 영역들로 이루어지는 바이폴라 트랜지스터의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130017590A KR101392569B1 (ko) | 2013-02-19 | 2013-02-19 | 바이폴라 트랜지스터 및 그 제조 방법 |
| US13/832,211 US9299817B2 (en) | 2013-02-19 | 2013-03-15 | Bipolar junction transistor and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130017590A KR101392569B1 (ko) | 2013-02-19 | 2013-02-19 | 바이폴라 트랜지스터 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101392569B1 true KR101392569B1 (ko) | 2014-05-08 |
Family
ID=50893381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130017590A KR101392569B1 (ko) | 2013-02-19 | 2013-02-19 | 바이폴라 트랜지스터 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9299817B2 (ko) |
| KR (1) | KR101392569B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10811497B2 (en) | 2018-04-17 | 2020-10-20 | Silanna Asia Pte Ltd | Tiled lateral BJT |
| US10700187B2 (en) | 2018-05-30 | 2020-06-30 | Silanna Asia Pte Ltd | Tiled lateral thyristor |
| JP2023511463A (ja) | 2020-01-28 | 2023-03-20 | オーレッドワークス エルエルシー | 低電圧シリコンバックプレーンを有する積層型ｏｌｅｄマイクロディスプレイ |
| US12068401B2 (en) * | 2022-04-05 | 2024-08-20 | Globalfoundries U.S. Inc. | High holding voltage bipolar junction device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011129944A (ja) | 2011-02-07 | 2011-06-30 | Sony Corp | トランジスタ型保護素子および半導体集積回路 |
| KR101145786B1 (ko) | 2009-12-30 | 2012-05-16 | 에스케이하이닉스 주식회사 | 정전기 방전 보호 장치 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5444004A (en) * | 1994-04-13 | 1995-08-22 | Winbond Electronics Corporation | CMOS process compatible self-alignment lateral bipolar junction transistor |
| KR100756317B1 (ko) * | 2006-02-06 | 2007-09-06 | 삼성전자주식회사 | 딥 엔웰 씨모스 공정으로 구현한 수직형 바이폴라 정션트랜지스터를 이용한 전압 기준 회로 및 전류 기준 회로 |
| JP2007294613A (ja) | 2006-04-24 | 2007-11-08 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| US8063443B2 (en) * | 2007-10-30 | 2011-11-22 | Fairchild Semiconductor Corporation | Hybrid-mode LDMOS |
-
2013
- 2013-02-19 KR KR1020130017590A patent/KR101392569B1/ko active IP Right Grant
- 2013-03-15 US US13/832,211 patent/US9299817B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101145786B1 (ko) | 2009-12-30 | 2012-05-16 | 에스케이하이닉스 주식회사 | 정전기 방전 보호 장치 |
| JP2011129944A (ja) | 2011-02-07 | 2011-06-30 | Sony Corp | トランジスタ型保護素子および半導体集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140231962A1 (en) | 2014-08-21 |
| US9299817B2 (en) | 2016-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102398686B1 (ko) | Esd 보호용 소자 | |
| US8878283B2 (en) | Quasi-vertical gated NPN-PNP ESD protection device | |
| US8338854B2 (en) | TVS with low capacitance and forward voltage drop with depleted SCR as steering diode | |
| US8835977B2 (en) | TVS with low capacitance and forward voltage drop with depleted SCR as steering diode | |
| KR100859486B1 (ko) | 고전압용 정전기 방전 보호 소자 및 그 제조 방법 | |
| US10680098B2 (en) | High voltage tolerant LDMOS | |
| US10720422B2 (en) | High surge transient voltage suppressor | |
| TWI689076B (zh) | 高突波雙向暫態電壓抑制器 | |
| KR20170025685A (ko) | 정전기 방전 보호 장치 및 이를 포함하는 전자 장치 | |
| KR102090861B1 (ko) | Ｅｓｄ 보호용 ｓｃｒ 소자 | |
| US12002706B2 (en) | Structure and method for enhancing robustness of ESD device | |
| CN104704636B (zh) | 具有用于负电压操作的隔离式scr的esd保护电路 | |
| CN104716132B (zh) | 一种低触发电压和高维持电压的硅控整流器及其电路 | |
| KR101392569B1 (ko) | 바이폴라 트랜지스터 및 그 제조 방법 | |
| US8963202B2 (en) | Electrostatic discharge protection apparatus | |
| US8482102B2 (en) | Semiconductor device | |
| US8598625B2 (en) | ESD protection device with tunable design windows | |
| US9281304B2 (en) | Transistor assisted ESD diode | |
| CN107346786B (zh) | Ggnmos晶体管、多指ggnmos器件及电路 | |
| KR102454469B1 (ko) | Esd 보호용 scr 소자 | |
| TWI643309B (zh) | 圖案化有靜電放電保護之電晶體及其製法 | |
| CN103390617B (zh) | 用于esd器件的隔离结构 | |
| CN109346462B (zh) | Esd保护器件 | |
| KR101259896B1 (ko) | 바이폴라 트랜지스터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170314 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180319 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190319 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20200312 Year of fee payment: 7 |