CN112234103A - 一种mosfet器件及制备方法 - Google Patents
一种mosfet器件及制备方法 Download PDFInfo
- Publication number
- CN112234103A CN112234103A CN202011220096.4A CN202011220096A CN112234103A CN 112234103 A CN112234103 A CN 112234103A CN 202011220096 A CN202011220096 A CN 202011220096A CN 112234103 A CN112234103 A CN 112234103A
- Authority
- CN
- China
- Prior art keywords
- region
- peripheral
- groove
- layer
- active region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 18
- 230000002093 peripheral effect Effects 0.000 claims abstract description 165
- 210000000746 body region Anatomy 0.000 claims abstract description 60
- 238000000034 method Methods 0.000 claims abstract description 44
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims description 86
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 54
- 229920005591 polysilicon Polymers 0.000 claims description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 230000003647 oxidation Effects 0.000 claims description 15
- 238000007254 oxidation reaction Methods 0.000 claims description 15
- 238000005468 ion implantation Methods 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 10
- 235000012239 silicon dioxide Nutrition 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 238000001259 photo etching Methods 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 5
- 238000005137 deposition process Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 23
- 238000004519 manufacturing process Methods 0.000 description 14
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 238000009826 distribution Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000002513 implantation Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 2
- 239000011295 pitch Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001883 metal evaporation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
Abstract
本发明公开了一种MOSFET器件及制备方法，涉及半导体功率器件领域。用于解决现有MOSFET外围耐压存在可靠性较差和外围耐压较弱的问题。包括：有源区沟槽，外围沟槽，第一导电类型漂移层、第一导电类型体区和第二导电类型源区；所述第一导电类型漂移层上设置所述有源区沟槽和外围沟槽；所述有源区沟槽之间、所述有源区沟槽与所述外围沟槽之间设置所述第二导电类型源区，所述第二导电类型源区的底部与所述第一导电类型体区的上表面相接触；所述外围沟槽内的SAC氧化层的厚度大于所述栅极氧化层的厚度。
Description
技术领域
本发明涉及半导体功率器件技术领域，更具体的涉及一种MOSFET器件及制备方法。
背景技术
为了在硅片表面较低掺杂的第一导电类型漂移层上形成源极，传统功率器件MOSFET（英文为：Metal-Oxide-Semiconductor Field-Effect Transistor，中文为：金属氧化物半导体场效晶体管）使用传统注入分压环终端设计方法，即终端区域利用PN结进行耐压，在终端区域没有厚的介质层，因此需要源极光罩遮挡终端区域，防止源极注入到终端区域，破坏PN结耐压结构。
现有技术中，每增加一层光罩约增加15%左右的成本，因此，现有MOSFET器件制备时，因源极注入时需要制备掩膜板，存在制造生产成本高，且工艺复杂的问题。
发明内容
本发明实施例提供一种MOSFET器件及制备方法，用于解决现有MOSFET器件制备时，因源极注入时需要制备掩膜板，存在制造生产成本高，且工艺复杂的问题。
本发明实施例提供一种MOSFET器件，有源区沟槽，外围沟槽，第一导电类型漂移层、第一导电类型体区和第二导电类型源区；
所述第一导电类型漂移层上设置所述有源区沟槽和外围沟槽；
所述有源区沟槽之间、所述有源区沟槽与所述外围沟槽之间设置所述第二导电类型源区，所述第二导电类型源区的底部与所述第一导电类型体区的上表面相接触；
所述外围沟槽内的SAC氧化层的厚度大于栅极氧化层的厚度。
优选地，还包括多晶硅层；
所述有源区沟槽和所述外围沟槽内均设置所述多晶硅层，位于所述有源区沟槽内的所述多晶硅层的上表面与位于有源区沟槽两侧的栅极氧化层的上表面具有相同的高度，位于所述外围沟槽内的所述多晶硅层的上表面与位于外围沟槽两侧的栅极氧化层的上表面具有相同的高度。
优选地，还包括截止环区沟槽，源极区金属层，外围截止区金属层和栅极区金属层；
所述截止环区沟槽与所述外围沟槽相邻；
所述源极区金属层通过接触孔金属层分别与位于所述有源区沟槽之间以及所述有源区沟槽和所述外围沟槽之间的所述第一导电类型体区相接触；
所述栅极区金属层通过接触孔金属层与所述多晶硅层相接触；
外围截止区金属层通过接触孔金属层分别与位于所述截止环区沟槽一侧的所述第一导电类型体区和位于所述外围沟槽内的所述多晶硅层相接触。
优选地，所述外围沟槽的宽度大于所述有源区沟槽的宽度；
所述外围沟槽的深度大于所述有源区沟槽的深度；
所述外围沟槽之间的间距与所述有源区沟槽之间的间距相等。
优选地，所述外围沟槽的宽度为所述有源区沟槽的宽度的1.5倍；
所述外围沟槽的深度比所述有源区沟槽的深度多0.2微米；
所述外围沟槽包括栅极沟槽和外围耐压区沟槽。
本发明实施例提供一种MOSFET器件的制备方法，包括：
通过刻蚀方法在第一导电类型漂移层内形成有源区沟槽和外围沟槽；所述外围沟槽的宽度大于所述有源区沟槽的宽度，所述外围沟槽的深度大于所述有源区沟槽的深度；
在所述第一导电类型漂移层上、所述有源区沟槽内和所述外围沟槽内形成SAC氧化层和栅极氧化层，且所述外围沟槽内的SAC氧化层的厚度大于所述栅极氧化层的厚度；
通过沉淀、刻蚀和热氧化工艺在所述栅极氧化层上形成多晶硅层和多晶硅退火氧化层；
通过离子注入方式在所述有源区沟槽之间和所述有源区与所述外围沟槽之间形成第一导电类型体区以及第二导电类型源区，其中，所述第二导电类型源区位于所述有源区沟槽之间以及所述有源区沟槽与所述外围沟槽之间；
在所述第一导电类型体区、所述多晶硅层上形成接触孔金属层，并通过所述接触孔依次形成栅极区金属层、源极区金属层。
优选地，所述在所述第一导电类型漂移层上、所述有源区沟槽内和所述外围沟槽内形成SAC氧化层之后，还包括：
通过SAC光罩进行光刻去掉所述有源区沟槽和所述有源区沟槽上表面的所述SAC氧化层；
在第一导电类型漂移层上、所述有源区沟槽内和所述外围沟槽内通过热氧化方法生成所述栅极氧化层。
优选地，所述通过离子注入方式在所述有源区沟槽之间和所述有源区与所述外围沟槽之间形成第一导电类型体区以及第二导电类型源区，具体包括：
通过第一次离子注入在所述有源区沟槽之间、所述有源区沟槽和所述外围沟槽之间形成所述第一导电类型体区；
以所述SAC氧化层和所述栅极氧化层为所述外围沟槽之间的掩膜板，通过第二次离子注入在所述有源区沟槽之间以及所述有源区沟槽与所述外围沟槽之间的所述第一导电类型体区上形成第二导电类型源区。
优选地，所述在所述第一导电类型体区、所述多晶硅层上形成接触孔金属层，并通过所述接触孔依次形成栅极区金属层、源极区金属层，具体包括：
通过淀积工艺在所述外围沟槽上和所述有源沟槽上形成二氧化硅层，通过光刻工艺在所述二氧化硅层上形成接触孔金属层，通过所述接触孔金属层依次与位于所述有源区沟槽之间的所述第一导电类型体区、位于所述有源区沟槽和所述外围沟槽之间的所述第一导电类型体区、位于所述外围沟槽内的所述多晶硅层相接触，形成栅极区金属层和源极区金属层。
优选地，所述外围沟槽的宽度为所述有源区沟槽的宽度的1.5倍；
所述外围沟槽的深度比所述有源区沟槽的深度多0.2微米；
所述外围沟槽包括栅极沟槽和外围耐压区沟槽；
所述方法还包括：形成位于所述外围沟槽外的截止环。
本发明实施例提供一种MOSFET器件，包括：有源区沟槽，外围沟槽，第一导电类型漂移层、第一导电类型体区和第二导电类型源区；所述第一导电类型漂移层上设置所述有源区沟槽和外围沟槽；所述有源区沟槽之间、所述有源区沟槽与所述外围沟槽之间设置所述第二导电类型源区，所述第二导电类型源区的底部与所述第一导电类型体区的上表面相接触；所述外围沟槽内的SAC氧化层的厚度大于栅极氧化层的厚度。该MOSFET器件终端分压环不同于传统的注入分压环，采用沟槽作为分压，能够避免热过程对终端注入环的影响，制造工艺方面更易控制；且外围沟槽上SAC氧化层的厚度大于有源区沟槽上栅极氧化层的厚度，能够有效防止器件在沟槽底部击穿的问题，提高器件的耐压特性；由于终端区域保留下来的SAC氧化层和栅极氧化层具有足够的厚度，所以在第二次离子注入时，SAC氧化层和栅极氧化层可以作为外围沟槽之间的光刻掩膜板，而只有在有源区之间形成第二导电类型源区，该方法简化了工艺制程。同时，该MOSFET器件解决了现有因源极注入时需要制备掩膜板，存在制造生产成本高，且工艺复杂的问题，而且解决了MOSFET外围耐压存在可靠性较差和外围耐压较弱的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种MOSFET器件结构示意图；
图2为本发明实施例提供的一种MOSFET器件制备流程示意图；
图3A为本发明实施例提供的第一导电类型漂移层制备示意图；
图3B为本发明实施例提供的有源区沟槽、外围沟槽和截止环区沟槽制备示意图；
图3C为本发明实施例提供的SAC氧化层制备示意图；
图3D为本发明实施例提供的去掉有源区位置和截止环位置的SAC氧化层示意图；
图3E为本发明实施例提供的在第一导电类型漂移层上、有源区沟槽内和外围沟槽内制备栅极氧化层示意图；
图3F为本发明实施例提供的多晶硅层制备示意图；
图3G为本发明实施例提供的多晶硅退火氧化层制备示意图；
图3H为本发明实施例提供的第一导电类型体区制备示意图；
图3I为本发明实施例提供的第二导电类型源区制备示意图；
图3J为本发明实施例提供的二氧化硅层制备示意图；
图3K为本发明实施例提供的接触孔金属层制备示意图；
图3L为本发明实施例提供的金属层制备示意图。
其中，第一导电类型衬底层~1，第一导电类型漂移层~2，有源区沟槽~3，栅极沟槽~4，外围耐压区沟槽~5，截止环区沟槽~6，SAC氧化层~7，栅极氧化层~8，多晶硅层~9，多晶硅退火氧化层~10，第一导电类型体区~11，第二导电类型源区~12，二氧化硅层~13，接触孔~14，接触孔金属层~15，源极区金属层~17，栅极区金属层~18，外围截止区金属层~19，漏极区金属层~20，外围沟槽~45。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1示例性的示出了本发明实施例提供的一种MOSFET器件结构示意图，如图1所示，该MOSFET器件主要包括有源区沟槽3，外围沟槽45，第一导电类型漂移层2、第一导电类型体区11和第二导电类型源区12。
如图1所示，有源区沟槽3、外围沟槽45和截止环区沟槽6均设置在第一导电类型漂移层2上，其中，有源区沟槽3和截止环区沟槽6分别设置在外围沟槽45的两侧。在本发明实施例中，为了能够优化有源区和外围交界区域的电场分布，优选地，一方面，外围沟槽45的深度大于有源区沟槽3的深度；另一方面，外围沟槽45的宽度也大于有源区沟槽3的宽度。
进一步地，为了防止器件在沟槽底被击穿，即提高器件的耐压特性，优选地，外围沟槽45的内的SAC（英文全称为：Sacrificial，牺牲掉的）氧化层7的厚度大于有源区沟槽3内的栅极氧化层8的厚度。
在实际应用中，外围沟槽45包括栅极沟槽4和外围耐压区沟槽5，其中，栅极沟槽4位于有源区沟槽3和外围耐压区沟槽5之间，相应地，外围耐压区沟槽5位于栅极沟槽4和截止环区沟槽6之间。需要说明的是，外围沟槽45包括的栅极沟槽4和外围耐压区沟槽5的数量包括多个，多个外围沟槽45之间的间距相等。为了能够改善外围区域电场分布，使得器件外围耐压高于有源区的耐压能力，优选地，多个外围沟槽45和有源区沟槽3之间的间距也相等。进一步地，栅极沟槽4和外围耐压区沟槽5具有相同的宽度，栅极沟槽4的和外围耐压区沟槽5也具有相同的沟槽深度。
如图1所示，在有源区沟槽3、栅极沟槽4、外围耐压区沟槽5和截止环区沟槽6内均淀积了一层多晶硅层9，由于有源区沟槽3内通过热氧化工艺生长了一层栅极氧化层8，而栅极沟槽4、截止环区沟槽6 内和外围耐压区沟槽5内淀积了一层SAC氧化层7和栅极氧化层8，且SAC氧化层7的厚度大于栅极氧化层8的厚度，所以，淀积在有源区沟槽3、栅极沟槽4、外围耐压区沟槽5和截止环区沟槽6上的多晶硅层9具有不同的高度，具体地，如图1所示，位于有源区沟槽3内的多晶硅层9的上表面与有源区沟槽两侧的栅极氧化层8的上表面具有相同的高度，而位于栅极沟槽4、截止环区沟槽6 内和外围耐压区沟槽5内的多晶硅层9的上表面与位于SAC氧化层7上的栅极氧化层8的上表面具有相同的高度。即有源区沟槽两侧的栅极氧化层8的上表面与位于有源区沟槽3内的多晶硅层9的上表面位于同一水平线上，而栅极沟槽4、截止环区沟槽6 内和外围耐压区沟槽5两侧位于SAC氧化层7上的栅极氧化层8的上表面与位于栅极沟槽4、截止环区沟槽6 内和外围耐压区沟槽5内的多晶硅层9的上表面位于同一水平线上。
由于有源区沟槽3包括有多个，因此，在多个有源区沟槽3之间均包括有第一导电类型体区11，进一步地，截止环区沟槽6的一侧也包括有第一导电类型体区11，进一步地，有源区沟槽3与栅极沟槽4相邻的区域也包括有第一导电类型体区11，而截止环区沟槽6与外围耐压区沟槽5之间没有设置第一导电类型体区11，只是在截止环区沟槽6的另外一侧包括有第一导电类型体区11。
进一步地，在第一导电类型体区11内还包括有第二导电类型源区12，具体地，位于有源区沟槽3之间的第一导电类型体区11上设置有第二导电类型源区12；位于源区沟槽3与栅极沟槽4相邻的区域的第一导电类型体区11上也设置有第二导电类型源区12；位于截止环区沟槽6一侧的第一导电类型体区11上也设置有第二导电类型源区12。
如图1所示，位于有源区沟槽3之间的第一导电类型体区11和第二导电类型源区12上设置有接触孔14，当接触孔14内设置金属之后，接触孔14形成接触孔金属层15，位于有源区沟槽3和栅极沟槽4之间的第一导电类型体区11上设置有接触孔金属层15，上述两个接触孔金属层15与有源区金属层相接触；位于截止环区沟槽6一侧的第一导电类型体区11和第二导电类型源区12上设置有接触孔金属层15，截止环区沟槽6内的多晶硅层9上设置有接触孔金属层15，上述两个接触孔金属层15与外围截止区金属层19相接触；位于栅极沟槽4内的多晶硅层9上设置有接触孔金属层15，该接触孔金属层15与栅极区金属层18相接触，需要说明的是，在本发明实施例中，为了保证栅极区动态特性优于其他MOSFET器件，类似于分离栅MOSFET器件的电荷平衡原理。优选地，与栅极金属层相接触的接触孔金属层15的两侧有沟槽围绕，即与该接触孔金属层15相接触的多晶硅层9其两侧还有多个多晶硅层9，上述多晶硅层9均表示设置在沟槽内的多晶硅层9。
在本发明实施例中，为了能够优化有源区域外围交界区域的电场分布，优选地，栅极沟槽4和外围耐压区沟槽5的宽度为有源区沟槽3的宽度的1.5倍，栅极沟槽4和外围耐压区沟槽5的深度比有源区沟槽3的深度多0.2微米。
本发明实施例中，第一导电类型为N型，第二导电类型为P型；或者第一导电类型为P型，第二导电类型为N型。
为了更清楚的介绍本发明实施例提供的MOSFET器件，以下介绍MOSFET器件的制备方法。
图2为本发明实施例提供的一种MOSFET器件制备流程示意图；图3A为本发明实施例提供的第一导电类型漂移层制备示意图；图3B为本发明实施例提供的有源区沟槽、外围沟槽和截止环区沟槽制备示意图；图3C为本发明实施例提供的SAC氧化层制备示意图；图3D为本发明实施例提供的去掉有源区位置和截止环位置的SAC氧化层示意图；图3E为本发明实施例提供的在第一导电类型漂移层上、有源区沟槽内和外围沟槽内制备栅极氧化层示意图；图3F为本发明实施例提供的多晶硅层制备示意图；图3G为本发明实施例提供的多晶硅退火氧化层制备示意图；图3H为本发明实施例提供的第一导电类型体区制备示意图；图3I为本发明实施例提供的第二导电类型源区制备示意图；图3J为本发明实施例提供的二氧化硅层制备示意图；图3K为本发明实施例提供的接触孔金属层制备示意图；图3L为本发明实施例提供的金属层制备示意图。
以下以图2提供的制备方法流程示意图，结合图3A~图3L提供的制备示意图，来详细介绍MOSFET器件的制备方法，具体的，如图2所示，该方法主要包括以下步骤：
步骤101，通过刻蚀方法在第一导电类型漂移层内形成有源区沟槽和外围沟槽；所述外围沟槽的宽度大于所述有源区沟槽的宽度，所述外围沟槽的深度大于所述有源区沟槽的深度；
步骤102，在所述第一导电类型漂移层上、所述有源区沟槽内和所述外围沟槽内形成SAC氧化层和栅极氧化层，且所述外围沟槽内的SAC氧化层的厚度大于所述栅极氧化层的厚度；
步骤103，通过沉淀、刻蚀和热氧化工艺在所述栅极氧化层上形成多晶硅层和多晶硅退火氧化层；
步骤104，通过离子注入方式在所述有源区沟槽之间和所述有源区与所述外围沟槽之间形成第一导电类型体区以及第二导电类型源区，其中，所述第二导电类型源区位于所述有源区沟槽之间以及所述有源区沟槽与所述外围沟槽之间；
步骤105，在所述第一导电类型体区、所述多晶硅层上形成接触孔金属层，并通过所述接触孔依次形成栅极区金属层、源极区金属层。
具体的，如图3A所示，先提供了一个N型重掺杂半导体第一导电类型衬底层1，然后在N型重掺杂半导体第一导电类型衬底层1上生长一层N型轻掺杂第一导电类型漂移层2。
在步骤101中，如图3B所示，在第一导电类型漂移层2中通过刻蚀的方式，依次形成有源区沟槽3，外围沟槽45和截止环区沟槽6。需要说明的是，外围沟槽45包括栅极沟槽4和外围耐压区沟槽5。
在本发明实施例中，为了能够优化有源区和外围交界区域的电场分布，优选地，一方面，外围沟槽45的深度大于有源区沟槽3的深度；另一方面，外围沟槽45的宽度也大于有源区沟槽3的宽度。进一步地，为了能够改善外围区域电场分布，使得器件外围耐压高于有源区的耐压能力，优选地，多个外围沟槽45和有源区沟槽3之间的间距也相等。
在步骤102中，如图3C所示，在第一导电类型漂移层2的上表面以及有源区沟槽3，栅极沟槽4，外围耐压区沟槽5和截止环区沟槽6内部通过热氧化工艺生长一层牺牲氧化层，再通过化学气象淀积工艺淀积一层氧化层，从而组成SAC氧化层7。
进一步地，如图3D所示，通过SAC光罩进行光刻，去掉有源区沟槽3内以及有源区沟槽3两侧第一导电类型漂移层2上表面的SAC氧化层7，去掉截止环区沟槽6一侧的第一导电类型漂移层2上表面的SAC氧化层7。需要说明的是，截止环区沟槽6内一侧第一导电类型漂移层2表示未与外围耐压区沟槽5相邻的一侧。
进一步地，如图3E所示，在第一导电类型漂移层2的上表面、有源区沟槽3内、栅极沟槽4内、外围耐压区沟槽5内和截止环区沟槽6内通过热氧化工艺生长一层栅极氧化层8。在本发明实施例中，为了防止器件在沟槽底被击穿，即提高器件的耐压特性，优选地，栅极沟槽4和外围耐压区沟槽5内的SAC氧化层7的厚度大于有源区沟槽3内的栅极氧化层8的厚度。
在步骤103中，如图3F所示，通过淀积工艺在栅极氧化层8上表面淀积一层N型重掺杂多晶硅层9，即在有源区沟槽3内、栅极沟槽4内、外围耐压区沟槽5内和截止环区沟槽6内形成多晶硅层9的同时，在有源区沟槽3两侧、栅极沟槽4两侧、外围耐压区沟槽5两侧和截止环区沟槽6两侧的栅极氧化层8上也淀积了一层重掺杂多晶硅层9。进一步地，通过回刻工艺将有源区沟槽3两侧、栅极沟槽4两侧、外围耐压区沟槽5两侧和截止环区沟槽6两侧的栅极氧化层8上淀积的一层重掺杂多晶硅层9刻蚀掉。
如图3G所示，通过热氧化工艺进行退火激活多晶硅层9内部掺杂元素，在栅极氧化层8上表面生长一层多晶硅退火氧化层10。
在步骤104中，如图3H所示，通过第一次注入方式在第一导电类型漂移层2形成第一导电类型体区11，需要说明的是第一导电类型体区11位于有源区沟槽3之间、有源区沟槽3和栅极沟槽4之间和截止环区沟槽6的一侧。即在进行第一次离子注入时，以SAC氧化层7和栅极氧化层8作为外围沟槽45之间的掩膜板，从而阻挡了第一次离子注入至外围沟槽45之间。
需要说明的是，在进行第一次注入时，通过光刻的方式将SAC氧化层7的上表面进行了阻挡，而有源区栅极氧化层8的上表面曝开，所以，通过此次注入在有源区沟槽3之间、有源区沟槽3和栅极沟槽4之间和截止环区沟槽6的一侧形成第一导电类型体区11。
如图3I所示，通过第二次注入方式在位于有源区沟槽3之间的第一导电类型体区11内形第二导电类型源区12，在有源区沟槽3与栅极沟槽4之间的第一导电类型体区11内形第二导电类型源区12，在截止环区沟槽6的一侧第一导电类型体区11内形成第二导电类型源区12。需要说明的是，在本发明实施例中，可以将位于外围沟槽45上的SAC氧化层7和栅极氧化层8作为第二导电类型源区12的光刻胶掩膜板，因此，在进行第二次离子注入时，并未在外围沟槽45上制备光刻胶掩膜板，进一步地，由于未在外围沟槽45上制备光刻胶掩膜板，因此，位于源区沟槽3与栅极沟槽4之间的第一导电类型体区11也形成第二导电类型源区12。
在步骤105中，如图3J所示，在多晶硅退火氧化层10上表面通过淀积工艺在表面淀积隔离二氧化硅层13。进一步地，如图3K所示，通过刻蚀方法在二氧化硅层13上形成接触孔14，再通过填充的方式在接触孔14内填入金属然后形成接触孔金属层15。具体地，位于有源区沟槽3之间的第一导电类型体区11和第二导电类型源区12上形成有接触孔金属层15，位于有源区沟槽3和栅极沟槽4之间的第一导电类型体区11上形成有接触孔金属层15；位于截止环区沟槽6一侧的第一导电类型体区11和第二导电类型源区12上形成有接触孔金属层15，截止环区沟槽6内的多晶硅层9上形成有接触孔金属层15；位于栅极沟槽4内的多晶硅层9上形成有接触孔金属层15。
通过溅射工艺在二氧化硅层13表面溅射一层金属层，并通过光刻和刻蚀工艺定义出源极区金属层17、栅极区金属层18以及外围截至区金属层19，通过研磨工艺将晶圆减薄后，再通过金属蒸镀工艺形成漏极区金属层20。如图3L所示，位于有源区沟槽3之间的第一导电类型体区11和第二导电类型源区12上的接触孔金属层15和位于有源区沟槽3和栅极沟槽4之间的第一导电类型体区11上的接触孔金属层15均与有源区金属层相接触；位于截止环区沟槽6一侧的第一导电类型体区11和第二导电类型源区12的接触孔金属层15和位于截止环区沟槽6内的多晶硅层9的接触孔金属层15均与外围截止区金属层19相接触；位于栅极沟槽4内的多晶硅层9的接触孔金属层15与栅极区金属层18相接触。漏极区金属层20与第一导电类型衬底层1的下表面相接触。
综上所述，本发明实施例提供一种MOSFET器件，包括：有源区沟槽，外围沟槽，第一导电类型漂移层、第一导电类型体区和第二导电类型源区；所述第一导电类型漂移层上设置所述有源区沟槽和外围沟槽；所述有源区沟槽之间、所述有源区沟槽与所述外围沟槽之间设置所述第二导电类型源区，所述第二导电类型源区的底部与所述第一导电类型体区的上表面相接触；所述外围沟槽内的SAC氧化层的厚度大于栅极氧化层的厚度。该MOSFET器件终端分压环不同于传统的注入分压环，采用沟槽作为分压，能够避免热过程对终端注入环的影响，制造工艺方面更易控制；且外围沟槽上SAC氧化层的厚度大于有源区沟槽上栅极氧化层的厚度，能够有效防止器件在沟槽底部击穿的问题，提高器件的耐压特性；由于终端区域保留下来的SAC氧化层和栅极氧化层具有足够的厚度，所以在第二次离子注入时，SAC氧化层和栅极氧化层可以作为外围沟槽之间的光刻掩膜板，而只有在有源区之间形成第二导电类型源区，该方法简化了工艺制程。同时，该MOSFET器件解决了现有因源极注入时需要制备掩膜板，存在制造生产成本高，且工艺复杂的问题，而且解决了MOSFET外围耐压存在可靠性较差和外围耐压较弱的问题。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种MOSFET器件，其特征在于，包括：有源区沟槽，外围沟槽，第一导电类型漂移层、第一导电类型体区和第二导电类型源区；
所述第一导电类型漂移层上设置所述有源区沟槽和外围沟槽；
所述有源区沟槽之间、所述有源区沟槽与所述外围沟槽之间设置所述第二导电类型源区，所述第二导电类型源区的底部与所述第一导电类型体区的上表面相接触；
所述外围沟槽内的SAC氧化层的厚度大于栅极氧化层的厚度。
2.如权利要求1所述的器件，其特征在于，还包括多晶硅层；
所述有源区沟槽和所述外围沟槽内均设置所述多晶硅层，位于所述有源区沟槽内的所述多晶硅层的上表面与位于有源区沟槽两侧的栅极氧化层的上表面具有相同的高度，位于所述外围沟槽内的所述多晶硅层的上表面与位于外围沟槽两侧的栅极氧化层的上表面具有相同的高度。
3.如权利要求2所述的器件，其特征在于，还包括截止环区沟槽，源极区金属层，外围截止区金属层和栅极区金属层；
所述截止环区沟槽与所述外围沟槽相邻；
所述源极区金属层通过接触孔金属层分别与位于所述有源区沟槽之间以及所述有源区沟槽和所述外围沟槽之间的所述第一导电类型体区相接触；
所述栅极区金属层通过接触孔金属层与所述多晶硅层相接触；
外围截止区金属层通过接触孔金属层分别与位于所述截止环区沟槽一侧的所述第一导电类型体区和位于所述外围沟槽内的所述多晶硅层相接触。
4.如权利要求3所述的器件，其特征在于，所述外围沟槽的宽度大于所述有源区沟槽的宽度；
所述外围沟槽的深度大于所述有源区沟槽的深度；
所述外围沟槽之间的间距与所述有源区沟槽之间的间距相等。
5.如权利要求4所述的器件，其特征在于，
所述外围沟槽的宽度为所述有源区沟槽的宽度的1.5倍；
所述外围沟槽的深度比所述有源区沟槽的深度多0.2微米；
所述外围沟槽包括栅极沟槽和外围耐压区沟槽。
6.一种MOSFET器件的制备方法，其特征在于，包括：
通过刻蚀方法在第一导电类型漂移层内形成有源区沟槽和外围沟槽；所述外围沟槽的宽度大于所述有源区沟槽的宽度，所述外围沟槽的深度大于所述有源区沟槽的深度；
在所述第一导电类型漂移层上、所述有源区沟槽内和所述外围沟槽内形成SAC氧化层和栅极氧化层，且所述外围沟槽内的SAC氧化层的厚度大于所述栅极氧化层的厚度；
通过沉淀、刻蚀和热氧化工艺在所述栅极氧化层上形成多晶硅层和多晶硅退火氧化层；
通过离子注入方式在所述有源区沟槽之间和所述有源区与所述外围沟槽之间形成第一导电类型体区以及第二导电类型源区，其中，所述第二导电类型源区位于所述有源区沟槽之间以及所述有源区沟槽与所述外围沟槽之间；
在所述第一导电类型体区、所述多晶硅层上形成接触孔金属层，并通过所述接触孔依次形成栅极区金属层、源极区金属层。
7.如权利要求6所述的制备方法，其特征在于，所述在所述第一导电类型漂移层上、所述有源区沟槽内和所述外围沟槽内形成SAC氧化层之后，还包括：
通过SAC光罩进行光刻去掉所述有源区沟槽和所述有源区沟槽上表面的所述SAC氧化层；
在所述第一导电类型漂移层上、所述有源区沟槽内和所述外围沟槽内通过热氧化方法生成所述栅极氧化层。
8.如权利要求6所述的制备方法，其特征在于，所述通过离子注入方式在所述有源区沟槽之间和所述有源区与所述外围沟槽之间形成第一导电类型体区以及第二导电类型源区，具体包括：
通过第一次离子注入在所述有源区沟槽之间、所述有源区沟槽和所述外围沟槽之间形成所述第一导电类型体区；
以所述SAC氧化层和所述栅极氧化层为所述外围沟槽之间的掩膜板，通过第二次离子注入在所述有源区沟槽之间以及所述有源区沟槽与所述外围沟槽之间的所述第一导电类型体区上形成第二导电类型源区。
9.如权利要求6所述的制备方法，其特征在于，所述在所述第一导电类型体区、所述多晶硅层上形成接触孔金属层，并通过所述接触孔依次形成栅极区金属层、源极区金属层，具体包括：
通过淀积工艺在所述外围沟槽上和所述有源沟槽上形成二氧化硅层，通过光刻工艺在所述二氧化硅层上形成接触孔金属层，通过所述接触孔金属层依次与位于所述有源区沟槽之间的所述第一导电类型体区、位于所述有源区沟槽和所述外围沟槽之间的所述第一导电类型体区、位于所述外围沟槽内的所述多晶硅层相接触，形成栅极区金属层和源极区金属层。
10.如权利要求6～9任意一项所述的制备方法，其特征在于，所述外围沟槽的宽度为所述有源区沟槽的宽度的1.5倍；
所述外围沟槽的深度比所述有源区沟槽的深度多0.2微米；
所述外围沟槽包括栅极沟槽和外围耐压区沟槽；
所述方法还包括：形成位于所述外围沟槽外的截止环。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011220096.4A CN112234103A (zh) | 2020-11-04 | 2020-11-04 | 一种mosfet器件及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011220096.4A CN112234103A (zh) | 2020-11-04 | 2020-11-04 | 一种mosfet器件及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112234103A true CN112234103A (zh) | 2021-01-15 |
Family
ID=74122018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011220096.4A Pending CN112234103A (zh) | 2020-11-04 | 2020-11-04 | 一种mosfet器件及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112234103A (zh) |
-
2020
- 2020-11-04 CN CN202011220096.4A patent/CN112234103A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9911840B2 (en) | Self aligned trench MOSFET with integrated diode | |
| JP5154347B2 (ja) | 超接合半導体ディバイスおよび超接合半導体ディバイスの製造方法 | |
| US20190035903A1 (en) | Trench gate power mosfet and manufacturing method thereof | |
| CN112133759B (zh) | 具有屏蔽栅沟槽结构的半导体器件及其制造方法 | |
| CN111986997A (zh) | 超级结器件的制造方法 | |
| EP3255654A1 (en) | Semiconductor device and fabrication method thereof | |
| CN113130633B (zh) | 沟槽型场效应晶体管结构及其制备方法 | |
| CN115579326A (zh) | 一种半导体集成电路的制造方法 | |
| CN114464667A (zh) | 一种可优化终端电场的屏蔽栅沟槽mosfet结构及其制造方法 | |
| CN112002643B (zh) | 超级结器件的制造方法 | |
| EP3933895B1 (en) | Trench field effect transistor structure, and manufacturing method for same | |
| CN116364755A (zh) | 屏蔽栅沟槽型mosfet器件及其制作方法 | |
| TWI478341B (zh) | 功率電晶體元件及其製作方法 | |
| CN213601874U (zh) | 一种mosfet器件 | |
| CN106384718B (zh) | 一种中高压沟槽型mosfet器件的制作方法及结构 | |
| CN111799332A (zh) | 一种沟槽mosfet器件及制备方法 | |
| CN115206807A (zh) | 一种中压屏蔽栅极沟槽mosfet器件的制备方法 | |
| CN113764525A (zh) | 一种mosfet器件及制备方法 | |
| CN112234103A (zh) | 一种mosfet器件及制备方法 | |
| CN114023649A (zh) | 超级结器件的制造方法 | |
| CN112530867B (zh) | 沟槽型场效应晶体管结构及其制备方法 | |
| US9214531B2 (en) | Trenched power MOSFET with enhanced breakdown voltage and fabrication method thereof | |
| CN212587512U (zh) | 一种沟槽mosfet器件 | |
| TWI524524B (zh) | 功率半導體元件之製法及結構 | |
| CN109994374B (zh) | 一种屏蔽栅功率器件及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |