JP2002203897A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2002203897A JP2002203897A JP2000399585A JP2000399585A JP2002203897A JP 2002203897 A JP2002203897 A JP 2002203897A JP 2000399585 A JP2000399585 A JP 2000399585A JP 2000399585 A JP2000399585 A JP 2000399585A JP 2002203897 A JP2002203897 A JP 2002203897A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- groove
- forming
- etching
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 配線溝の幅よりビアの径が小さく、露光時の
位置あわせのずれに対してマージンがある構造において
も、デュアルダマシンプロセスを適用して高精度のビア
プラグを形成することができる半導体装置の製造方法を
提供する。 【解決手段】 下層配線１０１上に積層されたキャップ
層１０４、第１の絶縁膜１０５、中間ストッパ膜１０
６、第２の絶縁膜１０７及び第３の絶縁膜１０８のう
ち、第３の絶縁膜１０８のみをエッチング除去して上溝
１１０を形成する。次いで、上溝１１０の幅より径が小
さいビアホール形成用のレジストパターン１１１を形成
し、これをマスクにビアホール１１２を形成する。そし
て、上溝１１０をマスクに第２絶縁膜１０７及び中間ス
トッパ膜１０６をエッチング除去して配線溝を完成する
と共にビアホール１１２の底部に露出したキャップ層１
０４をエッチング除去してビアホールを下層配線１０１
と接続する。
位置あわせのずれに対してマージンがある構造において
も、デュアルダマシンプロセスを適用して高精度のビア
プラグを形成することができる半導体装置の製造方法を
提供する。 【解決手段】 下層配線１０１上に積層されたキャップ
層１０４、第１の絶縁膜１０５、中間ストッパ膜１０
６、第２の絶縁膜１０７及び第３の絶縁膜１０８のう
ち、第３の絶縁膜１０８のみをエッチング除去して上溝
１１０を形成する。次いで、上溝１１０の幅より径が小
さいビアホール形成用のレジストパターン１１１を形成
し、これをマスクにビアホール１１２を形成する。そし
て、上溝１１０をマスクに第２絶縁膜１０７及び中間ス
トッパ膜１０６をエッチング除去して配線溝を完成する
と共にビアホール１１２の底部に露出したキャップ層１
０４をエッチング除去してビアホールを下層配線１０１
と接続する。
Description
【０００１】
【発明の属する技術分野】本発明は、配線及びビアを同
時に埋め込むデュアルダマシンプロセスを有する半導体
装置の製造方法に関する。
時に埋め込むデュアルダマシンプロセスを有する半導体
装置の製造方法に関する。
【０００２】
【従来の技術】半導体装置において、配線とビアとを同
時に埋め込むデュアルダマシンプロセスにおいては、通
常、層間絶縁膜に配線溝を１回のエッチング工程にて先
に形成し、続いてこの溝を含む全面にビアホール形成用
のレジスト膜を形成し、このレジスト膜を露光して、溝
内にホールを有するレジストパターンを形成し、その
後、このレジストパターンをマスクとしてビアホールを
エッチングするトレンチファースト法が最も加工技術へ
の負担が少ない。
時に埋め込むデュアルダマシンプロセスにおいては、通
常、層間絶縁膜に配線溝を１回のエッチング工程にて先
に形成し、続いてこの溝を含む全面にビアホール形成用
のレジスト膜を形成し、このレジスト膜を露光して、溝
内にホールを有するレジストパターンを形成し、その
後、このレジストパターンをマスクとしてビアホールを
エッチングするトレンチファースト法が最も加工技術へ
の負担が少ない。
【０００３】図４は、従来の半導体装置の製造方法を示
す断面図である。図４に示すように、半導体基板上の絶
縁膜２００の表面にバリアメタル２０２及びＣｕ膜２０
３からなる下層配線２０１が形成されている。この絶縁
膜２００及び下層配線２０１上にキャップ層２０４、第
１の絶縁膜２０５、中間ストッパ膜２０６及び第２の絶
縁膜２０７が順次形成されている。そして、第２の絶縁
膜２０７に配線用の溝２１０が形成されている。このよ
うに、溝２１０を形成した後、ビアホール形成用のレジ
ストパターンを形成し、これをマスクにビアホールを形
成し、これらの配線溝及びビアホールを埋め込むように
して金属膜を形成した後、化学的機械研磨（Chemical M
echanical Polishing（ＣＭＰ））により第２の絶縁膜
２０７上の金属膜を除去して配線及びビアプラグを形成
する。
す断面図である。図４に示すように、半導体基板上の絶
縁膜２００の表面にバリアメタル２０２及びＣｕ膜２０
３からなる下層配線２０１が形成されている。この絶縁
膜２００及び下層配線２０１上にキャップ層２０４、第
１の絶縁膜２０５、中間ストッパ膜２０６及び第２の絶
縁膜２０７が順次形成されている。そして、第２の絶縁
膜２０７に配線用の溝２１０が形成されている。このよ
うに、溝２１０を形成した後、ビアホール形成用のレジ
ストパターンを形成し、これをマスクにビアホールを形
成し、これらの配線溝及びビアホールを埋め込むように
して金属膜を形成した後、化学的機械研磨（Chemical M
echanical Polishing（ＣＭＰ））により第２の絶縁膜
２０７上の金属膜を除去して配線及びビアプラグを形成
する。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
半導体製造方法においては、配線溝の幅よりビアの径が
小さく、露光時の位置あわせのずれに対してマージン
（以下、ミスアラインメントマージンという。）のある
構造の配線及びビアプラグを有する場合、配線溝を形成
した後、その上にレジスト膜を形成し、レジスト膜表面
に配線溝による段差がある状態でレジスト膜にビアホー
ルの露光を行うため、この段差が大きいほど露光が困難
になる。多層配線を有する製品の上層配線ではミスアラ
インメントマージンが大きく、また溝が深い構造を有す
る。通常、デュアルダマシンプロセスを用いた場合、加
工の容易さを考慮すると、溝を先に形成し、続いてこの
溝の上でビアホールの露光を行ってからビアホールのエ
ッチングを行うトレンチファースト法が有利である。し
かし、ミスアラインメントマージンが大きい配線におい
ては、図４に示すように、溝の深さ２１０がビアホール
の形成に使用するフォトレジスト２１１の厚さに比べて
深くなり、フォトレジスト２１１のパターン形状が不完
全なものになって、エッチング時のマスクとして不適切
になる。このように、深い溝２１０を形成した後、ビア
ホール形成用のレジスト膜を露光しようとすると、溝２
１０によって生じる段差により、レジストの膜厚が不均
一になり、ビアホールのパターニングが困難になるとい
う問題点がある。
半導体製造方法においては、配線溝の幅よりビアの径が
小さく、露光時の位置あわせのずれに対してマージン
（以下、ミスアラインメントマージンという。）のある
構造の配線及びビアプラグを有する場合、配線溝を形成
した後、その上にレジスト膜を形成し、レジスト膜表面
に配線溝による段差がある状態でレジスト膜にビアホー
ルの露光を行うため、この段差が大きいほど露光が困難
になる。多層配線を有する製品の上層配線ではミスアラ
インメントマージンが大きく、また溝が深い構造を有す
る。通常、デュアルダマシンプロセスを用いた場合、加
工の容易さを考慮すると、溝を先に形成し、続いてこの
溝の上でビアホールの露光を行ってからビアホールのエ
ッチングを行うトレンチファースト法が有利である。し
かし、ミスアラインメントマージンが大きい配線におい
ては、図４に示すように、溝の深さ２１０がビアホール
の形成に使用するフォトレジスト２１１の厚さに比べて
深くなり、フォトレジスト２１１のパターン形状が不完
全なものになって、エッチング時のマスクとして不適切
になる。このように、深い溝２１０を形成した後、ビア
ホール形成用のレジスト膜を露光しようとすると、溝２
１０によって生じる段差により、レジストの膜厚が不均
一になり、ビアホールのパターニングが困難になるとい
う問題点がある。
【０００５】本発明はかかる問題点に鑑みてなされたも
のであって、配線溝の幅よりビアの径が小さく、露光時
の位置あわせのずれに対してマージンがある構造におい
ても、デュアルダマシンプロセスを適用して高精度のビ
アプラグを形成することができる半導体装置の製造方法
を提供することを目的とする。
のであって、配線溝の幅よりビアの径が小さく、露光時
の位置あわせのずれに対してマージンがある構造におい
ても、デュアルダマシンプロセスを適用して高精度のビ
アプラグを形成することができる半導体装置の製造方法
を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、絶縁膜上の配線と前記絶縁膜内のビアプ
ラグとを同時に形成する半導体装置の製造方法におい
て、前記絶縁膜上に溝形成用絶縁膜を形成し、この溝形
成用絶縁膜をその厚さ方向途中まで前記配線のパターン
でエッチング除去して上溝を形成する工程と、前記上溝
内に配線幅より径が小さい孔を有するレジストパターン
を形成しこれをマスクとして前記絶縁膜及び前記溝形成
用絶縁膜にビアホールを形成する工程と、前記溝形成用
絶縁膜の前記上溝の底部をエッチング除去して前記配線
形成用の配線溝を完成する工程と、を有することを特徴
とする。
の製造方法は、絶縁膜上の配線と前記絶縁膜内のビアプ
ラグとを同時に形成する半導体装置の製造方法におい
て、前記絶縁膜上に溝形成用絶縁膜を形成し、この溝形
成用絶縁膜をその厚さ方向途中まで前記配線のパターン
でエッチング除去して上溝を形成する工程と、前記上溝
内に配線幅より径が小さい孔を有するレジストパターン
を形成しこれをマスクとして前記絶縁膜及び前記溝形成
用絶縁膜にビアホールを形成する工程と、前記溝形成用
絶縁膜の前記上溝の底部をエッチング除去して前記配線
形成用の配線溝を完成する工程と、を有することを特徴
とする。
【０００７】本発明においては、配線の配線幅よりも径
が小さいビアプラグを形成する際、配線用の配線溝を一
度に形成せず、先ず深さが浅い上溝を形成し、その後ビ
アホールを形成し、最後に上溝の底部をエッチングして
配線溝を完成することにより、ビアホール形成用のレジ
ストマスクを形成する際、深さが浅い上溝のみしか形成
されておらず、溝による段差が小さいため、マスクに使
用するレジスト膜が均一に形成でき、高精度のビアパタ
ーンを形成することができる。
が小さいビアプラグを形成する際、配線用の配線溝を一
度に形成せず、先ず深さが浅い上溝を形成し、その後ビ
アホールを形成し、最後に上溝の底部をエッチングして
配線溝を完成することにより、ビアホール形成用のレジ
ストマスクを形成する際、深さが浅い上溝のみしか形成
されておらず、溝による段差が小さいため、マスクに使
用するレジスト膜が均一に形成でき、高精度のビアパタ
ーンを形成することができる。
【０００８】前記絶縁膜は、キャップ層及びこのキャッ
プ層上の第１の絶縁膜を有し、前記ビアホールを形成す
る工程にて前記第１の絶縁膜のみエッチング除去して前
記キャップ層を露出し、前記配線溝を完成する工程にて
前記キャップ層をエッチング除去してもよい。このよう
に、ビアホール形成時にキャップ層を残すことにより、
その後の工程にて下層配線が酸化することを防ぐことが
できる。
プ層上の第１の絶縁膜を有し、前記ビアホールを形成す
る工程にて前記第１の絶縁膜のみエッチング除去して前
記キャップ層を露出し、前記配線溝を完成する工程にて
前記キャップ層をエッチング除去してもよい。このよう
に、ビアホール形成時にキャップ層を残すことにより、
その後の工程にて下層配線が酸化することを防ぐことが
できる。
【０００９】また、前記溝形成用絶縁膜は、第２の絶縁
膜及びこの第２の絶縁膜上に形成され前記第２の絶縁膜
とはエッチング選択比が異なる第３の絶縁膜を有し、前
記上溝を形成する工程は、前記第３の絶縁膜をエッチン
グ除去して上溝を形成する工程を有し、配線溝を完成す
る工程は、前記上溝が形成された前記第３絶縁膜をエッ
チングマスクとして前記上溝の底部における前記第２の
絶縁膜をエッチング除去する工程を有してもよい。例え
ばシリコン酸化膜及びシリコンカーバイド等を夫々第２
及び第３絶縁膜として形成することにより、エッチング
選択比を高くとることができ、上溝形成時にエッチング
を停止しやすいと共に、配線溝を完成する工程において
レジストマスクを形成せずに、上溝が形成された第３絶
縁膜をエッチングマスクとして使用することができ、製
造工数を削減することができる。
膜及びこの第２の絶縁膜上に形成され前記第２の絶縁膜
とはエッチング選択比が異なる第３の絶縁膜を有し、前
記上溝を形成する工程は、前記第３の絶縁膜をエッチン
グ除去して上溝を形成する工程を有し、配線溝を完成す
る工程は、前記上溝が形成された前記第３絶縁膜をエッ
チングマスクとして前記上溝の底部における前記第２の
絶縁膜をエッチング除去する工程を有してもよい。例え
ばシリコン酸化膜及びシリコンカーバイド等を夫々第２
及び第３絶縁膜として形成することにより、エッチング
選択比を高くとることができ、上溝形成時にエッチング
を停止しやすいと共に、配線溝を完成する工程において
レジストマスクを形成せずに、上溝が形成された第３絶
縁膜をエッチングマスクとして使用することができ、製
造工数を削減することができる。
【００１０】更に、溝溝形成用絶縁膜は、中間ストッパ
膜、この中間ストッパ膜上に形成された第２の絶縁膜及
びこの第２の絶縁膜上に形成され前記第２の絶縁膜とは
エッチング選択比が異なる第３の絶縁膜を有し、前記上
溝を形成する工程は、前記第３の絶縁膜をエッチング除
去して上溝を形成する工程を有し、前記配線を完成する
工程は、前記上溝が形成された前記第３絶縁膜をエッチ
ングマスクとして前記上溝の底部における前記第２の絶
縁膜をエッチング除去し前記中間ストッパ膜でエッチン
グを一旦停止する工程と、エッチングガスを切り替えて
前記中間ストッパ膜をエッチング除去する工程と、を有
してもよい。中間ストッパ膜を形成し、この中間ストッ
パ膜により、第２絶縁膜除去後にエッチングを一旦停止
することによって第２絶縁膜を完全に除去して配線溝の
深さを一定にすることができる。
膜、この中間ストッパ膜上に形成された第２の絶縁膜及
びこの第２の絶縁膜上に形成され前記第２の絶縁膜とは
エッチング選択比が異なる第３の絶縁膜を有し、前記上
溝を形成する工程は、前記第３の絶縁膜をエッチング除
去して上溝を形成する工程を有し、前記配線を完成する
工程は、前記上溝が形成された前記第３絶縁膜をエッチ
ングマスクとして前記上溝の底部における前記第２の絶
縁膜をエッチング除去し前記中間ストッパ膜でエッチン
グを一旦停止する工程と、エッチングガスを切り替えて
前記中間ストッパ膜をエッチング除去する工程と、を有
してもよい。中間ストッパ膜を形成し、この中間ストッ
パ膜により、第２絶縁膜除去後にエッチングを一旦停止
することによって第２絶縁膜を完全に除去して配線溝の
深さを一定にすることができる。
【００１１】更にまた、前記ビアホールを形成するレジ
ストパターンは、前記上溝の深さよりも膜厚を厚くする
ことができる。溝形成のためのエッチングを２回に亘っ
て行うため、１回目のエッチングで形成する上溝の深さ
を使用するレジスト膜によりも浅く設定することができ
る。
ストパターンは、前記上溝の深さよりも膜厚を厚くする
ことができる。溝形成のためのエッチングを２回に亘っ
て行うため、１回目のエッチングで形成する上溝の深さ
を使用するレジスト膜によりも浅く設定することができ
る。
【００１２】また、前記配線溝を完成する工程の次の工
程として、前記配線溝及びビアホールを埋め込む金属膜
を形成する工程と、化学的機械研磨により前記溝形成用
絶縁膜上の金属膜を除去して配線及びビアプラグを形成
する工程とを有し、前記化学的機械研磨は、前記溝形成
用絶縁膜が前記上溝の深さの９０％以上が残る条件で行
うことができる。
程として、前記配線溝及びビアホールを埋め込む金属膜
を形成する工程と、化学的機械研磨により前記溝形成用
絶縁膜上の金属膜を除去して配線及びビアプラグを形成
する工程とを有し、前記化学的機械研磨は、前記溝形成
用絶縁膜が前記上溝の深さの９０％以上が残る条件で行
うことができる。
【００１３】更に、前記ビアホール形成用のレジストパ
ターンの膜厚よりも前記配線溝の深さを深くすることが
できる。
ターンの膜厚よりも前記配線溝の深さを深くすることが
できる。
【００１４】
【発明の実施の形態】以下、本発明の実施例に係る半導
体装置の製造方法について添付の図面を参照して具体的
に説明する。図１（ａ）乃至図１（ｃ）、図２（ａ）乃
至図２（ｃ）及び図３は、本実施例の半導体装置の製造
方法をその工程順に示す断面図である。本発明の特徴
は、深い溝配線でトレンチファーストのデュアルダマシ
ンプロセスを使用して配線を形成する際に、配線形成用
の溝のエッチングを２回に分けて行い、従来、配線溝を
完成した後に行うビアの露光を１回目の溝エッチングの
後に行うことにある。
体装置の製造方法について添付の図面を参照して具体的
に説明する。図１（ａ）乃至図１（ｃ）、図２（ａ）乃
至図２（ｃ）及び図３は、本実施例の半導体装置の製造
方法をその工程順に示す断面図である。本発明の特徴
は、深い溝配線でトレンチファーストのデュアルダマシ
ンプロセスを使用して配線を形成する際に、配線形成用
の溝のエッチングを２回に分けて行い、従来、配線溝を
完成した後に行うビアの露光を１回目の溝エッチングの
後に行うことにある。
【００１５】図１（ａ）に示すように、半導体基板（図
示せず）上の絶縁膜１００の表面に形成された溝の内側
に例えばＴａＮ等よりなるバリアメタル１０２が形成さ
れ、この溝内を例えばＣｕ膜１０３等で埋め込むことに
より下層配線１０１が形成されている。
示せず）上の絶縁膜１００の表面に形成された溝の内側
に例えばＴａＮ等よりなるバリアメタル１０２が形成さ
れ、この溝内を例えばＣｕ膜１０３等で埋め込むことに
より下層配線１０１が形成されている。
【００１６】このような下層配線１０１が形成されてい
る状態から、先ず、図１（ｂ）に示すように、絶縁膜１
００上に、例えばシリコン窒化膜等よりなり膜厚が例え
ば５００Åのキャップ層１０４と、例えばシリコン酸化
膜等よりなり膜厚が例えば１００００Åの第１の絶縁膜
１０５と、例えばシリコンカーバイド等よりなり膜厚が
例えば５００Åの中間ストッパ膜１０６と、例えばシリ
コン酸化膜等よりなり膜厚が例えば５０００Åの第２の
絶縁膜１０７と、例えばシリコンカーバイド等よりなり
膜厚が例えば３０００Åの第３の絶縁膜１０８とを順次
形成する。これにより、キャップ層１０４、第１の絶縁
膜１０５、中間ストッパ膜１０６、第２の絶縁膜１０
７、及び第３の絶縁膜１０８からなる溝形成用絶縁膜が
形成される。
る状態から、先ず、図１（ｂ）に示すように、絶縁膜１
００上に、例えばシリコン窒化膜等よりなり膜厚が例え
ば５００Åのキャップ層１０４と、例えばシリコン酸化
膜等よりなり膜厚が例えば１００００Åの第１の絶縁膜
１０５と、例えばシリコンカーバイド等よりなり膜厚が
例えば５００Åの中間ストッパ膜１０６と、例えばシリ
コン酸化膜等よりなり膜厚が例えば５０００Åの第２の
絶縁膜１０７と、例えばシリコンカーバイド等よりなり
膜厚が例えば３０００Åの第３の絶縁膜１０８とを順次
形成する。これにより、キャップ層１０４、第１の絶縁
膜１０５、中間ストッパ膜１０６、第２の絶縁膜１０
７、及び第３の絶縁膜１０８からなる溝形成用絶縁膜が
形成される。
【００１７】次に、図１（ｃ）に示すように、通常の露
光法により、上層配線の溝形成用のフォトレジストパタ
ーン１０９を形成する。
光法により、上層配線の溝形成用のフォトレジストパタ
ーン１０９を形成する。
【００１８】次いで、図２（ａ）に示すように、このフ
ォトレジストパターン１０９をマスクに、異方性ドライ
エッチング法により第３の絶縁膜１０８をエッチング除
去して第２の絶縁膜１０７の表面を露出させ、上溝１１
０を形成する。次いで、フォトレジストパターン１０９
を除去する。
ォトレジストパターン１０９をマスクに、異方性ドライ
エッチング法により第３の絶縁膜１０８をエッチング除
去して第２の絶縁膜１０７の表面を露出させ、上溝１１
０を形成する。次いで、フォトレジストパターン１０９
を除去する。
【００１９】次に、図２（ｂ）に示すように後、全面に
レジスト膜を塗布した後、通常の露光法により前記レジ
スト膜をパターニングして、ビアホール形成用のフォト
レジストパターン１１１を形成する。本発明において
は、溝形成のためのエッチングを２回に亘って行うた
め、１回目のエッチングで形成する上溝１１０の深さ、
即ち第３の絶縁膜１０８の膜厚をビアホールのフォトレ
ジストパターン１１１の膜厚よりも浅く設定することが
できる。即ち、レジストパターン１１１の膜厚を上溝１
１０の溝の深さよりも厚くできるので、レジスト膜を均
一に塗布でき、パターニングの露光が容易になる。
レジスト膜を塗布した後、通常の露光法により前記レジ
スト膜をパターニングして、ビアホール形成用のフォト
レジストパターン１１１を形成する。本発明において
は、溝形成のためのエッチングを２回に亘って行うた
め、１回目のエッチングで形成する上溝１１０の深さ、
即ち第３の絶縁膜１０８の膜厚をビアホールのフォトレ
ジストパターン１１１の膜厚よりも浅く設定することが
できる。即ち、レジストパターン１１１の膜厚を上溝１
１０の溝の深さよりも厚くできるので、レジスト膜を均
一に塗布でき、パターニングの露光が容易になる。
【００２０】次いで、図２（ｃ）に示すように、フォト
レジストパターン１１１をマスクに、異方性ドライエッ
チング法により、第２の絶縁膜１０７、中間ストッパ膜
１０６及び第１の絶縁膜１０５を連続してエッチング除
去し、キャップ層１０４の表面を露出させてビアホール
１１２を形成する。ビアホール１１２の形成時にキャッ
プ層１０４を残すことにより、その後の工程にて下層配
線１０１が酸化することを防ぐことができる。
レジストパターン１１１をマスクに、異方性ドライエッ
チング法により、第２の絶縁膜１０７、中間ストッパ膜
１０６及び第１の絶縁膜１０５を連続してエッチング除
去し、キャップ層１０４の表面を露出させてビアホール
１１２を形成する。ビアホール１１２の形成時にキャッ
プ層１０４を残すことにより、その後の工程にて下層配
線１０１が酸化することを防ぐことができる。
【００２１】フォトレジストパターン１１１を除去した
後、図３に示すように、上溝１１０が形成された第３の
絶縁膜１０８をマスクにして上溝１１０の底部の第２の
絶縁膜１０７を異方性ドライエッチングにより除去す
る。本実施例においては、上溝１１０が形成されている
シリコンカーバイドからなる第３の絶縁膜１０８をマス
クにしてシリコン酸化膜からなる第２の絶縁膜１０７を
エッチングするので、第２の絶縁膜１０７のエッチング
選択比を高くすることができる。このように、第２及び
第３の絶縁膜のエッチング選択比を高くとれば、レジス
トパターンを形成せずに上溝１１０内の第２の絶縁膜１
０７をエッチング除去することができる。そして、第３
の絶縁膜１０８をマスクに第２の絶縁膜１０７をエッチ
ング除去する際、中間ストッパ膜１０６が露出した時点
でエッチングを一旦停止する。このように、中間ストッ
パ１０６でエッチングを一旦止めることにより、第２の
絶縁膜１０７がエッチングされて形成された配線溝の深
さが一定になる。次に、エッチング条件を変えて、中間
ストッパ１０６を異方性ドライエッチングによりエッチ
ング除去して下溝１１３を完成する。こうして、上溝１
１０及び下溝１１３からなる配線溝が形成される。これ
らの第２の絶縁膜１０７及び中間ストッパ膜１０６をエ
ッチングする間に、ビアホール１１２底部のキャップ層
１０４もエッチングされ、下層配線１０１のＣｕ膜１０
３の表面が露出する。
後、図３に示すように、上溝１１０が形成された第３の
絶縁膜１０８をマスクにして上溝１１０の底部の第２の
絶縁膜１０７を異方性ドライエッチングにより除去す
る。本実施例においては、上溝１１０が形成されている
シリコンカーバイドからなる第３の絶縁膜１０８をマス
クにしてシリコン酸化膜からなる第２の絶縁膜１０７を
エッチングするので、第２の絶縁膜１０７のエッチング
選択比を高くすることができる。このように、第２及び
第３の絶縁膜のエッチング選択比を高くとれば、レジス
トパターンを形成せずに上溝１１０内の第２の絶縁膜１
０７をエッチング除去することができる。そして、第３
の絶縁膜１０８をマスクに第２の絶縁膜１０７をエッチ
ング除去する際、中間ストッパ膜１０６が露出した時点
でエッチングを一旦停止する。このように、中間ストッ
パ１０６でエッチングを一旦止めることにより、第２の
絶縁膜１０７がエッチングされて形成された配線溝の深
さが一定になる。次に、エッチング条件を変えて、中間
ストッパ１０６を異方性ドライエッチングによりエッチ
ング除去して下溝１１３を完成する。こうして、上溝１
１０及び下溝１１３からなる配線溝が形成される。これ
らの第２の絶縁膜１０７及び中間ストッパ膜１０６をエ
ッチングする間に、ビアホール１１２底部のキャップ層
１０４もエッチングされ、下層配線１０１のＣｕ膜１０
３の表面が露出する。
【００２２】その後、形成された溝１１０、１１３及び
ビアホール１１２を金属膜で埋め込み、ＣＭＰにより第
３の絶縁膜１０８上の金属膜を除去して上層配線（図示
せず）を形成する。この際、金属膜と共に除去される第
３の絶縁膜１０８の膜厚の９割以上が残るような条件で
ＣＭＰを行う。
ビアホール１１２を金属膜で埋め込み、ＣＭＰにより第
３の絶縁膜１０８上の金属膜を除去して上層配線（図示
せず）を形成する。この際、金属膜と共に除去される第
３の絶縁膜１０８の膜厚の９割以上が残るような条件で
ＣＭＰを行う。
【００２３】従来、配線溝の幅よりビアプラグの径が小
さく、露光時の位置あわせのずれに対してマージンのあ
る構造で、配線溝とビアとを同時に埋め込むデュアルダ
マシンプロセスを用いた場合、１回のエッチングで深い
溝を先に形成し、続いてこの深い溝の上でビアホール形
成用の露光を行ってからビアエッチングを行うと、深い
溝によって生じる段差によりレジスト膜の膜厚が不均一
になり、ビアホール形成用のパターニングが困難であっ
た。これに対して、本実施例によれば、溝を一度で完全
に形成せず、第３の絶縁膜１０８をエッチングした時点
で止めて上溝１１０を形成し、この上溝１１０上でビア
ホール用のレジスト膜の露光及びビアエッチングを行
い、最後に、上溝１１０をマスクとして第２の絶縁膜１
０７及び中間ストッパ膜１０６をエッチングし、配線溝
を完成するため、１回目のエッチング後の溝の深さが十
分浅い状態でビアホール形成用のレジスト膜の露光を行
うことができ、ビアホール形成用のパターニングを容易
に行うことができる。更に、下溝１１３をエッチングし
て形成する際、中間ストッパ膜１０６でエッチングを一
旦停止することにより、下溝１１３の深さを一定にして
形成することができる。なお、溝形成用絶縁膜は、層間
絶縁膜として残存するか、又は除去される。
さく、露光時の位置あわせのずれに対してマージンのあ
る構造で、配線溝とビアとを同時に埋め込むデュアルダ
マシンプロセスを用いた場合、１回のエッチングで深い
溝を先に形成し、続いてこの深い溝の上でビアホール形
成用の露光を行ってからビアエッチングを行うと、深い
溝によって生じる段差によりレジスト膜の膜厚が不均一
になり、ビアホール形成用のパターニングが困難であっ
た。これに対して、本実施例によれば、溝を一度で完全
に形成せず、第３の絶縁膜１０８をエッチングした時点
で止めて上溝１１０を形成し、この上溝１１０上でビア
ホール用のレジスト膜の露光及びビアエッチングを行
い、最後に、上溝１１０をマスクとして第２の絶縁膜１
０７及び中間ストッパ膜１０６をエッチングし、配線溝
を完成するため、１回目のエッチング後の溝の深さが十
分浅い状態でビアホール形成用のレジスト膜の露光を行
うことができ、ビアホール形成用のパターニングを容易
に行うことができる。更に、下溝１１３をエッチングし
て形成する際、中間ストッパ膜１０６でエッチングを一
旦停止することにより、下溝１１３の深さを一定にして
形成することができる。なお、溝形成用絶縁膜は、層間
絶縁膜として残存するか、又は除去される。
【００２４】
【発明の効果】以上詳述したように本発明によれば、配
線溝の幅よりビアの径が小さく、露光時の位置あわせの
ずれに対してマージンのある各層配線において、配線溝
を一度にエッチングしてからビアホールを形成するので
はなく、配線溝を２回のエッチングにより形成し、この
際、上溝を形成した後、ビアホールを形成し、その後配
線溝を完成させるので、ビアホール形成用のレジストパ
ターンを高精度で形成することができる。従って、本発
明によれば、ビアプラグを高精度に形成できる。
線溝の幅よりビアの径が小さく、露光時の位置あわせの
ずれに対してマージンのある各層配線において、配線溝
を一度にエッチングしてからビアホールを形成するので
はなく、配線溝を２回のエッチングにより形成し、この
際、上溝を形成した後、ビアホールを形成し、その後配
線溝を完成させるので、ビアホール形成用のレジストパ
ターンを高精度で形成することができる。従って、本発
明によれば、ビアプラグを高精度に形成できる。
【図１】（ａ）乃至（ｃ）は本発明の実施例に係る半導
体装置の製造方法をその工程順に示す断面図である。
体装置の製造方法をその工程順に示す断面図である。
【図２】同じく、（ａ）乃至（ｃ）は本発明の実施例に
係る半導体装置の製造方法を示す図であって、図１
（ａ）乃至（ｃ）に示す工程の次の工程をその工程順に
示す断面図である。
係る半導体装置の製造方法を示す図であって、図１
（ａ）乃至（ｃ）に示す工程の次の工程をその工程順に
示す断面図である。
【図３】同じく、本発明の実施例に係る半導体装置の製
造方法を示す図であって、図２（ａ）乃至（ｃ）に示す
工程の次の工程をその工程順に示す断面図である。
造方法を示す図であって、図２（ａ）乃至（ｃ）に示す
工程の次の工程をその工程順に示す断面図である。
【図４】従来の半導体装置の製造方法を示す断面図であ
る。
る。
１００、２００；絶縁膜 １０１、２０１；下層配線 １０２、２０２；バリアメタル １０３、２０３；Ｃｕ膜 １０４、２０４；キャップ層 １０５、２０５；第１の絶縁膜 １０６、２０６；中間ストッパ膜 １０７、２０７；第２の絶縁膜 １０８；第３の絶縁膜
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F004 AA04 DB00 DB03 EA23 EA28 EB01 EB03 5F033 HH07 JJ01 JJ07 KK11 KK32 MM01 MM02 MM12 MM13 NN06 NN07 QQ09 QQ11 QQ16 QQ25 QQ28 QQ30 QQ37 QQ48 RR01 RR04 RR06 TT02 XX15
Claims (8)
- 【請求項１】 絶縁膜上の配線と前記絶縁膜内のビアプ
ラグとを同時に形成する半導体装置の製造方法におい
て、前記絶縁膜上に溝形成用絶縁膜を形成し、この溝形
成用絶縁膜をその厚さ方向途中まで前記配線のパターン
でエッチング除去して上溝を形成する工程と、前記上溝
内に配線幅より径が小さい孔を有するレジストパターン
を形成しこれをマスクとして前記絶縁膜及び前記溝形成
用絶縁膜にビアホールを形成する工程と、前記溝形成用
絶縁膜の前記上溝の底部をエッチング除去して前記配線
形成用の配線溝を完成する工程と、を有することを特徴
とする半導体装置の製造方法。 - 【請求項２】 前記絶縁膜は、キャップ層及びこのキャ
ップ層上の第１の絶縁膜を有し、前記ビアホールを形成
する工程にて前記第１の絶縁膜のみエッチング除去して
前記キャップ層を露出し、前記配線溝を完成する工程に
て前記キャップ層をエッチング除去することを特徴とす
る請求項１に記載の半導体装置の製造方法。 - 【請求項３】 前記溝形成用絶縁膜は、第２の絶縁膜及
びこの第２の絶縁膜上に形成され前記第２の絶縁膜とは
エッチング選択比が異なる第３の絶縁膜を有し、前記上
溝を形成する工程は、前記第３の絶縁膜をエッチング除
去して上溝を形成する工程を有し、配線溝を完成する工
程は、前記上溝が形成された前記第３絶縁膜をエッチン
グマスクとして前記上溝の底部における前記第２の絶縁
膜をエッチング除去する工程を有することを特徴とする
請求項１又は２に記載の半導体装置の製造方法。 - 【請求項４】 溝形成用絶縁膜は、中間ストッパ膜、こ
の中間ストッパ膜上に形成された第２の絶縁膜及びこの
第２の絶縁膜上に形成され前記第２の絶縁膜とはエッチ
ング選択比が異なる第３の絶縁膜を有し、前記上溝を形
成する工程は、前記第３の絶縁膜をエッチング除去して
上溝を形成する工程を有し、前記配線を完成する工程
は、前記上溝が形成された前記第３絶縁膜をエッチング
マスクとして前記上溝の底部における前記第２の絶縁膜
をエッチング除去し前記中間ストッパ膜でエッチングを
一旦停止する工程と、エッチングガスを切り替えて前記
中間ストッパ膜をエッチング除去する工程と、を有する
ことを特徴とする請求項１又は２に記載の半導体装置の
製造方法。 - 【請求項５】 前記ビアホールを形成するレジストパタ
ーンは、前記上溝の深さよりも膜厚が厚いことを特徴と
する請求項１乃至４のいずれか１項に記載の半導体装置
の製造方法。 - 【請求項６】 前記溝形成用絶縁膜の前記第２の絶縁膜
及び第３の絶縁膜は、夫々シリコン酸化膜及びシリコン
カーバイドであることを特徴とする請求項３乃至５のい
ずれか１項に記載の半導体装置の製造法方法。 - 【請求項７】 前記配線溝を完成する工程の次の工程と
して、前記配線溝及びビアホールを埋め込む金属膜を形
成する工程と、化学的機械研磨により前記溝形成用絶縁
膜上の金属膜を除去して配線及びビアプラグを形成する
工程とを有し、前記化学的機械研磨は、前記溝形成用絶
縁膜が前記上溝の深さの９０％以上が残る条件で行うこ
とを特徴とする請求項１乃至６のいずれか１項に記載の
半導体装置の製造方法。 - 【請求項８】 前記ビアホール形成用のレジストパター
ンの膜厚よりも前記配線溝の深さが深いことを特徴とす
る請求項１乃至７のいずれか１項に記載の半導体装置の
製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000399585A JP2002203897A (ja) | 2000-12-27 | 2000-12-27 | 半導体装置の製造方法 |
| US10/026,683 US20020081840A1 (en) | 2000-12-27 | 2001-12-27 | Method of manufacturing a semiconductor device including dual-damascene process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000399585A JP2002203897A (ja) | 2000-12-27 | 2000-12-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002203897A true JP2002203897A (ja) | 2002-07-19 |
Family
ID=18864342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000399585A Pending JP2002203897A (ja) | 2000-12-27 | 2000-12-27 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20020081840A1 (ja) |
| JP (1) | JP2002203897A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008311623A (ja) * | 2007-06-15 | 2008-12-25 | Samsung Electronics Co Ltd | 半導体素子及びその製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6656811B2 (en) * | 2001-12-21 | 2003-12-02 | Texas Instruments Incorporated | Carbide emitter mask etch stop |
| US7902075B2 (en) | 2008-09-08 | 2011-03-08 | Semiconductor Components Industries, L.L.C. | Semiconductor trench structure having a sealing plug and method |
-
2000
- 2000-12-27 JP JP2000399585A patent/JP2002203897A/ja active Pending
-
2001
- 2001-12-27 US US10/026,683 patent/US20020081840A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008311623A (ja) * | 2007-06-15 | 2008-12-25 | Samsung Electronics Co Ltd | 半導体素子及びその製造方法 |
| JP2013168687A (ja) * | 2007-06-15 | 2013-08-29 | Samsung Electronics Co Ltd | 半導体素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020081840A1 (en) | 2002-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6323123B1 (en) | Low-K dual damascene integration process | |
| US5950093A (en) | Method for aligning shallow trench isolation | |
| JP3757213B2 (ja) | 半導体装置の製造方法 | |
| JP3214475B2 (ja) | デュアルダマシン配線の形成方法 | |
| JP2002203897A (ja) | 半導体装置の製造方法 | |
| US20080026542A1 (en) | Method of Manufacturing Semiconductor Device | |
| KR100598308B1 (ko) | 반도체 소자의 다마신 패턴 형성방법 | |
| KR0124638B1 (ko) | 반도체장치의 다층배선 형성방법 | |
| JP2007149773A (ja) | 半導体装置の製造方法 | |
| KR100393966B1 (ko) | 반도체 소자의 이중 다마신 형성방법 | |
| KR100379530B1 (ko) | 반도체 소자의 듀얼 다마신 형성방법 | |
| US7537990B2 (en) | Method of manufacturing semiconductor devices | |
| KR100598246B1 (ko) | 반도체 소자의 다마신 패턴 형성 방법 | |
| KR100470125B1 (ko) | 복수레벨의 다마신 패턴 형성 방법 | |
| KR20030038521A (ko) | 반도체 장치의 제조 방법 | |
| JP2000260871A (ja) | 半導体装置の製造方法 | |
| KR20010027671A (ko) | 다마신 구조의 배선을 구비하는 반도체 장치의 제조방법 | |
| KR20040079836A (ko) | 반도체 장치의 제조 방법 | |
| KR100578222B1 (ko) | 반도체소자에서의 개선된 듀얼 대머신 공정 | |
| KR100470390B1 (ko) | 에스램소자 제조시 다마신을 이용한 국부배선 스페이스최소화방법 | |
| KR100390941B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
| KR100393968B1 (ko) | 반도체 소자의 이중 다마신 형성방법 | |
| KR100281147B1 (ko) | 콘택홀 형성방법 | |
| JP2000183166A (ja) | 半導体装置の製造方法 | |
| KR100456421B1 (ko) | 반도체 소자의 제조 방법 |