KR20010027671A - 다마신 구조의 배선을 구비하는 반도체 장치의 제조방법 - Google Patents

다마신 구조의 배선을 구비하는 반도체 장치의 제조방법 Download PDF

Info

Publication number
KR20010027671A
KR20010027671A KR1019990039540A KR19990039540A KR20010027671A KR 20010027671 A KR20010027671 A KR 20010027671A KR 1019990039540 A KR1019990039540 A KR 1019990039540A KR 19990039540 A KR19990039540 A KR 19990039540A KR 20010027671 A KR20010027671 A KR 20010027671A
Authority
KR
South Korea
Prior art keywords
contact hole
layer
etch stop
film
substrate
Prior art date
Application number
KR1019990039540A
Other languages
English (en)
Other versions
KR100532407B1 (ko
Inventor
류성호
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR10-1999-0039540A priority Critical patent/KR100532407B1/ko
Publication of KR20010027671A publication Critical patent/KR20010027671A/ko
Application granted granted Critical
Publication of KR100532407B1 publication Critical patent/KR100532407B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

다마신 구조의 배선을 구비하는 반도체 장치의 제조방법에 관해 개시되어 있다. 본 발명은 다마신 구조의 배선을 형성함에 있어서, 접촉홀과 배선영역을 동시에 형성하되, 일단 상기 접촉홀을 먼저 형성한 후, 상기 접촉홀을 상대적으로 식각선택비가 높은 물질로 채운 다음, 상기 배선영역을 형성하는 공정에서 상기 접촉홀에 채워진 물질도 함께 제거하는 방법으로 접촉홀과 배선영역을 함께 형성한다. 다른 방법으로, 상기 접촉홀을 먼저 형성한 후, 상기 접촉홀에 포토레지스트막과 같은 감광막을 채운 다음, 상기 배선영역을 형성하고 상기 감광막을 에싱하여 상기 접촉홀을 오픈시킨다. 따라서, 상기 배선영역과 접촉홀을 오픈시키는데 있어서, 식각부담이 줄어든다. 그러면서 접촉홀을 완전히 오픈 시킬 수 있고, 접촉홀의 사이즈 조절이 쉽다. 특히, 접촉홀 매립 물질로 감광막을 사용하므로 제1 및 제2 절연막을 식각할 때 보다 상기 접촉홀의 사이즈 조절이 쉽다. 더욱이, 상기 접촉홀 및 배선영역이 형성되는 층간 절연막의 두께가 증가되더라도 상기 배선영역 및 접촉홀 형성공정이 가능하다.

Description

다마신 구조의 배선을 구비하는 반도체 장치의 제조방법{Method for fabricating a semiconductor device comprising lines of damascene structure}
본 발명은 반도체 장치의 제조방법에 관한 것으로서, 자세하게는 다마신 구조의 배선을 구비하는 반도체 장치의 제조방법에 관한 것이다.
반도체 장치의 제조공정의 하나인 듀얼 다마신 공정(dual damascene process)은 상, 하로 형성되는 두 도전층 패턴, 즉 두 배선을 연결하는 방법중의 하나이다. 이 공정은 상, 하 두 도전층 패턴을 형성하기 위해 하부 도전층 패턴이 노출되는 콘택홀과 상기 하부 도전층 패턴과 연결되는 상기 상부 도전층 패턴 영역을 함께 형성하는 공정이다. 이렇게 하면, 상기 콘택홀을 형성한 다음에 상기 상부 도전층 패턴 영역을 형성하는 기존의 공정에 비해 공정을 단순화할 수 있다. 또한, 이 공정은 상부 도전층이 사진 식각이 어려운 물질이라도 적용이 가능하므로 상부 도전층으로써 새로운 물질이 요구되는 현 시점에 반드시 필요한 공정으로 볼 수 있다.
도 1을 설명하면, 종래 기술에 의한 다마신 구조의 배선을 구비하는 반도체 장치의 제조방법은 제1 도전층(10) 상에 제1 층간 절연막(12)이 형성되고, 상기 제1 층간 절연막(12) 상에 식각저지막(14)이 형성된다.
도 2를 참조하면, 상기 식각저지막(14) 상에 포토레지스트막이 형성된다. 상기 포토레지스트막이 패터닝되고, 상기 식각저지막(14) 상에는 상기 식각저지막(14)의 일부가 노출되는 포토레지스트막 패턴(16)이 형성된다.
상기 포토레지스트막 패턴(16)을 식각마스크로 하여 상기 식각저지막(14)이 식각된다. 이후, 상기 포토레지스트막 패턴(16)이 제거된다. 이 결과, 도 3에 도시된 바와 같이, 식각저지막 패턴(14a)이 형성되고 상기 식각저지막 패턴(14a) 사이로 상기 제1 층간 절연막(12)이 노출된다.
도 4를 참조하면, 상기 식각저지막 패턴(14a) 상에 상기 제1 층간 절연막(12)과 접촉되는 제2 층간 절연막(18)이 형성된다. 상기 제2 층간 절연막(18) 상에 제2의 포토레지스트막이 도포된다. 상기 제2의 포토레지스트막이 패터닝되고, 그 결과, 상기 제1 층간 절연막(12)의 노출된 부분 및 그 둘레의 일부 상기 식각저지막 패턴(14a) 상에 형성된 제2 층간 절연막(18) 상에 제2의 포토레지스트막 패턴(20)이 형성된다.
도 5를 참조하면, 상기 제2의 포토레지스트막 패턴(20)을 식각마스크로 사용하여 상기 제2 층간 절연막(18)이 이방성식각된다. 상기 이방성식각은 상기 제2 층간 절연막(18)의 상기 제2의 포토레지스트막 패턴(20)에 의해 한정된 부분이 모두 식각된 후에도 상기 제1 층간 절연막(12)의 상기 식각저지막 패턴(14a) 사이로 노출되는 부분이 제거될 때 까지 실시된다. 상기 제2의 포토레지스트막 패턴(20)이 제거된다.
도 6을 참조하면, 상기 이방성식각결과, 상기 제1 층간 절연막(12)에 상기 제1 도전층(10)이 노출되는 비어홀(24)이 형성되고, 상기 제2 층간 절연막(18)에 상기 비어홀(24) 및 그 둘레의 상기 식각저지막 패턴(14a)의 일부까지 노출되는 제2 도전층 패턴 영역(22)이 형성된다. 상기 제2 도전층 패턴 영역(22)은 상기 비어홀(24)을 통해서 상기 제1 도전층(10)까지 연결되어 있다. 따라서, 상기 제2 도전층 패턴 영역(22) 및 상기 비어홀(24)을 채우는 제2 도전층(미도시)이 상기 제2 층간 절연막(18) 상에 형성된 후, 그 전면은 상기 제2 층간 절연막(18)의 표면이 노출될 때까지 평탄화된다. 이 결과, 상기 비어홀(24) 및 상기 제2 도전층 패턴 영역(22)을 채우는 제2 도전층 패턴(26)이 형성된다. 이렇게 하여 다마신 공정을 이용한 배선이 완성된다.
그러나, 상술한 종래 기술에 의한 다마신 구조의 배선을 구비하는 반도체 장치의 제조방법은 상기 포토레지스트막의 두께 한계 때문에, 상기 제1 및 제2 층간 절연막을 동시에 식각하기 어렵다. 따라서, 상기 제1 및 제2 층간 절연막(12, 18)의 두께를 한정시키게 된다. 또한, 상기 제1 도전층(10)과 상기 식각저지막(14) 간에 식각선택비가 낮을 경우, 상기 비어홀 형성을 위해 상기 식각저지막(14)의 두께를 증가시켜야 하는데, 이것은 현재의 반도체 장치의 동작속도에 가장 큰 영향을 주는 인자의 하나인 기생 커패시터의 정전용량을 증가시키는 부작용이 있다. 뿐만 아니라 상기 비어홀(24)내에 슬롭(slop)이 많이 발생되어 상기 비어홀(24)의 사이즈 조절이 어려워지고 심하면, 비어홀이 완전히 형성되지 않아 상기 제1 도전층(10)이 노출되지 않을 수 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 상술한 종래 기술이 갖는 문제점을 해소하기 위한 것으로서, 절연막의 두께 변화없이 절연막의 식각 부담을 줄일 수 있고 비어홀의 미완을 방지하며, 사이즈 조절이 용이한 다마신 구조의 배선을 구비하는 반도체 장치의 제조방법을 제공함에 있다.
도 1 내지 도 6은 종래 기술에 의한 다마신 구조의 배선을 구비하는 반도체 장치의 제조방법을 단계별로 나타낸 도면들이다.
도 7 내지 도 13은 본 발명의 제1 실시예에 의한 다마신 구조의 배선을 구비하는 반도체 장치의 제조방법을 단계별로 나타낸 단면도이다.
도 14 및 도 15는 본 발명의 제2 실시예에 의한 다마신 구조의 배선을 구비하는 반도체 장치의 제조방법을 단계별로 나타낸 단면도이다.
*도면의 주요 부분에 대한 부호설명*
40:기판. 42, 52:제1 및 제2 절연막.
44:식각저지막. 46, 54:제1 및 제2 감광막 패턴.
48:접촉홀. 58:배선 영역.
50:매립 물질막. 60:도전층 패턴.
상기 기술적 과제를 달성하기 위하여, 본 발명은 다음과 같은 다마신 구조의 배선을 구비하는 반도체 장치의 제조방법을 제공한다.
즉, (a) 기판 상에 제1 절연막 및 식각저지막을 순차적으로 형성한다. (b) 상기 식각저지막 및 제1 절연막에 상기 기판이 노출되는 접촉홀을 형성한다. (c) 상기 식각저지막 및 상기 제1 절연막 대비 식각선택비가 높은 물질층으로 상기 접촉홀을 매립한다. (d) 매립된 상기 접촉홀의 전면과 상기 식각저지막 상에 상기 접촉홀을 채운 물질층 대비 식각선택비가 낮은 제2 절연막을 형성한다. (e) 상기 제2 절연막에 상기 접촉홀 및 그 둘레의 상기 식각저지막이 노출되도록 배선 영역을 형성하면서 상기 접촉홀에 매립된 물질층도 제거한다. (f) 상기 배선영역 및 상기 접촉홀에 도전층을 채워서 상기 접촉홀을 통해 상기 기판과 연결되는 배선을 형성한다.
이 과정에서, 상기 기판은 반도체 기판이거나, 상기 반도체 기판 상에 형성된 제2의 도전층이다.
또한, 상기 기술적 과제를 달성하기 위하여, 본 발명은 다음과 같은 다마신 구조의 배선을 구비하는 반도체 장치의 제조방법을 제공한다.
즉, (a) 기판 상에 제1 절연막 및 식각저지막을 순차적으로 형성한다. (b) 상기 식각저지막 및 제1 절연막에 상기 기판이 노출되는 접촉홀을 형성한다. (c) 상기 접촉홀을 매립한다. (d) 매립된 상기 접촉홀의 전면과 상기 식각저지막 상에 절연막을 형성한다. (e) 상기 절연막에 상기 접촉홀 및 그 둘레의 상기 식각저지막이 노출되도록 배선 영역을 형성한다. (f) 상기 접촉홀에 매립된 물질을 제거한다. (g) 상기 배선영역 및 상기 접촉홀에 도전층을 채워서 상기 접촉홀을 통해 상기 기판과 연결되는 배선을 형성한다.
이 과정에서, 상기 접촉홀에 매립되는 상기 물질은 도포성 감광막으로써, 예를 들면 포토레지스트막이 바람직하다.
이와 같이, 본 발명은 다마신 구조의 배선을 형성함에 있어서, 접촉홀과 배선영역을 동시에 형성하되, 일단 상기 접촉홀을 먼저 형성한 후, 상기 접촉홀을 상대적으로 식각선택비가 높은 물질로 채운 다음, 상기 배선영역을 형성하는 공정에서 상기 접촉홀에 채워진 물질도 함께 제거하는 방법으로 접촉홀과 배선영역을 함께 형성한다. 다른 방법으로, 상기 접촉홀을 먼저 형성한 후, 상기 접촉홀에 포토레지스트막과 같은 감광막을 채운 다음, 상기 배선영역을 형성하고 상기 감광막을 에싱하여 상기 접촉홀을 오픈시킨다.
이와 같은 본 발명을 이용하면, 상기 배선영역과 접촉홀을 오픈시키는데 있어서, 식각부담이 줄어든다. 그러면서 접촉홀을 완전히 오픈 시킬 수 있고, 접촉홀의 사이즈 조절이 쉽다. 특히, 접촉홀 매립 물질로 감광막을 사용하므로 제1 및 제2 절연막을 식각할 때 보다 상기 접촉홀의 사이즈 조절이 쉽다. 더욱이, 상기 접촉홀 및 배선영역이 형성되는 층간 절연막의 두께가 증가되더라도 상기 배선영역 및 접촉홀 형성공정이 가능하다.
이하, 본 발명의 실시예에 의한 다마신 구조의 배선을 구비하는 반도체 장치의 제조방법을 첨부된 도면들을 참조하여 상세하게 설명한다.
그러나 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들에 한정되는 것으로 해석되어져서는 안된다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 도면에서 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되어진 것이다. 도면상에서 동일한 부호는 동일한 요소를 지칭한다. 또한, 어떤 층이 다른 층 또는 기판의 "상부"에 있다라고 기재된 경우, 상기 어떤 층이 상기 다른 층 또는 기판의 상부에 직접 존재할 수도 있고 그 사이에 제 3의 층이 개재되어 질 수도 있다.
첨부된 도면들 중, 도 7 내지 도 13은 본 발명의 제1 실시예에 의한 다마신 구조의 배선을 구비하는 반도체 장치의 제조방법을 단계별로 나타낸 단면도이고, 도 14 및 도 15는 본 발명의 제2 실시예에 의한 다마신 구조의 배선을 구비하는 반도체 장치의 제조방법을 단계별로 나타낸 단면도이다.
먼저, 본 발명의 제1 실시에에 의한 반도체 장치의 제조방법 설명한다.
도 7을 참조하면, 기판(40)을 준비한다. 상기 기판(40)으로 반도체 기판이나 다른 종류의 기판을 사용한다. 또한, 상기 기판(40)으로 도전층을 사용할 수도 있다. 이때, 상기 도전층은 절연막을 사이에 두고 상기 반도체 기판이나 다른 종류의 반도체 기판 상에 형성된다. 상기 기판(40) 상에 절연막(42)을 형성한다. 상기 제1 절연막(42) 상에 식각저지막(etch stop-layer, 44)을 형성한다. 상기 식각저지막(44) 상에 제1 감광막(미도시)을 도포한다. 베이크를 실시한 다음, 상기 제1 감광막을 패터닝하여, 상기 식각저지막(44)의 소정영역, 즉 접촉홀 형성영역이 노출되는 제1 감광막 패턴(46)을 형성한다.
도 8을 참조하면, 상기 제1 감광막 패턴(46)을 식각마스크로 사용하여 상기 식각저지막(44)의 노출된 영역을 식각한다. 상기 식각은 건식식각으로 진행되며, 상기 식각저지막(44) 뿐만 아니라 상기 식각저지막(44)의 노출된 영역 아래의 상기 제1 절연막(42)이 식각되어 상기 기판(40)의 표면이 노출될 때 까지 실시한다. 이후, 상기 제1 감광막 패턴(46)을 제거한다. 상기 식각결과, 상기 식각저지막(44) 및 상기 제1 절연막(42)에 상기 기판(40)이 노출되는 접촉홀(48)이 형성된다.
도 9를 참조하면, 상기 식각저지막(44) 상에 상기 접촉홀(48)을 채워 상기 기판(40)과 연결되는 매립용 물질막(50)을 형성한다. 상기 매립용 물질막(50)은 상기 식각저지막(44) 및 상기 제1 절연막(42) 대비 식각선택비가 높은, 즉 상기 식각저지막(44) 및 상기 제1 절연막(42)에 비해 식각율이 높은 물질막으로 형성하는 것이 바람직하다. 상기 매립용 물질막(50)의 전면을 평탄화 한 후, 그 전면을 에치 백 또는 화학적 기계적 연마(Chemical Mechanical Polishing)를 이용하여 연마한다. 상기 매립용 물질막(50)의 연마는 상기 식각저지막(44)의 표면이 노출될 때 까지 실시한다.
상기 연마에 의해 도 10에 도시한 바와 같이, 상기 접촉홀(48)을 채우는 매립용 물질막 패턴(50a)이 형성된다.
도 11을 참조하면, 상기 매립용 물질막 패턴(50a)의 전면 및 상기 식각저지막(44) 상에 제2 절연막(52)을 형성한다. 상기 제2 절연막(52)은 접촉되는 상기 매립용 물질막 패턴(50a) 대비 식각선택비가 낮은, 즉 상기 물질막 패턴(50a)보다 식각율이 낮은 절연성 물질막으로 형성하는 것이 바람직하다. 상기 제2 절연막(52) 상에 제2 감광막(미도시)을 도포한다. 상기 제2 감광막은 포토레지스트막으로 형성한다. 베이크를 실시한 후, 상기 제2 감광막을 패터닝하여 상기 제2 절연막(52)중 상기 접촉홀(48) 및 그 둘레의 상기 식각저지막(44)의 일부를 덮는 부분이 노출되도록 제2 감광막 패턴(54)을 형성한다. 상기 제2 감광막 패턴(54)을 식각마스크로 사용하여 상기 제2 절연막(52)의 노출되는 부분을 식각한다. 상기 식각은 건식식각, 바람직하게는 이방성식각으로 진행하고 상기 제2 절연막(52) 뿐만 아니라 상기 접촉홀(48)을 채운 매립용 물질막 패턴(50a)이 제거될 때 까지 실시한다. 상기 식각에서 상기 제2 절연막(52)이 제거된 후, 상기 접촉홀(48) 둘레의 식각저지막(44)의 일부와 상기 접촉홀(48)을 채운 상기 매립용 물질막 패턴(50a)이 함께 노출되는데, 상기 매립용 물질막 패턴(50a)은 상기 식각저지막(44)대비 식각선택비가 높으므로, 상기 식각저지막(44)이 손상됨이 없이 상기 매립용 물질막 패턴(50a)을 완전히 제거할 수 있다. 또한, 상기 접촉홀(48)에서 상기 매립용 물질막 패턴(50a)이 제거되면서, 상기 접촉홀(48)의 측면, 즉 제1 절연막(42)이 노출된다. 그러나, 상기 식각저지막(44)과 마찬가지로 상기 매립용 물질막 패턴(50a)의 상기 제1 절연막(42) 대비 식각선택비가 높으므로 상기 제1 절연막(42)은 거의 손상되지 않는다. 곧, 상기 매립용 물질막 패턴(50a)을 제거하는 과정에서 상기 접촉홀(48)은 처음 형성했을 때와 동일한 형태가 유지된다. 따라서, 최초 상기 접촉홀(48)을 형성할 때, 후속 공정에 의해 상기 접촉홀(48)의 사이즈가 달라지는 것을 걱정하지 않아도 된다. 이는 상기 접촉홀(48)의 사이즈를 자유롭게 선택할 수 있음을 의미한다.
도 12에 도시한 바와 같이, 상기 제2 감광막 패턴(56)을 식각마스크로 사용하는 식각에 의해 상기 접촉홀(48)이 오픈되어 상기 기판(40)이 노출되고, 아울러 상기 오픈된 접촉홀(48)과 그 둘레의 식각저지막(44)의 일부가 노출되는 배선 영역(58)이 형성된다.
도 12에서 상기 배선영역(58)은 하나의 접촉홀로 도시되어 있으나, 이것은 도 12가 상기 접촉홀(48) 및 상기 배선영역(58)를 위에서 아래로 자른 단면도이기 때문이다. 이러한 상황은 도 12 이하의 다른 도면에서도 마찬가지이다.
도 13을 참조하면, 상기 제2 감광막 패턴(56)을 제거한 후, 상기 접촉홀(48) 및 배선영역(58)을 채우는 도전층(미도시)을 상기 제2 절연막(52) 상에 형성한다. 상기 도전층의 전면을 상기 제2 절연막(52)의 표면이 노출될 때 까지 연마한다. 상기 연마에 의해 상기 접촉홀(48)을 통해 상기 기판(40)과 연결되는 도전층 패턴(60), 곧 배선이 형성된다.
다음은 본 발명의 제2 실시예에 의한 다마신 구조의 배선을 구비하는 반도체 장치의 제조방법을 설명한다.
제2 실시예는 상기 접촉홀(48)을 형성할 때 까지는 상기 제1 실시예와 동일하다.
도 14를 참조하면, 상기 접촉홀(48)을 형성한 후, 상기 식각저지막(44) 상에 상기 접촉홀(48)을 채우는 감광막(미도시), 예컨대 포토레지스트막을 도포한다. 베이크한 후, 상기 감광막의 전면을 상기 식각저지막(44)의 표면이 노출될 때 까지 연마한다. 이 결과, 상기 접촉홀(48)을 채우는 매립용 물질막 패턴(50a) 즉, 감광막 패턴이 형성된다. 이후, 상기 제1 실시예의 도 11에 도시한 바와 같이, 상기 식각저지막(44)과 상기 매립용 물질막 패턴(50a) 상에 제2 절연막(52)을 형성하고, 상기 제2 절연막(52) 상에 상기 접촉홀(48) 및 그 둘레의 식각저지막(44)의 일부를 덮는 제2 절연막(52)이 노출되는 제3의 감광막 패턴(미도시)을 형성한다. 상기 제3의 감광막 패턴을 식각마스크로 사용하여 상기 제2 절연막(52)의 노출된 부분을 식각한다. 상기 식각은 상기 식각저지막(44)의 표면이 노출될 때 까지 실시한다. 상기 식각에서 상기 접촉홀(48)을 채운 상기 매립용 물질막 패턴(50a) 즉, 상기 감광막 패턴을 에싱하여 제거한다. 이때, 상기 제3 감광막 패턴도 함께 제거한다. 이 결과, 도 15에 도시한 바와 같이, 상기 기판(40)이 노출되는 오픈된 접촉홀(48)과 상기 접촉홀(48) 및 그 둘레의 상기 식각저지막(44)의 일부가 노출되는 배선 영역(58)이 형성된다. 상기 제2 절연막(52) 상에 상기 접촉홀(48) 및 배선영역(58)을 채우는 제2의 도전층(미도시)을 형성한 다음, 그 전면을 상기 제2 절연막(52)의 표면이 노출될 때 까지 연마함으로써 도 13에 도시한 바와 같은 형태의 상기 접촉홀(48)을 통해 사기 기판(40)과 연결되는 배선(60)이 형성된다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기 보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 상기한 식각저지막(44), 상기 매립용 물질막(50), 상기 도전층, 제1 및 제2 절연막(42, 52)으로 다양한 물질막을 사용할 수 있고 상기 식각저지막(44)을 복층으로 형성할 수 있으며, 상기 도 13의 결과물 상에 다시 다마신 공정으로 다층 배선을 추가할 수도 있을 것이다. 이와 같이, 본 발명이 속하는 기술 분야에 속하는 통상의 지식을 가진 자라면 본 발명의 상기한 구성요소들을 변형하여 본 발명을 실시할 수 있음이 명백하다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
상술한 바와 같은 본 발명을 이용하면, 상기 배선영역과 접촉홀을 오픈시키는데 있어 식각부담이 줄어든다. 그러면서 접촉홀을 완전히 오픈 시킬 수 있고, 접촉홀의 사이즈 조절이 쉽다. 특히, 접촉홀 매립 물질로 감광막을 사용하므로 제1 및 제2 절연막을 식각할 때 보다 상기 접촉홀의 사이즈 조절이 쉽다. 더욱이, 상기 접촉홀 및 배선영역이 형성되는 층간 절연막의 두께가 증가되더라도 상기 배선영역 및 접촉홀 형성공정이 가능하다.

Claims (3)

  1. (a) 기판 상에 제1 절연막 및 식각저지막을 순차적으로 형성하는 단계;
    (b) 상기 식각저지막 및 제1 절연막에 상기 기판이 노출되는 접촉홀을 형성하는 단계;
    (c) 상기 식각저지막 및 상기 제1 절연막 대비 식각선택비가 높은 물질층으로 상기 접촉홀을 매립하는 단계;
    (d) 매립된 상기 접촉홀의 전면과 상기 식각저지막 상에 상기 접촉홀을 채운 물질층 대비 식각선택비가 낮은 제2 절연막을 형성하는 단계;
    (e) 상기 제2 절연막에 상기 접촉홀 및 그 둘레의 상기 식각저지막이 노출되도록 배선 영역을 형성하면서 상기 접촉홀에 매립된 물질층도 제거하는 단계; 및
    (f) 상기 배선영역 및 상기 접촉홀에 도전층을 채워서 상기 접촉홀을 통해 상기 기판과 연결되는 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 다마신 구조의 배선을 구비하는 반도체 장치의 제조방법.
  2. 제 1 항에 있어서, 상기 기판은 반도체 기판 또는 상기 반도체 기판 상에 형성된 제2의 도전층인 것을 특징으로 하는 다마신 구조의 배선을 구비하는 반도체 장치의 제조방법.
  3. 제 1 항에 있어서, 상기 접촉홀을 채운 물질막은 도포성 감광막으로써 포토레지스트막인 것을 특징으로 하는 다마신 구조의 배선을 구비하는 반도체 장치의 제조방법.
KR10-1999-0039540A 1999-09-15 1999-09-15 다마신 구조의 배선을 구비하는 반도체 장치의 제조방법 KR100532407B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0039540A KR100532407B1 (ko) 1999-09-15 1999-09-15 다마신 구조의 배선을 구비하는 반도체 장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0039540A KR100532407B1 (ko) 1999-09-15 1999-09-15 다마신 구조의 배선을 구비하는 반도체 장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20010027671A true KR20010027671A (ko) 2001-04-06
KR100532407B1 KR100532407B1 (ko) 2005-11-30

Family

ID=19611621

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0039540A KR100532407B1 (ko) 1999-09-15 1999-09-15 다마신 구조의 배선을 구비하는 반도체 장치의 제조방법

Country Status (1)

Country Link
KR (1) KR100532407B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030080317A (ko) * 2002-04-08 2003-10-17 동부전자 주식회사 반도체 소자의 다마신 패턴 형성 방법
KR100444773B1 (ko) * 2001-12-18 2004-08-21 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US7078332B2 (en) 2003-11-04 2006-07-18 Hynix Semiconductor Inc. Method for manufacturing semiconductor device
US7300872B2 (en) 2003-12-24 2007-11-27 Dongbu Electronics Co., Ltd. Method for manufacturing semiconductor device using dual-damascene pattern

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100444773B1 (ko) * 2001-12-18 2004-08-21 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR20030080317A (ko) * 2002-04-08 2003-10-17 동부전자 주식회사 반도체 소자의 다마신 패턴 형성 방법
US7078332B2 (en) 2003-11-04 2006-07-18 Hynix Semiconductor Inc. Method for manufacturing semiconductor device
US7300872B2 (en) 2003-12-24 2007-11-27 Dongbu Electronics Co., Ltd. Method for manufacturing semiconductor device using dual-damascene pattern

Also Published As

Publication number Publication date
KR100532407B1 (ko) 2005-11-30

Similar Documents

Publication Publication Date Title
KR100542471B1 (ko) 금속층과유기체금속간유전체층을제공하기위한이중다마스크식가공방법
KR100532407B1 (ko) 다마신 구조의 배선을 구비하는 반도체 장치의 제조방법
JPH0669351A (ja) 多層金属配線構造のコンタクトの製造方法
US6444570B2 (en) Method of manufacturing a multi-layered wiring structure for interconnecting semiconductor devices by patterning resist and antireflective films to define wiring grooves
JPH08107143A (ja) 多層配線層の形成方法
KR20010046324A (ko) 반도체 소자의 접촉부 형성 방법
KR0124638B1 (ko) 반도체장치의 다층배선 형성방법
KR100591155B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100470390B1 (ko) 에스램소자 제조시 다마신을 이용한 국부배선 스페이스최소화방법
KR100591175B1 (ko) 반도체 소자의 금속 배선의 층간 연결 구조의 제조 방법
KR0134108B1 (ko) 반도체 소자의 제조방법
JPH02262338A (ja) 半導体装置の製造方法
KR19990060819A (ko) 반도체 소자의 금속 배선 형성 방법
JP2001298081A (ja) 半導体装置及びその製造方法
KR20000043099A (ko) 반도체 소자의 도전층 배선 형성 방법
KR100917812B1 (ko) 듀얼 다마신을 갖는 반도체 장치의 제조 방법
KR100396693B1 (ko) 반도체 소자의 금속배선 형성방법
KR100578222B1 (ko) 반도체소자에서의 개선된 듀얼 대머신 공정
KR100439477B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
KR100523656B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20040031618A (ko) 레지스트 매립 방법 및 반도체 장치의 제조 방법
KR100207530B1 (ko) 반도체소자의 콘택홀 형성방법
KR100524917B1 (ko) 반도체 소자의 금속 배선간 절연막 및 그 형성방법
KR100351892B1 (ko) 다층 배선의 형성 방법
KR100523655B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee