CN102184861A - 冷mos的沟槽填充方法以及冷mos的沟槽结构 - Google Patents

冷mos的沟槽填充方法以及冷mos的沟槽结构 Download PDF

Info

Publication number
CN102184861A
CN102184861A CN201110087268XA CN201110087268A CN102184861A CN 102184861 A CN102184861 A CN 102184861A CN 201110087268X A CN201110087268X A CN 201110087268XA CN 201110087268 A CN201110087268 A CN 201110087268A CN 102184861 A CN102184861 A CN 102184861A
Authority
CN
China
Prior art keywords
type epitaxial
epitaxial loayer
type
deep trench
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201110087268XA
Other languages
English (en)
Inventor
陈雪萌
龚大卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Advanced Semiconductor Manufacturing Co Ltd
Original Assignee
Shanghai Advanced Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Advanced Semiconductor Manufacturing Co Ltd filed Critical Shanghai Advanced Semiconductor Manufacturing Co Ltd
Priority to CN201110087268XA priority Critical patent/CN102184861A/zh
Publication of CN102184861A publication Critical patent/CN102184861A/zh
Pending legal-status Critical Current

Links

Images

Abstract

本发明提供一种冷MOS的沟槽填充方法，包括步骤：提供N型半导体衬底；在N型半导体衬底上刻蚀出深沟槽；在深沟槽的内壁上形成P型外延层，P型外延层中间留有一道缝隙；将P型外延层中的P型杂质扩散到N型半导体衬底中，形成P型扩散区；在深沟槽内的P型外延层上形成N型外延层，N型外延层填充满P型外延层中间的缝隙。相应地，本发明还提供一种冷MOS的沟槽结构。本发明在冷MOS超结结构的深沟槽的内壁上生长一层P型外延层之后，在P型外延层中间留有一道缝隙，然后再用外延的方法以N型外延层填充满深沟槽内P型外延层之间的缝隙，从而不需要复杂的工艺就能获得没有缝隙的冷MOS超结结构，避免了工作时发生漏电，保持了器件电学性能的稳定。

Description

冷MOS的沟槽填充方法以及冷MOS的沟槽结构
技术领域
本发明涉及半导体制造技术领域，具体来说，本发明涉及一种冷MOS的沟槽填充方法以及一种冷MOS的沟槽结构。
背景技术
冷MOS(Cool MOS)，又名Super Junction MOSFET(超结金属氧化物半导体场效应晶体管)，最先由成都电子科技大学陈星弼院士所发明，后转让给德国英飞凌公司。作为功率MOSFET领域里程碑的新型器件，Cool MOS打破了传统功率MOSFET的理论极限，于1998年问世并很快走向市场。
与普通高压MOSFET相比，Cool MOS由于采用新的耐压层结构，利用了超结(Super Junction)的概念，在几乎保持功率MOSFET所有优点的同时，又有着极低的导通损耗，发热量非常低，另外还能够显著减小芯片面积，于是就称为Cool MOS。在此以600伏的功率晶体管为例，使用具有超结结构的Cool MOS的导通电阻Rdson只有相同面积的传统功率晶体管的20％。而且其输出电容、输入电容也同步降低，器件的工作频率特性得到了提高。
一般来说，超结结构的实现有两种途径，一种是使用多次注入、多层外延形成超结的方法；另一种是在深沟槽中扩散形成超结的方法。图1为现有技术中一个使用多次注入、多层外延形成超结的剖面结构示意图。如图所示，这种方法通过在N型硅衬底100上逐层外延，在每一层N型外延层101～103上分别使用离子注入P型杂质的方式相应地逐层形成同一水平位置的P阱104～106。然后用炉管工艺作推进，使N型外延层101～103中的P阱104～106的范围扩大开来，同一水平位置的P阱104～106上下串联起来形成一种“糖葫芦”形状，获得Cool MOS的超结结构。而图2为现有技术中一个在深沟槽中扩散形成超结的剖面结构示意图。如图所示，这种方法通过在N型硅衬底200上刻蚀出深沟槽，并用P型外延层201、202填充该深沟槽。之后用炉管工艺作推进，在深沟槽外侧形成P型扩散区203，获得Cool MOS的超结结构。
比较上述两种方法，第一种使用多次注入、多层外延形成超结的方法不需要在半导体衬底上刻蚀并填充深沟槽，但是该方法需要多次使用外延工艺，成本非常高昂。第二种在深沟槽中扩散形成超结的方法在深沟槽中使用外延工艺的难度很高，在用外延层填充深沟槽的过程中很容易在沟槽中留下一道缝隙没有填满，造成Cool MOS器件工作时发生漏电现象，从而降低器件的电学性能。
发明内容
本发明所要解决的技术问题是提供一种冷MOS的沟槽填充方法以及一种冷MOS的沟槽结构，在不提高工艺复杂度的情况下能够填充满深沟槽，保持器件电学性能的稳定。
为解决上述技术问题，本发明提供一种冷MOS的沟槽填充方法，包括步骤：
提供N型半导体衬底；
在所述N型半导体衬底上刻蚀出深沟槽；
在所述深沟槽的内壁上形成P型外延层，所述P型外延层中间留有一道缝隙；
将所述P型外延层中的P型杂质扩散到所述N型半导体衬底中，形成P型扩散区；
在所述深沟槽内的P型外延层上形成N型外延层，所述N型外延层填充满所述P型外延层中间的缝隙。
可选地，所述半导体衬底为硅衬底。
可选地，所述深沟槽的深度为40～50μm，宽度为1.5～2μm。
可选地，所述P型外延层是由硅烷和硼烷用外延的方法形成的。
可选地，所述P型外延层的厚度为
Figure BSA00000468921600021
可选地，所述杂质扩散是采用炉管工艺作推进来完成的。
可选地，所述N型外延层是由硅烷和磷烷用外延的方法形成的。
相应地，本发明还提供一种冷MOS的沟槽结构，包括位于N型半导体衬底内的深沟槽，所述沟槽内壁上形成有P型外延层，所述P型外延层中间留有一道缝隙，所述沟槽外侧包围有渗透到所述N型半导体衬底内的P型扩散区，所述P型外延层中间的缝隙被N型外延层填充满。
可选地，所述P型外延层的厚度为
Figure BSA00000468921600031
可选地，所述深沟槽的深度为40～50μm，宽度为1.5～2μm。
与现有技术相比，本发明具有以下优点：
本发明在冷MOS超结结构的深沟槽的内壁上生长一层P型外延层之后，在P型外延层中间留有一道缝隙，然后再用外延的方法以N型外延层填充满深沟槽内P型外延层之间的缝隙，从而不需要复杂的工艺就能获得没有缝隙的冷MOS超结结构，避免了工作时发生漏电，保持了器件电学性能的稳定。本发明与现有技术相比，基本达到同等的技术效果。
附图说明
本发明的上述的以及其他的特征、性质和优势将通过下面结合附图和实施例的描述而变得更加明显，其中：
图1为现有技术中一个使用多次注入、多层外延形成超结的剖面示意图；
图2为现有技术中一个在深沟槽中扩散形成超结的剖面结构示意图；
图3为本发明一个实施例的冷MOS的沟槽填充方法的流程图；
图4至图7为本发明一个实施例的冷MOS的沟槽填充过程的剖面结构示意图。
具体实施方式
下面结合具体实施例和附图对本发明作进一步说明，但不应以此限制本发明的保护范围。
图3为本发明一个实施例的冷MOS的沟槽填充方法的流程图。如图所示，该方法可以起始于步骤S301。
在步骤S301中，提供N型半导体衬底，该N型半导体衬底具体可以为N型硅衬底。
在步骤S302中，在N型半导体衬底上刻蚀出深沟槽。
图4至图7为本发明一个实施例的冷MOS的沟槽填充过程的剖面结构示意图。其中，图4为在N型硅衬底400上刻蚀出深沟槽401的剖面结构示意图。该深沟槽401的深度例如可以为40～50μm，宽度可以为1.5～2μm。
在步骤S303中，在深沟槽的内壁上形成P型外延层，该P型外延层中间留有一道缝隙。
图5为在深沟槽401的内壁上形成P型外延层402的剖面结构示意图。该P型外延层402中间留有一道缝隙403。在本实施例中，该P型外延层402是由硅烷和硼烷用外延的方法形成的，其厚度可以为
在步骤S304中，将P型外延层中的P型杂质扩散到N型半导体衬底中，形成P型扩散区。
图6为将P型外延层402中的P型杂质扩散到N型半导体衬底400中的剖面结构示意图。该过程在N型半导体衬底400中渗透形成P型扩散区404。在本实施例中，该杂质扩散过程可以是采用炉管工艺作推进来完成的。
在步骤S305中，在深沟槽内的P型外延层上形成N型外延层，N型外延层填充满P型外延层中间的缝隙。
图7为在深沟槽401内的P型外延层402上形成N型外延层405，由N型外延层405填充满P型外延层402中间的缝隙403的剖面结构示意图，也即由上述沟槽填充方法所最终获得的冷MOS的沟槽结构。在本实施例中，该N型外延层405是由硅烷和磷烷用外延的方法形成的，厚度需要完全填充满P型外延层402中间的缝隙403。
本发明在冷MOS超结结构的深沟槽的内壁上生长一层P型外延层之后，在P型外延层中间留有一道缝隙，然后再用外延的方法以N型外延层填充满深沟槽内P型外延层之间的缝隙，从而不需要复杂的工艺就能获得没有缝隙的冷MOS超结结构，避免了工作时发生漏电，保持了器件电学性能的稳定。本发明与现有技术相比，基本达到同等的技术效果。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (10)

1.一种冷MOS的沟槽填充方法，包括步骤：
提供N型半导体衬底；
在所述N型半导体衬底上刻蚀出深沟槽；
在所述深沟槽的内壁上形成P型外延层，所述P型外延层中间留有一道缝隙；
将所述P型外延层中的P型杂质扩散到所述N型半导体衬底中，形成P型扩散区；
在所述深沟槽内的P型外延层上形成N型外延层，所述N型外延层填充满所述P型外延层中间的缝隙。
2.根据权利要求1所述的沟槽填充方法，其特征在于，所述半导体衬底为硅衬底。
3.根据权利要求1或2所述的沟槽填充方法，其特征在于，所述深沟槽的深度为40～50μm，宽度为1.5～2μm。
4.根据权利要求2所述的沟槽填充方法，其特征在于，所述P型外延层是由硅烷和硼烷用外延的方法形成的。
5.根据权利要求4所述的沟槽填充方法，其特征在于，所述P型外延层的厚度为
Figure FSA00000468921500011
6.根据权利要求1或2所述的沟槽填充方法，其特征在于，所述杂质扩散是采用炉管工艺作推进来完成的。
7.根据权利要求2所述的沟槽填充方法，其特征在于，所述N型外延层是由硅烷和磷烷用外延的方法形成的。
8.一种冷MOS的沟槽结构，包括位于N型半导体衬底内的深沟槽，其特征在于，所述沟槽内壁上形成有P型外延层，所述P型外延层中间留有一道缝隙，所述沟槽外侧包围有渗透到所述N型半导体衬底内的P型扩散区，所述P型外延层中间的缝隙被N型外延层填充满。
9.根据权利要求8所述的沟槽结构，其特征在于，所述P型外延层的厚度为
10.根据权利要求8或9所述的沟槽结构，其特征在于，所述深沟槽的深度为40～50μm，宽度为1.5～2μm。
CN201110087268XA 2011-04-08 2011-04-08 冷mos的沟槽填充方法以及冷mos的沟槽结构 Pending CN102184861A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110087268XA CN102184861A (zh) 2011-04-08 2011-04-08 冷mos的沟槽填充方法以及冷mos的沟槽结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110087268XA CN102184861A (zh) 2011-04-08 2011-04-08 冷mos的沟槽填充方法以及冷mos的沟槽结构

Publications (1)

Publication Number Publication Date
CN102184861A true CN102184861A (zh) 2011-09-14

Family

ID=44571015

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110087268XA Pending CN102184861A (zh) 2011-04-08 2011-04-08 冷mos的沟槽填充方法以及冷mos的沟槽结构

Country Status (1)

Country Link
CN (1) CN102184861A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051540A (zh) * 2014-07-03 2014-09-17 肖胜安 超级结器件及其制造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020070418A1 (en) * 2000-12-07 2002-06-13 International Rectifier Corporation High voltage vertical conduction superjunction semiconductor device
JP2002353451A (ja) * 2001-05-22 2002-12-06 Fuji Electric Co Ltd 超接合半導体素子の製造方法
CN1909245A (zh) * 2005-08-01 2007-02-07 半导体元件工业有限责任公司 具有改善的开态电阻和击穿电压性能的半导体结构
JP2007234972A (ja) * 2006-03-02 2007-09-13 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
JP2007235080A (ja) * 2006-01-31 2007-09-13 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
US20090096021A1 (en) * 2005-02-15 2009-04-16 Loechelt Gary H Semiconductor device having deep trench charge compensation regions and method
JP2009224606A (ja) * 2008-03-17 2009-10-01 Shin Etsu Handotai Co Ltd スーパージャンクション構造を有する半導体素子の製造方法
CN101673737A (zh) * 2008-09-08 2010-03-17 半导体元件工业有限责任公司 具有密封塞子的半导体槽结构及方法
CN101872724A (zh) * 2009-04-24 2010-10-27 上海华虹Nec电子有限公司 超级结mosfet的制作方法
CN101937927A (zh) * 2009-07-01 2011-01-05 上海先进半导体制造股份有限公司 深沟槽超级pn结结构及其形成方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020070418A1 (en) * 2000-12-07 2002-06-13 International Rectifier Corporation High voltage vertical conduction superjunction semiconductor device
JP2002353451A (ja) * 2001-05-22 2002-12-06 Fuji Electric Co Ltd 超接合半導体素子の製造方法
US20090096021A1 (en) * 2005-02-15 2009-04-16 Loechelt Gary H Semiconductor device having deep trench charge compensation regions and method
CN1909245A (zh) * 2005-08-01 2007-02-07 半导体元件工业有限责任公司 具有改善的开态电阻和击穿电压性能的半导体结构
JP2007235080A (ja) * 2006-01-31 2007-09-13 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2007234972A (ja) * 2006-03-02 2007-09-13 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
JP2009224606A (ja) * 2008-03-17 2009-10-01 Shin Etsu Handotai Co Ltd スーパージャンクション構造を有する半導体素子の製造方法
CN101673737A (zh) * 2008-09-08 2010-03-17 半导体元件工业有限责任公司 具有密封塞子的半导体槽结构及方法
CN101872724A (zh) * 2009-04-24 2010-10-27 上海华虹Nec电子有限公司 超级结mosfet的制作方法
CN101937927A (zh) * 2009-07-01 2011-01-05 上海先进半导体制造股份有限公司 深沟槽超级pn结结构及其形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051540A (zh) * 2014-07-03 2014-09-17 肖胜安 超级结器件及其制造方法
CN104051540B (zh) * 2014-07-03 2019-03-12 肖胜安 超级结器件及其制造方法

Similar Documents

Publication Publication Date Title
CN101969073B (zh) 快速超结纵向双扩散金属氧化物半导体管
CN107316899B (zh) 半超结器件及其制造方法
EP2530721A1 (en) Semiconductor device
CN101872724A (zh) 超级结mosfet的制作方法
CN101950759A (zh) 一种Super Junction VDMOS器件
CN102184883A (zh) 超结结构的深沟槽填充方法
CN108122975A (zh) 超结器件
CN104934465A (zh) 一种超结结构的制备方法
CN113838937A (zh) 一种深槽超结mosfet功率器件及其制备方法
CN101026190A (zh) 沟槽高压n型金属氧化物半导体管及其制备工艺
CN107221561A (zh) 一种叠层电场调制高压mosfet结构及其制作方法
CN101026192B (zh) 半导体装置及其制造方法
CN100394616C (zh) 可集成的高压vdmos晶体管结构及其制备方法
CN102214582B (zh) 用于深槽超结mos器件的终端结构的制作方法
CN104716179A (zh) 一种具有深孔的ldmos器件及其制造方法
CN106024892A (zh) 高雪崩耐量的空穴电流分流型功率晶体管及其制备方法
CN102184859A (zh) 冷mos超结结构的制造方法以及冷mos超结结构
CN108666368A (zh) 一种超结mosfet渐变终端结构及其制作方法
CN102157377A (zh) 超结vdmos器件及其制造方法
CN105185830B (zh) 功率晶体管及其结终端结构
CN103730355B (zh) 一种超结结构的制造方法
CN102184861A (zh) 冷mos的沟槽填充方法以及冷mos的沟槽结构
CN111244177A (zh) 一种沟槽型mos器件的结构、制作工艺以及电子装置
CN201749852U (zh) 快速超结纵向双扩散金属氧化物半导体管
CN104716178A (zh) 具有深孔的ldmos器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110914