CN101937927A - 深沟槽超级pn结结构及其形成方法 - Google Patents

深沟槽超级pn结结构及其形成方法 Download PDF

Info

Publication number
CN101937927A
CN101937927A CN2009100542606A CN200910054260A CN101937927A CN 101937927 A CN101937927 A CN 101937927A CN 2009100542606 A CN2009100542606 A CN 2009100542606A CN 200910054260 A CN200910054260 A CN 200910054260A CN 101937927 A CN101937927 A CN 101937927A
Authority
CN
China
Prior art keywords
deep trench
junction
super
oxide layer
microns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009100542606A
Other languages
English (en)
Inventor
龚大卫
马清杰
邵凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Advanced Semiconductor Manufacturing Co Ltd
Original Assignee
Shanghai Advanced Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Advanced Semiconductor Manufacturing Co Ltd filed Critical Shanghai Advanced Semiconductor Manufacturing Co Ltd
Priority to CN2009100542606A priority Critical patent/CN101937927A/zh
Publication of CN101937927A publication Critical patent/CN101937927A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

本发明的实施例提出一种深沟槽超级PN结结构，包括：沉积在衬底上的单一厚外延层；形成在单一厚外延层中的深沟槽，深沟槽的特征尺寸为0.4微米-6微米，深度为10微米-80微米，角度为80度-90度；形成在深沟槽中的沿深沟槽方向的超级PN结，超级PN结为重掺杂的多晶硅；填充在深沟槽中的氧化层。根据本发明的实施例，该结构不但可以有效地提高功率MOS管的击穿电压，大幅降低功率MOS管的导通电阻，并且工艺简单，工艺可控性好。该结构避免了传统Super Junction工艺中的多次光刻，离子注入，推进以及外延生长，有效降低了制造成本，并且克服了传统Super Junction接合面不均匀的缺点。

Description

深沟槽超级PN结结构及其形成方法
技术领域
本发明涉及半导体技术领域，跟具体地说，涉及一种深沟槽超级PN结构及其形成方法。
背景技术
功率MOSFET是最好的功率开关器件，以其输入阻抗高，低损耗、开关速度快、无二次击穿、安全工作区宽、动态性能好，易与前极耦合实现大电流化、转换效率高等特性用于处理电能，包含频率变换、功率变换和控制、DC/DC转换等。虽然功率MOS器件在功率处理能力上已经得到了惊人的提高，但在高压领域中由于导通电阻Ron的原因，使得MOS器件的导通损耗随耐压的提高而急速上升。为了提高耐压、降低导通损耗，一系列的新结构、新技术应运而生。而其中用来提高功率MOS性能的超级PN结(Super Junction)技术在高压领域的作用非常显著，吸引了大批器件供应商投入资金研发，目前已经成功开发出平面Cool MOS并且已经投入商业应用。但是传统Super Junction制备中要经过多次光刻，离子注入，推进以及外延生长，并且传统Super Junction有接合面不均匀的缺点。
图1为传统Super Junction的结构示意图。以700V功率MOS为例，N+或P+衬底硅片101背面作为功率MOS的漏极，第一外延层102、第二外延层103、第三外延层104、第四外延层105、第五外延层106、第六次外延层107依次沉积形成。每一次外延生长后通过光刻、离子注入、推进形成的P+或N+结109互相连接形成超级PN结(Super Junction)，用于功率MOS器件的有源区108。使用传统Super Junction的工艺形成的结构如图1所示，有数个依次沉积形成的外延层堆叠形成较厚的外延层，每一个外延层中有一个P+或者N+的结，上述这些结互相连接形成超级PN结(Super Junction)。但是不可避免的，由于每一个结109是单独形成，在结与结的交界面处存在弯曲起伏，不利于电荷平衡。
发明内容
为了克服传统Super Junction工艺中流程复杂以及结构上的缺点，本专利提出了一种新的深沟槽型超级PN结(Super Junction)结构及其形成方法。
根据本发明的实施例，提出一种深沟槽超级PN结结构，包括：
沉积在衬底上的单一厚外延层；
形成在单一厚外延层中的深沟槽，深沟槽的特征尺寸为0.4微米-6微米，深度为10微米-80微米，角度为80度-90度；
形成在深沟槽中的沿深沟槽方向的超级PN结，超级PN结为重掺杂的多晶硅；
填充在深沟槽中的氧化层。
在一个实施例中，超级PN结的结深为0.2微米-8微米。
在一个实施例中，衬底为N+或P+衬底；重掺杂的多晶硅为重掺杂的P型或N型多晶硅，沉积的厚度为
Figure B2009100542606D0000021
微米，且在1000℃-1200℃的温度下进行推进。
根据本发明的实施例，还提出一种深沟槽超级PN结的形成方法，包括：
在衬底上沉积单一厚外延层；
在单一厚外延层中形成的深沟槽，深沟槽的特征尺寸为0.4微米-6微米，深度为10微米-80微米，角度为80度-90度；
在深沟槽中沿深沟槽方向推进重掺杂的多晶硅形成超级PN结；
在深沟槽中填充氧化层。
在一个实施例中，超级PN结的结深为0.2微米-8微米。
在一个实施例中，在衬底上沉积单一厚外延层包括在N+或P+衬底上沉积单一厚外延层；
在一个实施例中，在单一厚外延层中形成的深沟槽包括生长
Figure B2009100542606D0000022
热氧化层；沉积
Figure B2009100542606D0000023
氮化硅；沉积
Figure B2009100542606D0000024
等离子体增强氧化层；光刻、刻蚀以上三层至衬底；去胶，并以以上三层作为硬掩模刻蚀深沟槽，并湿法腐蚀掉氮化硅表面剩余的等离子体增强氧化层。
在一个实施例中，在深沟槽中沿深沟槽方向推进重掺杂的多晶硅形成超级PN结包括在深沟槽中沉积
Figure B2009100542606D0000031
的重掺杂的P型或N型多晶硅；在1150℃下推进200分钟，形成沿着深沟槽方向结深；将
Figure B2009100542606D0000032
的重掺杂的P型或N型多晶硅完全氧化。
在一个实施例中，在深沟槽中填充氧化层包括：在深沟槽中填充氧化层并致密化；通过化学机械研磨，以氮化硅为化学机械研磨的终止层，研磨掉氮化硅上面的氧化层；通过热磷酸将氮化硅全剥；用氢氟酸将硅表面的热氧化层去掉。
根据本发明的实施例，该结构不但可以有效地提高功率MOS管的击穿电压，大幅降低功率MOS管的导通电阻，并且工艺简单，工艺可控性好。该结构避免了传统Super Junction工艺中的多次光刻，离子注入，推进以及外延生长，有效降低了制造成本，并且克服了传统Super Junction接合面不均匀的缺点。
附图说明
本发明的上述的以及其他的特征、性质和优势将通过下面结合附图和实施例的描述而变得更加明显，在附图中，相同的附图标记始终表示相同的特征，其中：
图1揭示了根据传统Super Junction工艺得到的Super Junction结构的示意图；
图2揭示了根据本发明的深沟槽超级PN结的形成方法的流程图；
图3-图6揭示了根据本发明的方案形成深沟槽超级PN结的一个实施例的工艺过程。
具体实施方式
本发明揭示了一种新型的深沟槽型超级PN结(Super Junction)以及其形成方法。
该深沟槽超级PN结结构包括：
沉积在衬底上的单一厚外延层；
形成在单一厚外延层中的深沟槽，深沟槽的特征尺寸为0.4微米-6微米，深度为10微米-80微米，角度为80度-90度；
形成在深沟槽中的沿深沟槽方向的超级PN结，超级PN结为重掺杂的多晶硅；
填充在深沟槽中的氧化层。
该超级PN结的结深为0.2微米-8微米，衬底为N+或P+衬底，重掺杂的多晶硅为重掺杂的P型或N型多晶硅，沉积的厚度为微米，且在1000℃-1200℃的温度下进行推进。
参考图2所示，本发明提出的深沟槽超级PN结的形成方法包括：
S101.在衬底上沉积单一厚外延层。例如，在N+或P+衬底上沉积单一厚外延层。
S102.在单一厚外延层中形成的深沟槽，深沟槽的特征尺寸为0.4微米-6微米，深度为10微米-80微米，角度为80度-90度。该步骤具体可以包括：生长
Figure B2009100542606D0000042
热氧化层；沉积
Figure B2009100542606D0000043
氮化硅；沉积
Figure B2009100542606D0000044
等离子体增强氧化层；光刻、刻蚀以上三层至衬底；去胶，并以以上三层作为硬掩模刻蚀深沟槽，并湿法腐蚀掉氮化硅表面剩余的等离子体增强氧化层。
S103.在深沟槽中沿深沟槽方向推进重掺杂的多晶硅形成超级PN结。该超级PN结的结深为0.2微米-8微米。该步骤具体包括：在深沟槽中沉积的重掺杂的P型或N型多晶硅；在1150℃下推进200分钟，形成沿着深沟槽方向结深；将
Figure B2009100542606D0000046
的重掺杂的P型或N型多晶硅完全氧化。
S104.在深沟槽中填充氧化层。该步骤具体包括：在深沟槽中填充氧化层并致密化；通过化学机械研磨，以氮化硅为化学机械研磨的终止层，研磨掉氮化硅上面的氧化层；通过热磷酸将氮化硅全剥；用氢氟酸将硅表面的热氧化层去掉。
参考图3-图6，图3-图6揭示了根据本发明的方案形成深沟槽超级PN结的一个实施例的工艺过程。
图3为根据本发明的一实施例的沟槽型超级PN结(Super Junction)的结构示意图。以N+或P+衬底硅片201背面作为功率MOS的漏极。在N+或P+衬底硅片201上沉积单一的厚外延层202。在该单一的厚外延层202中形成深沟槽206。在该深沟槽206中形成P+或N+的超级PN结(Super Junction)203。在深沟槽中填充氧化层204，用于功率MOS器件的有源区205。超级PN结203由于是一次成形，而非多个单独的结结合而成，因此平面非常均匀平滑，有利于电荷平衡，从而可以提升器件性能。本发明的结构的实现方法简单，工艺可控性好。该结构避免了传统超级PN结(Super Junction)制备工艺中的多次光刻，离子注入，推进以及外延生长，有效降低了制造成本，并且克服了传统Super Junction接合面不均匀的缺点。
本发明沟槽型超级PN结(Super Junction)结构的一个具体实施例的实现方法如下(以700V super junction为例)：
首先在衬底上沉积单一厚外延层。例如，在N+或P+衬底上沉积单一厚外延层。之后在该单一的厚外延层上形成深沟槽。参考图4所示，以形成深度为40微米的深沟槽为例：先生长
Figure B2009100542606D0000051
热氧化层，然后沉积
Figure B2009100542606D0000052
氮化硅，最后再沉积
Figure B2009100542606D0000053
等离子体增强氧化层；光刻、刻蚀以上三种膜至硅衬底；然后去胶，并以以上三种膜作为硬掩模刻蚀40um的深沟槽，然后湿法腐蚀掉氮化硅表面剩余的等离子体增强氧化层，形成如图4所示的结构。
之后在深沟槽，比如上述的40um的深沟槽中沉积
Figure B2009100542606D0000054
的浓掺杂的P型多晶硅，然后在1150℃推进200分钟，形成沿着深沟槽方向2～3um的P型结深；而后将的浓掺杂的P型多晶硅完全氧化，形成如图5所示的结构。如要说明的是，在其他的应用中，形成超级PN结所用的重掺杂的多晶硅可以为重掺杂的P型或N型多晶硅，沉积的厚度为
Figure B2009100542606D0000056
微米，并且可在1000℃-1200℃的温度下进行推进。
之后在深沟槽中(位于深沟槽中的超级PN结中)填充氧化层，并致密化，形成如图5所示的结构。接着，通过化学机械研磨，以氮化硅为化学机械研磨的终止层，研磨掉氮化硅上面的氧化层，而后通过热磷酸将氮化硅全剥，最后用氢氟酸将硅表面的热氧化层去掉。
经过上述的工艺，最终形成如图3所示的结构。
归纳而言，本发明沟槽型超级PN结具有下述的结构特征：
1)深沟槽的特征尺寸在0.4微米～6微米，深度在10微米～80微米，角度在80度～90度。
2)超级PN结的结深在0.2微米～8微米，为P+或者N+型结，沿着沟槽深度方向延伸。
3)具有填充于深沟槽内部的氧化层；
4)P+或N+结的实施工艺如下：在保留有部分硬掩模的深沟槽中沉积
Figure B2009100542606D0000061
微米厚的P或N型重掺杂的多晶硅，然后在1000℃-1200℃下推进，形成沿着深沟槽方向均匀的超级PN结(Super Junction)，然后将余下的多晶硅完全氧化。
上述工艺步骤中具体的数据可以根据不同的器件而有所不同。
根据本发明的实施例，该结构不但可以有效地提高功率MOS管的击穿电压，大幅降低功率MOS管的导通电阻，并且工艺简单，工艺可控性好。该结构避免了传统Super Junction工艺中的多次光刻，离子注入，推进以及外延生长，有效降低了制造成本，并且克服了传统Super Junction接合面不均匀的缺点。
上述实施例是提供给熟悉本领域内的人员来实现或使用本发明的，熟悉本领域的人员可在不脱离本发明的发明思想的情况下，对上述实施例做出种种修改或变化，因而本发明的保护范围并不被上述实施例所限，而应该是符合权利要求书提到的创新性特征的最大范围。

Claims (9)

1.一种深沟槽超级PN结结构，其特征在于，包括：
沉积在衬底上的单一厚外延层；
形成在所述单一厚外延层中的深沟槽，所述深沟槽的特征尺寸为0.4微米-6微米，深度为10微米-80微米，角度为80度-90度；
形成在所述深沟槽中的沿深沟槽方向的超级PN结，所述超级PN结为重掺杂的多晶硅；
填充在所述深沟槽中的氧化层。
2.如权利要求1所述的深沟槽超级PN结结构，其特征在于，
所述超级PN结的结深为0.2微米-8微米。
3.如权利要求2所述的深沟槽超级PN结结构，其特征在于，
所述衬底为N+或P+衬底；
所述重掺杂的多晶硅为重掺杂的P型或N型多晶硅，沉积的厚度为
Figure F2009100542606C0000011
微米，且在1000℃-1200℃的温度下进行推进。
4.一种深沟槽超级PN结的形成方法，其特征在于，包括：
在衬底上沉积单一厚外延层；
在所述单一厚外延层中形成的深沟槽，所述深沟槽的特征尺寸为0.4微米-6微米，深度为10微米-80微米，角度为80度-90度；
在所述深沟槽中沿深沟槽方向推进重掺杂的多晶硅形成超级PN结；
在所述深沟槽中填充氧化层。
5.如权利要求4所述的深沟槽超级PN结的形成方法，其特征在于，
所述超级PN结的结深为0.2微米-8微米。
6.如权利要求4所述的深沟槽超级PN结的形成方法，其特征在于，在衬底上沉积单一厚外延层包括：
在N+或P+衬底上沉积单一厚外延层；
7.如权利要求4所述的深沟槽超级PN结的形成方法，其特征在于，在所述单一厚外延层中形成的深沟槽包括：
生长
Figure F2009100542606C0000021
热氧化层；
沉积
Figure F2009100542606C0000022
氮化硅；
沉积
Figure F2009100542606C0000023
等离子体增强氧化层；
光刻、刻蚀以上三层至所述衬底；
去胶，并以以上三层作为硬掩模刻蚀深沟槽，并湿法腐蚀掉氮化硅表面剩余的等离子体增强氧化层。
8.如权利要求4所述的深沟槽超级PN结的形成方法，其特征在于，在所述深沟槽中沿深沟槽方向推进重掺杂的多晶硅形成超级PN结包括：
在所述深沟槽中沉积的重掺杂的P型或N型多晶硅；
在1150℃下推进200分钟，形成沿着深沟槽方向结深；
将
Figure F2009100542606C0000025
的重掺杂的P型或N型多晶硅完全氧化。
9.如权利要求4所述的深沟槽超级PN结的形成方法，其特征在于，在所述深沟槽中填充氧化层包括：
在深沟槽中填充氧化层并致密化；
通过化学机械研磨，以氮化硅为化学机械研磨的终止层，研磨掉氮化硅上面的氧化层；
通过热磷酸将氮化硅全剥；
用氢氟酸将硅表面的热氧化层去掉。
CN2009100542606A 2009-07-01 2009-07-01 深沟槽超级pn结结构及其形成方法 Pending CN101937927A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100542606A CN101937927A (zh) 2009-07-01 2009-07-01 深沟槽超级pn结结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100542606A CN101937927A (zh) 2009-07-01 2009-07-01 深沟槽超级pn结结构及其形成方法

Publications (1)

Publication Number Publication Date
CN101937927A true CN101937927A (zh) 2011-01-05

Family

ID=43391140

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100542606A Pending CN101937927A (zh) 2009-07-01 2009-07-01 深沟槽超级pn结结构及其形成方法

Country Status (1)

Country Link
CN (1) CN101937927A (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102184861A (zh) * 2011-04-08 2011-09-14 上海先进半导体制造股份有限公司 冷mos的沟槽填充方法以及冷mos的沟槽结构
CN102184860A (zh) * 2011-04-08 2011-09-14 上海先进半导体制造股份有限公司 冷mos的沟槽填充方法以及冷mos的沟槽结构
CN102184884A (zh) * 2011-04-08 2011-09-14 上海先进半导体制造股份有限公司 超结结构的深沟槽填充方法
CN102184859A (zh) * 2011-04-08 2011-09-14 上海先进半导体制造股份有限公司 冷mos超结结构的制造方法以及冷mos超结结构
CN102201345A (zh) * 2011-05-26 2011-09-28 上海先进半导体制造股份有限公司 用于深槽超结mos器件的终端结构的制作方法
CN102214582A (zh) * 2011-05-26 2011-10-12 上海先进半导体制造股份有限公司 用于深槽超结mos器件的终端结构的制作方法
CN102214581A (zh) * 2011-05-26 2011-10-12 上海先进半导体制造股份有限公司 用于深槽超结mos器件的终端结构的制作方法
CN102214583A (zh) * 2011-05-26 2011-10-12 上海先进半导体制造股份有限公司 深槽高压终端结构的制作方法以及高压半导体器件
CN102303844A (zh) * 2011-08-15 2012-01-04 上海先进半导体制造股份有限公司 Mems器件及其形成方法
CN103022086A (zh) * 2011-09-26 2013-04-03 朱江 一种半导体晶片及其制备方法
CN103515450A (zh) * 2012-06-29 2014-01-15 朱江 一种沟槽电荷补偿肖特基半导体装置及其制造方法
WO2019047988A1 (zh) * 2017-09-07 2019-03-14 无锡华润上华科技有限公司 横向双扩散金属氧化物半导体器件及其制作方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102184860A (zh) * 2011-04-08 2011-09-14 上海先进半导体制造股份有限公司 冷mos的沟槽填充方法以及冷mos的沟槽结构
CN102184884A (zh) * 2011-04-08 2011-09-14 上海先进半导体制造股份有限公司 超结结构的深沟槽填充方法
CN102184859A (zh) * 2011-04-08 2011-09-14 上海先进半导体制造股份有限公司 冷mos超结结构的制造方法以及冷mos超结结构
CN102184861A (zh) * 2011-04-08 2011-09-14 上海先进半导体制造股份有限公司 冷mos的沟槽填充方法以及冷mos的沟槽结构
CN102214582B (zh) * 2011-05-26 2013-07-10 上海先进半导体制造股份有限公司 用于深槽超结mos器件的终端结构的制作方法
CN102201345A (zh) * 2011-05-26 2011-09-28 上海先进半导体制造股份有限公司 用于深槽超结mos器件的终端结构的制作方法
CN102214582A (zh) * 2011-05-26 2011-10-12 上海先进半导体制造股份有限公司 用于深槽超结mos器件的终端结构的制作方法
CN102214581A (zh) * 2011-05-26 2011-10-12 上海先进半导体制造股份有限公司 用于深槽超结mos器件的终端结构的制作方法
CN102214583A (zh) * 2011-05-26 2011-10-12 上海先进半导体制造股份有限公司 深槽高压终端结构的制作方法以及高压半导体器件
CN102303844A (zh) * 2011-08-15 2012-01-04 上海先进半导体制造股份有限公司 Mems器件及其形成方法
CN102303844B (zh) * 2011-08-15 2014-07-09 上海先进半导体制造股份有限公司 Mems器件及其形成方法
CN103022086A (zh) * 2011-09-26 2013-04-03 朱江 一种半导体晶片及其制备方法
CN103515450A (zh) * 2012-06-29 2014-01-15 朱江 一种沟槽电荷补偿肖特基半导体装置及其制造方法
WO2019047988A1 (zh) * 2017-09-07 2019-03-14 无锡华润上华科技有限公司 横向双扩散金属氧化物半导体器件及其制作方法
CN109473476A (zh) * 2017-09-07 2019-03-15 无锡华润上华科技有限公司 一种横向双扩散金属氧化物半导体器件及其制作方法
US11227948B2 (en) 2017-09-07 2022-01-18 Csmc Technologies Fab2 Co., Ltd. Lateral double-diffused metal oxide semiconductor component and manufacturing method therefor

Similar Documents

Publication Publication Date Title
CN101937927A (zh) 深沟槽超级pn结结构及其形成方法
CN104992976B (zh) 一种vdmos器件及其制造方法
CN100552902C (zh) 沟槽型双层栅功率mos结构实现方法
CN105977154B (zh) 一种基于扩散工艺具有双缓冲层快恢复二极管芯片制造方法
CN107275407A (zh) 一种碳化硅vdmos器件及其制作方法
CN102280486A (zh) 半导体器件及其制作方法
CN105914230A (zh) 一种超低功耗半导体功率器件及制备方法
CN106876256B (zh) SiC双槽UMOSFET器件及其制备方法
CN103247529A (zh) 一种沟槽场效应器件及其制作方法
CN107221561A (zh) 一种叠层电场调制高压mosfet结构及其制作方法
CN205159322U (zh) 一种mosfet器件
CN102129997B (zh) N型超结vdmos中p型柱的形成方法
CN102148164A (zh) Vdmos器件的形成方法
CN201163629Y (zh) 带有多晶硅场板的功率mos场效应管
CN102214582B (zh) 用于深槽超结mos器件的终端结构的制作方法
CN103578967A (zh) 改善沟槽型igbt 栅极击穿能力的制备方法
CN102479699B (zh) 超级结半导体器件结构的制作方法
CN102184859A (zh) 冷mos超结结构的制造方法以及冷mos超结结构
CN103137688A (zh) 一种沟槽mos结构半导体装置及其制造方法
CN104934469A (zh) 一种igbt终端结构及其制造方法
CN106711048A (zh) 一种小电容抗辐照vdmos芯片的制造方法
CN101159237A (zh) 改善高压栅氧均匀性的预非晶化离子注入工艺
CN103531616B (zh) 一种沟槽型快恢复二极管及其制造方法
CN101937929A (zh) 深沟槽超级pn结结构及其形成方法
CN102214561A (zh) 超级结半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20110105