CN102129997B - N型超结vdmos中p型柱的形成方法 - Google Patents
N型超结vdmos中p型柱的形成方法 Download PDFInfo
- Publication number
- CN102129997B CN102129997B CN201010027302A CN201010027302A CN102129997B CN 102129997 B CN102129997 B CN 102129997B CN 201010027302 A CN201010027302 A CN 201010027302A CN 201010027302 A CN201010027302 A CN 201010027302A CN 102129997 B CN102129997 B CN 102129997B
- Authority
- CN
- China
- Prior art keywords
- type
- post
- vdmos
- formation method
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种N型超结VDMOS中P型柱的形成方法，包括步骤：步骤一、在一N型硅衬底上形成N型漏区以及N型硅外延层，在N型外延层上刻蚀出V型槽或锥形孔；步骤二、生长一层牺牲氧化层，对V型槽或锥形孔进行高能量P型杂质的注入，注入后N型外延层中的P型杂质总量与N型杂质总量相等；步骤三、对注入的P型杂质进行高温推进，形成P型柱；步骤四、去除牺牲氧化层，在V型槽或锥形孔中填满氧化硅，表面进行研磨平整，接着形成N型超结VDMOS的源区、栅极以及源、漏和栅极的金属接触。本发明能够降低工艺成本，并能实现器件的低导通电阻高耐压特性，且工艺参数的可调节性强，适用范围广。
Description
技术领域
本发明涉及一种半导体集成电路制造工艺，特别是涉及一种N型超结VDMOS中P型柱的形成方法。
背景技术
超结MOSFET中分布着交替排列的P型和N型半导体薄层，其电荷相互补偿，所以当器件处于截止状态时，施加较低电压即可使薄层耗尽，从而使P型区和N型漂移区在采用较高掺杂浓度时候能实现高的击穿电压，同时获得低导通电阻，突破了传统功率MOSFET理论极限。图1为现有的N型超结VDMOS的结构图，包括了形成于N型衬底和漏上的N型外延层，形成于所述N型外延层中的P型柱，以及形成于P型柱上方的P阱以及P阱中的源区，所述P阱作为器件的背栅，在P阱和漏端之间的N型外延层作为器件的漂移区；一多晶硅栅形成于所述背栅和漂移区上并通过一栅氧化层做隔离层。源区和P型柱通过一P型重掺杂区形成欧姆接触并通过金属接触引出源极和背栅极；栅极和漏极直接通过一金属接触引出。
其中P型柱的实现方法主要有两类，一种是边生长N型外延层边对P柱区域进行注入，另一种是N型外延层生长结束后对P柱区域刻蚀深槽并生长P型外延层。但这两种方式的外延生长成本较高，工艺流程时间较长，且与耐压性能和导通电阻相关的工艺参数的可调节性差。
发明内容
本发明所要解决的技术问题是提供一种N型超结VDMOS中P型柱的形成方法，能够降低工艺成本，并能实现器件的低导通电阻高耐压特性，且工艺参数的可调节性强，适用范围广。
为解决上述技术问题，本发明提供的N型超结VDMOS中P型柱的形成方法，包括如下步骤：
步骤一、在一N型衬底上形成N型漏区以及N型外延层，所述N型外延层的杂质体浓度为1E14～1E15cm-3；在所述N型外延层上采用各向异性刻蚀形成V型槽或锥形孔，开口张角为15°～30°，开口宽度为2～5μm，槽间距为10μm，槽深度比外延层厚度浅0～10μm。所述V型槽或锥形孔的开口宽度、深度和间距根据不同需求进行调整。
步骤二、生长一层厚度为
牺牲氧化层；对所述V型槽或锥形孔进行高能量P型杂质的注入，所述高能量P型杂质注入的杂质为硼、注入能量为1000keV～2000keV，剂量为1E12～1E13cm-2，注入后所述N型外延层中的P型杂质总量与N型杂质总量相等。
步骤三、对所述注入的P型杂质进行高温推进，形成所述P型柱，所述高温推进的温度为1100～1200℃，时间为1～3小时，所述P型柱区的厚度为N型区厚度的几分之一至一倍。
步骤四、去除所述牺牲氧化层，在所述V型槽或锥形孔中填满氧化硅，表面进行研磨平整，接着形成所述N型超级VDMOS的源区、栅极以及源、漏和栅极的金属接触。
本发明通过对P型柱深槽或孔区进行P型杂质的注入和高温推进来形成P型柱，N型外延可一次淀积完成，其杂质体浓度可调，P型柱不需要成本较高的P型外延淀积工艺，且P型杂质的条件可根据应用需求进行调节，工艺成本低，调节性好，适用范围广；能用于低导通电阻高耐压VDMOS的制造。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1为现有的N型超结VDMOS的结构图；
图2为本发明N型超结VDMOS中P型柱的形成方法流程图；
图3-图10为本发明的各步骤中N型超结VDMOS的结构图。
具体实施方式
如图2所示，本发明实施例提供的N型超结VDMOS中P型柱的形成方法，包括如下步骤：
步骤一、如图3所示，在体浓度为1E19～1E20cm-3的N型硅衬底上生长一层轻掺杂的N型硅外延层，所述N型硅外延层的杂质体浓度为1E14～1E15cm-3，外延层厚度由应用范围决定，其中所述N型衬底用作为器件的漏区。如图4所示，生长氧化硅掩膜层，光刻定义出V型槽区域，并刻蚀形成以所述氧化硅为硬掩膜的V型槽区域。如图5所示，以所述氧化硅为硬掩膜刻蚀所述N型硅外延层，形成V型槽，其槽深、开口尺寸以及槽间距可根据实际应用调节，其范围为：开口张角为15°～30°，开口宽度为2～5μm，槽间距为10μm，槽深度比外延层厚度浅0～10μm。
步骤二、如图6所示，生长一层厚度为
牺牲氧化层。如图7所示，对所述V型槽孔进行高能量P型杂质的注入，所述高能量P型杂质注入的杂质为硼、注入能量为1000keV～2000keV，剂量为1E12～1E13cm-2，注入后所述N型外延层中的P型杂质总量与N型杂质总量应保持相等，视应用和设计而定。
步骤三、如图8所示，对所述注入的P型杂质进行高温推进，形成所述P型柱，所述高温推进的温度为1100～1200℃，时间为1～3小时，所述P型柱区的厚度为N型区厚度的几分之一至一倍，取决于P型区杂质体浓度和N型外延层杂质体浓度的差异，总量应保持相等。
步骤四、如图9所示，去除所述牺牲氧化层和氧化硅掩膜层，在所述V型槽中填满氧化硅，对表面进行研磨平整。如图10所示，形成所述N型超级VDMOS的源区、栅极以及源、漏和栅的金属接触。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (7)
1.一种N型超结VDMOS中P型柱的形成方法，其特征在于，包括如下步骤：
步骤一、在一N型硅衬底上形成N型漏区以及N型硅外延层，在所述N型硅外延层上刻蚀出V型槽或锥形孔；
步骤二、在所述V型槽或锥形孔的底部表面和侧壁表面生长一层牺牲氧化层，对所述V型槽或锥形孔进行高能量P型杂质的注入，注入后所述N型硅外延层中的P型杂质总量与N型杂质总量相等；
步骤三、对所述注入的P型杂质进行高温推进，形成所述P型柱；
步骤四、去除所述牺牲氧化层，在所述V型槽或锥形孔中填满氧化硅，表面进行研磨平整，接着形成所述N型超结VDMOS的源区、栅极以及源、漏和栅极的金属接触。
2.如权利要求1所述的N型超结VDMOS中P型柱的形成方法，其特征在于：步骤一中所述N型硅外延层的杂质体浓度为1E14～1E15cm-3。
3.如权利要求1所述的N型超结VDMOS中P型柱的形成方法，其特征在于：步骤一中所述V型槽或锥形孔采用各向异性刻蚀形成，开口张角为15°～30°，开口宽度为2～5μm，槽间距为10μm，槽深度比所述N型硅外延层厚度浅0～10μm。
4.如权利要求1所述的N型超结VDMOS中P型柱的形成方法，其特征在于：步骤二中所述牺牲氧化层的厚度为
5.如权利要求1所述的N型超结VDMOS中P型柱的形成方法，其特征在于：步骤二中所述高能量P型杂质注入的杂质为硼、注入能量为1000keV～2000keV，剂量为1E12～1E13cm-2。
6.如权利要求1所述的N型超结VDMOS中P型柱的形成方法，其特征在于：步骤三中所述高温推进的温度为1100～1200℃，时间为1～3小时。
7.如权利要求1或5或6所述的N型超结VDMOS中P型柱的形成方法，其特征在于：所述P型柱区的厚度为N型区厚度的几分之一至一倍。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010027302A CN102129997B (zh) | 2010-01-18 | 2010-01-18 | N型超结vdmos中p型柱的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010027302A CN102129997B (zh) | 2010-01-18 | 2010-01-18 | N型超结vdmos中p型柱的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102129997A CN102129997A (zh) | 2011-07-20 |
| CN102129997B true CN102129997B (zh) | 2012-10-03 |
Family
ID=44268025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010027302A Active CN102129997B (zh) | 2010-01-18 | 2010-01-18 | N型超结vdmos中p型柱的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102129997B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103022087A (zh) * | 2011-09-26 | 2013-04-03 | 朱江 | 一种半导体晶片及其制造方法 |
| CN103123898B (zh) * | 2011-11-21 | 2015-12-02 | 上海华虹宏力半导体制造有限公司 | 超级结双扩散金属氧化物半导体器件的制作方法 |
| CN104217963A (zh) * | 2014-09-01 | 2014-12-17 | 吉林华微电子股份有限公司 | 通过开锥孔进行锥槽离子注入制作半导体器件超级结的方法 |
| CN104392932A (zh) * | 2014-12-10 | 2015-03-04 | 中国电子科技集团公司第四十七研究所 | 一种vdmos器件及其制造方法 |
| CN105575781B (zh) * | 2016-01-29 | 2018-06-19 | 上海华虹宏力半导体制造有限公司 | 沟槽型超级结的制造方法 |
| CN106783620B (zh) * | 2016-12-05 | 2019-11-15 | 西安龙腾新能源科技发展有限公司 | 抗emi的超结vdmos器件结构及其制备方法 |
-
2010
- 2010-01-18 CN CN201010027302A patent/CN102129997B/zh active Active
Non-Patent Citations (1)
| Title |
|---|
| JP特开2007-235080A 2007.09.13 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102129997A (zh) | 2011-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102129997B (zh) | N型超结vdmos中p型柱的形成方法 | |
| CN105264667A (zh) | 碳化硅半导体装置及其制造方法 | |
| CN104637821B (zh) | 超级结器件的制造方法 | |
| US9960268B2 (en) | Semiconductor devices, power semiconductor devices, and methods for forming a semiconductor device | |
| WO2012158438A1 (en) | Sic devices with high blocking voltage terminated by a negative bevel | |
| US8872278B2 (en) | Integrated gate runner and field implant termination for trench devices | |
| US9520463B2 (en) | Super junction semiconductor device including edge termination | |
| CN105810754B (zh) | 一种具有积累层的金属氧化物半导体二极管 | |
| JP2012204636A (ja) | 半導体装置およびその製造方法 | |
| CN219513110U (zh) | 一种igbt器件 | |
| US20180026143A1 (en) | Super-junction schottky diode | |
| CN114005877A (zh) | 一种超薄超结igbt器件及制备方法 | |
| CN115714141A (zh) | JFET注入型N沟道SiC MOSFET器件及其制备方法 | |
| CN102129998B (zh) | N型超结vdmos中多晶硅p型柱的形成方法 | |
| CN102157377B (zh) | 超结vdmos器件及其制造方法 | |
| CN102104026B (zh) | 集成有肖特基二极管的功率mos晶体管器件的制造方法 | |
| KR100902585B1 (ko) | 트렌치 게이트형 모스트랜지스터 및 그 제조방법 | |
| CN104681438A (zh) | 一种半导体器件的形成方法 | |
| CN103378171A (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| CN205282480U (zh) | 一种具有双缓冲层的fs型igbt器件 | |
| CN104465773A (zh) | 金属氧化物半导体场效应管的终端结构及其制造方法 | |
| CN105826195A (zh) | 一种超结功率器件及其制作方法 | |
| US9029250B2 (en) | Method for producing semiconductor regions including impurities | |
| CN102956487A (zh) | 隔离型功率晶体管的制造方法 | |
| CN102956489B (zh) | 沟槽晶体管的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140115 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20140115 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Patentee before: Shanghai Huahong NEC Electronics Co., Ltd. |