CN105575781B - 沟槽型超级结的制造方法 - Google Patents
沟槽型超级结的制造方法 Download PDFInfo
- Publication number
- CN105575781B CN105575781B CN201610064085.9A CN201610064085A CN105575781B CN 105575781 B CN105575781 B CN 105575781B CN 201610064085 A CN201610064085 A CN 201610064085A CN 105575781 B CN105575781 B CN 105575781B
- Authority
- CN
- China
- Prior art keywords
- layer
- groove
- type
- manufacturing
- super junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 230000004048 modification Effects 0.000 claims abstract description 27
- 238000012986 modification Methods 0.000 claims abstract description 27
- 238000000407 epitaxy Methods 0.000 claims abstract description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 12
- 239000010703 silicon Substances 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 29
- 230000008569 process Effects 0.000 claims description 16
- 150000002500 ions Chemical class 0.000 claims description 13
- 238000006396 nitration reaction Methods 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 238000003701 mechanical milling Methods 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical group CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 3
- 230000004913 activation Effects 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 230000008859 change Effects 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 230000006872 improvement Effects 0.000 abstract description 7
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 238000000151 deposition Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 230000008439 repair process Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Element Separation (AREA)
Abstract
本发明公开了一种沟槽型超级结的制造方法，先在硅片的N型外延层中采用简便的刻蚀工艺形成倾斜的深沟槽，通过在深沟槽刻蚀完成后淀积一层角度修正膜层，在深沟槽侧壁形成一层保护膜层，利用填充性能较差的角度修正膜层在侧壁上形成的上厚下薄的特点，通过P型离子注入，将改善后较为垂直的P型柱形貌保持在N型外延层中，然后再取出该角度修正膜层，进行正常的P型外延填充，使得P型柱的最终形貌变得垂直，有利于反向击穿电压BV的改善，而又不会带来P型外延填充难度的提升。
Description
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种沟槽型超级结的制造方法。
背景技术
超级结为由形成于半导体衬底中的交替排列的P型薄层和N型薄层组成，现有超级结的制造方法中包括沟槽型超级结的制造方法，这种方法是通过沟槽工艺制作超级结器件，需要先在半导体衬底如硅衬底表面的N型掺杂外延层上刻蚀一定深度和宽度的深沟槽，然后利用外延填充(EPI Filling)的方式在刻出的深沟槽上填充P型掺杂的硅外延，并且要求填充区域具有完好的晶体结构，以便后续流程制作高性能的器件。利用深沟槽和外延填充的方法制作超级结器件，对于深沟槽刻蚀和外延填充都是一种挑战，动辄大于10的深宽比，使得这种器件的制作非常困难，在提升器件的性能的同时一般都要求更高的工艺能力。
图1所示是现有沟槽型超级结的制造方法形成的超级结在后续热过程之后的结构示意图；现有方法包括如下步骤：
步骤一、提供一半导体衬底如硅衬底1，在所述半导体衬底1表面形成有N型外延层12。
步骤二、采用光刻刻蚀工艺在N型外延层12中形成多个沟槽。
步骤三、采用外延生长在所述沟槽中填充P型外延层13，P型外延层13会同时延伸到所述沟槽外部的所述N型外延层12表面。
步骤四、进行化学机械研磨工艺将沟槽外部的P型外延层13去除，沟槽区域内的P型外延层13和沟槽外部的表面相平，最后形成由填充于沟槽中的所述P型外延层10组成的P型薄层和由所述沟槽之间的所述N型外延层12组成N型薄层交替排列结构，该P型薄层和N型薄层交替排列的结构即为超级结。
超级结形成之后，后续需要制作超级结器件，后续超级结器件制作过程中会包括P型体区(Pbody)推进等一系列热过程中，已制作完成的P型薄层也称P型柱(P-Pillar)也会受到很大的推进，根据工艺不同，单边推进量可能接近1微米，图1中标记13a所示区域即为P型薄层13在后续热过程后的硼向外横向扩散到N型薄层12中的区域，现有方法形成的P型薄层13会产生较多的外扩，P型薄层13和N型薄层12之间的掺杂会互相抵消效应(counterdope)，最后会使得N型薄层12具有导电性能导电通道的有效宽度变窄，从而会损失器件性能，损失工艺能力。
深沟槽的角度对于器件性能有非常大的影响，目前市面流行产品的深沟槽角度在88～89度左右，如图1所示。倾斜的深沟槽(Trench)对于器件反向击穿电压的提高不利。垂直角度的深沟槽不仅难以刻蚀，而且对于外延填充(EPI Filling)工艺形成很大的挑战。
发明内容
本发明所要解决的技术问题是提供一种沟槽型超级结的制造方法，能使得P型柱的最终形貌变得垂直，有利于反向击穿电压BV的改善，而又不会带来P型外延填充难度的提升。
为解决上述技术问题，本发明提供的沟槽型超级结的制造方法，其包括如下步骤：
一.在硅片的N型外延层表面形成ONO介质层；
二.利用光刻先定义出深沟槽的图形，然后利用干法刻蚀将所述ONO介质层刻开；之后去除光刻胶，利用ONO介质层作为硬掩膜进行深沟槽的刻蚀，深沟槽上宽下窄，深沟槽的侧壁同硅片表面的夹角在87～89.5度之间；之后淀积角度修正膜层；
三.分别对深沟槽两侧的侧壁进行倾斜P型离子注入；
四.去除角度修正膜层及ONO介质层的上部氧化层及氮化层，保留ONO介质层的下部氧化层；
五.利用外延填充工艺,在所述深沟槽中填充P型外延层；之后去除深沟槽外部的P型外延层，去除ONO介质层的下部氧化层；
六.利用后续工艺流程汇总的热过程激活步骤三注入的P型离子。
较佳的，步骤一中，N型外延层的厚度为15～60um。
较佳的，步骤一中，所述ONO介质层的氮化层上部氧化层厚度为100～2000埃，氮化层厚度为100～1500埃，氮化层下部氧化层厚度为0.5～3um。
较佳的，所述角度修正膜层为氧化硅膜层或氮化硅膜层。
较佳的，所述氧化硅膜层为TEOS OX。
较佳的，所述角度修正膜层的厚度为0.3～2um。
较佳的，步骤三中，对深沟槽两侧的侧壁注入的P型离子为B。
较佳的，步骤四中，利用湿法去除角度修正膜层及ONO介质层的上部氧化层及氮化层。
较佳的，步骤五中，利用化学机械研磨工艺去除深沟槽外部的P型外延层，利用湿法去除ONO介质层的下部氧化层。
本发明的沟槽型超级结的制造方法，先在硅片的N型外延层(NEPI)中采用简便的刻蚀工艺形成倾斜的深沟槽(Trench)，通过在深沟槽刻蚀完成后淀积(Dep)一层角度修正膜层，在深沟槽(Trench)侧壁形成一层保护膜层。本发明的沟槽型超级结的制造方法，利用填充性能较差的角度修正膜层在侧壁上形成的上厚下薄的特点，通过P型离子注入，将改善后较为垂直的P型柱(P-Pillar)形貌保持在N型外延层(NEPI)中，然后再取出该角度修正膜层，进行正常的P型外延填充，使得P型柱(P-Pillar)的最终形貌变得垂直，有利于反向击穿电压BV的改善，而又不会带来P型外延填充难度的提升。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有沟槽型超级结的制造方法形成的超级结在后续热过程之后的结构示意图；
图2是本发明的沟槽型超级结的制造方法一实施例形成ONO介质层示意图；
图3是本发明的沟槽型超级结的制造方法一实施例深沟槽刻蚀并淀积角度修正膜层示意图；
图4是本发明的沟槽型超级结的制造方法一实施例对深沟槽两侧的侧壁进行P型离子注入示意图；
图5是本发明的沟槽型超级结的制造方法一实施例去除角度修正膜层及上部氧化层、氮化层示意图；
图6是本发明的沟槽型超级结的制造方法一实施例填充P型外延层示意图；
图7是本发明的沟槽型超级结的制造方法一实施例制造的沟槽型超级结的P型柱形貌示意图。
具体实施方式
实施例一
沟槽型超级结的制造方法，包括以下步骤：
一.在硅片的N型外延层(NEPI)12表面形成ONO(Oxide-Nitride-Oxide,氧化层-氮化层-氧化层)介质层20，如图2所示；
二.利用光刻先定义出深沟槽(Trench)的图形，然后利用干法刻蚀将前面所述ONO介质层20刻开；之后去除光刻胶，利用ONO介质层20作为硬掩膜(Hard Mask)进行深沟槽的刻蚀，深沟槽上宽下窄，深沟槽的侧壁同硅片表面(或者N型外延层底面)的夹角在87～89.5度之间；之后淀积角度修正膜层30，如图3所示；
三.分别对深沟槽两侧的侧壁进行倾斜P型离子注入,P型离子注入方向同深沟槽的侧壁的夹角在4～176度之间，如图4所示；
四.去除角度修正膜层30及ONO介质层20的上部氧化层及氮化层，保留ONO介质层20的下部氧化层，如图5所示；
五.利用外延填充(EPI Filling)工艺,在所述深沟槽中填充P型外延层13；之后去除深沟槽外部的P型外延层13，去除ONO介质层20的下部氧化层，如图6所示；
六.利用后续工艺流程汇总的热过程激活步骤三注入的P型离子。此时P型柱(P-Pillar)形貌如图7所示。
实施例一的沟槽型超级结的制造方法，先在硅片的N型外延层(NEPI)中采用简便的刻蚀工艺形成倾斜的深沟槽(Trench)，通过在深沟槽刻蚀完成后淀积(Dep)一层角度修正膜层，在深沟槽(Trench)侧壁形成一层保护膜层。实施例一的沟槽型超级结的制造方法，利用填充性能较差的角度修正膜层在侧壁上形成的上厚下薄的特点，通过P型离子注入，将改善后较为垂直的P型柱(P-Pillar)形貌保持在N型外延层(NEPI)中，然后再取出该角度修正膜层，进行正常的P型外延填充，使得P型柱(P-Pillar)的最终形貌变得垂直，有利于反向击穿电压BV的改善，而又不会带来P型外延填充难度的提升。
实施例二
基于实施例一的沟槽型超级结的制造方法，步骤一中，N型外延层(NEPI)12的厚度一般为15～60um。
所述ONO介质层的各层厚度可根据实际需求增加或减少。其典型范围为：氮化层上部氧化层厚度约100～2000埃，氮化层厚度约100～1500埃，氮化层下部氧化层厚度约0.5～3um。
实施例三
基于实施例一的沟槽型超级结的制造方法，步骤二中，角度修正膜层30可以为氧化硅膜层(例如TEOS OX，)或氮化硅膜层，其他膜层也可以。
角度修正膜层30厚度可根据实际工艺及设计灵活调整，角度修正膜层30的典型厚度约0.3～2um。
实施例三的沟槽型超级结的制造方法，利用ONO介质层作为硬掩膜(Hard Mask)进行深沟槽的刻蚀，此时ONO介质层中的上部氧化层仍保留有超过一半厚度，然后淀积角度修正膜层。
实施例四
基于实施例一的沟槽型超级结的制造方法，步骤三中，对深沟槽两侧的侧壁注入的P型离子一般为B(硼)，注入剂量根据实际匹配需求决定。注入角度可以根据实际的深沟槽倾斜角度、角度修正膜层的厚度和覆盖情况来更改。
实施例五
基于实施例一的沟槽型超级结的制造方法，步骤四中，可以利用湿法去除角度修正膜层30及ONO介质层20的上部氧化层及氮化层。
步骤五中，可以利用化学机械研磨工艺(CMP)去除深沟槽外部的P型外延层13，利用湿法去除ONO介质层20的下部氧化层。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (9)
1.一种沟槽型超级结的制造方法，其特征在于，包括如下步骤：
一.在硅片的N型外延层表面形成ONO介质层；
二.利用光刻先定义出深沟槽的图形，然后利用干法刻蚀将所述ONO介质层刻开；之后去除光刻胶，利用ONO介质层作为硬掩膜进行深沟槽的刻蚀，深沟槽上宽下窄，深沟槽的侧壁同硅片表面的夹角在87～89.5度之间；之后淀积角度修正膜层，在深沟槽侧壁上形成上厚下薄的角度修正膜层；
三.分别对深沟槽两侧的侧壁进行倾斜P型离子注入；
四.去除角度修正膜层及ONO介质层的上部氧化层及氮化层，保留ONO介质层的下部氧化层；
五.利用外延填充工艺,在所述深沟槽中填充P型外延层；之后去除深沟槽外部的P型外延层，去除ONO介质层的下部氧化层；
六.利用后续工艺流程汇总的热过程激活步骤三注入的P型离子。
2.根据权利要求1所述的沟槽型超级结的制造方法，其特征在于，
步骤一中，N型外延层的厚度为15～60um。
3.根据权利要求1所述的沟槽型超级结的制造方法，其特征在于，
步骤一中，所述ONO介质层的氮化层上部氧化层厚度为100～2000埃，氮化层厚度为100～1500埃，氮化层下部氧化层厚度为0.5～3um。
4.根据权利要求1所述的沟槽型超级结的制造方法，其特征在于，
所述角度修正膜层为氧化硅膜层或氮化硅膜层。
5.根据权利要求1所述的沟槽型超级结的制造方法，其特征在于，
所述氧化硅膜层为TEOS OX。
6.根据权利要求1所述的沟槽型超级结的制造方法，其特征在于，
所述角度修正膜层的厚度为0.3～2um。
7.根据权利要求1所述的沟槽型超级结的制造方法，其特征在于，
步骤三中，对深沟槽两侧的侧壁注入的P型离子为B。
8.根据权利要求1所述的沟槽型超级结的制造方法，其特征在于，
步骤四中，利用湿法去除角度修正膜层及ONO介质层的上部氧化层及氮化层。
9.根据权利要求1所述的沟槽型超级结的制造方法，其特征在于，
步骤五中，利用化学机械研磨工艺去除深沟槽外部的P型外延层，利用湿法去除ONO介质层的下部氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610064085.9A CN105575781B (zh) | 2016-01-29 | 2016-01-29 | 沟槽型超级结的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610064085.9A CN105575781B (zh) | 2016-01-29 | 2016-01-29 | 沟槽型超级结的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105575781A CN105575781A (zh) | 2016-05-11 |
| CN105575781B true CN105575781B (zh) | 2018-06-19 |
Family
ID=55885791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610064085.9A Active CN105575781B (zh) | 2016-01-29 | 2016-01-29 | 沟槽型超级结的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105575781B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109216175B (zh) * | 2017-07-03 | 2021-01-08 | 无锡华润上华科技有限公司 | 半导体器件的栅极结构及其制造方法 |
| CN107359116B (zh) * | 2017-07-12 | 2020-12-04 | 叶豪 | 一种埋层外延超结二极管及其制作方法 |
| JP2019040954A (ja) * | 2017-08-23 | 2019-03-14 | トヨタ自動車株式会社 | 半導体装置 |
| CN107946175B (zh) * | 2017-11-06 | 2020-08-11 | 上海华虹宏力半导体制造有限公司 | 沟槽外延的填充方法 |
| US11569345B2 (en) * | 2020-11-23 | 2023-01-31 | Alpha And Omega Semiconductor (Cayman) Ltd. | Gas dopant doped deep trench super junction high voltage MOSFET |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102129997A (zh) * | 2010-01-18 | 2011-07-20 | 上海华虹Nec电子有限公司 | N型超结vdmos中p型柱的形成方法 |
| CN103247534A (zh) * | 2012-02-14 | 2013-08-14 | 茂达电子股份有限公司 | 具有超级结的功率晶体管组件的制作方法 |
| CN104637821A (zh) * | 2015-01-19 | 2015-05-20 | 上海华虹宏力半导体制造有限公司 | 超级结器件的制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7736976B2 (en) * | 2001-10-04 | 2010-06-15 | Vishay General Semiconductor Llc | Method for fabricating a power semiconductor device having a voltage sustaining layer with a terraced trench facilitating formation of floating islands |
| US7507631B2 (en) * | 2006-07-06 | 2009-03-24 | International Business Machines Corporation | Epitaxial filled deep trench structures |
-
2016
- 2016-01-29 CN CN201610064085.9A patent/CN105575781B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102129997A (zh) * | 2010-01-18 | 2011-07-20 | 上海华虹Nec电子有限公司 | N型超结vdmos中p型柱的形成方法 |
| CN103247534A (zh) * | 2012-02-14 | 2013-08-14 | 茂达电子股份有限公司 | 具有超级结的功率晶体管组件的制作方法 |
| CN104637821A (zh) * | 2015-01-19 | 2015-05-20 | 上海华虹宏力半导体制造有限公司 | 超级结器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105575781A (zh) | 2016-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105575781B (zh) | 沟槽型超级结的制造方法 | |
| TWI481030B (zh) | 具有鰭式電晶體之系統及裝置以及其使用、製造和運作方法 | |
| CN102569411B (zh) | 半导体器件及其制作方法 | |
| CN101958283B (zh) | 获得交替排列的p型和n型半导体薄层结构的方法及结构 | |
| CN105470307B (zh) | 沟槽栅功率晶体管及其制造方法 | |
| CN105489500B (zh) | 超结vdmos的制备方法及其超结vdmos器件 | |
| CN104347422B (zh) | 带静电释放保护电路的沟槽式mos晶体管的制造方法 | |
| CN102891169A (zh) | 具有新型结构的高压(hv)器件端接及其制备方法 | |
| US20100093136A1 (en) | Process for manufacturing a charge-balance power diode and an edge-termination structure for a charge-balance semiconductor power device | |
| TW201133641A (en) | Method for forming a thick bottom oxide (TBO) in a trench MOSFET | |
| CN103855018A (zh) | 沟槽底部进行离子注入调节bv和改善导通电阻的方法 | |
| CN102737970B (zh) | 半导体器件及其栅介质层制造方法 | |
| CN106298479B (zh) | 一种功率器件的结终端扩展结构及其制造方法 | |
| CN102315093A (zh) | 沟槽填充后平坦化的工艺方法 | |
| JP2000188345A (ja) | 浅溝絶縁による半導体不揮発性メモリ装置の製作過程 | |
| CN102479699B (zh) | 超级结半导体器件结构的制作方法 | |
| CN109461767A (zh) | 一种超结结构及其制作方法 | |
| CN106663698A (zh) | 具有l形栅极的分栅半导体器件 | |
| CN106158868A (zh) | 掩膜式只读存储阵列、其制作方法以及存储器的制作方法 | |
| CN103187280A (zh) | 鳍式场效应晶体管的制作方法 | |
| CN110391184A (zh) | 第零层层间膜的制造方法 | |
| CN110767744B (zh) | 超级结及其制造方法 | |
| CN101350328A (zh) | 栅氧化层的制造方法 | |
| CN106257646B (zh) | 嵌入pip电容的cmos制作方法 | |
| CN101887847B (zh) | 形成交替的p型和n型单晶硅结构的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |