CN102956487A - 隔离型功率晶体管的制造方法 - Google Patents

隔离型功率晶体管的制造方法 Download PDF

Info

Publication number
CN102956487A
CN102956487A CN2011102423280A CN201110242328A CN102956487A CN 102956487 A CN102956487 A CN 102956487A CN 2011102423280 A CN2011102423280 A CN 2011102423280A CN 201110242328 A CN201110242328 A CN 201110242328A CN 102956487 A CN102956487 A CN 102956487A
Authority
CN
China
Prior art keywords
medium layer
power transistor
isolated form
form power
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102423280A
Other languages
English (en)
Other versions
CN102956487B (zh
Inventor
韩峰
段文婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN201110242328.0A priority Critical patent/CN102956487B/zh
Publication of CN102956487A publication Critical patent/CN102956487A/zh
Application granted granted Critical
Publication of CN102956487B publication Critical patent/CN102956487B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种隔离型功率晶体管的制造方法，本发明方法通过在栅多晶硅顶部形成的绝缘介质层、以及绝缘介质层侧面形成的侧壁介质层作为刻蚀形成器件之间的隔离层沟槽的硬掩膜，不需要增加额外的掩膜版就能在晶体管之间形成绝缘隔离层，既不会降低芯片内晶体管的密度，又能减少器件之间的串扰影响，有利于提高减少晶体管尺寸和提高芯片内晶体管的密度，能获得具有更小的导通电阻、更低的饱和压降和更大的电流驱动能力的功率器件。本发明方法因为不需要增加额外的掩膜版，所以还能降低制造成本。

Description

隔离型功率晶体管的制造方法
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种隔离型功率晶体管的制造方法。
背景技术
在功率和高压器件的应用中，希望晶体管的导通电阻更小、饱和压降更低、电流驱动能力更大，如何能在一定的芯片面积内集成更多的器件就显得尤为重要。但随着器件密度的提高，芯片元胞内晶体管之间的距离越来越小，相邻器件之间的串扰将可能彼此影响，进而影响芯片性能。
发明内容
本发明所要解决的技术问题是提供一种隔离型功率晶体管的制造方法，不需要增加额外的掩膜版就能在晶体管之间形成绝缘隔离层，既不会降低芯片内晶体管的密度，又能减少器件之间的串扰影响，有利于提高减少晶体管尺寸和提高芯片内晶体管的密度，能获得具有更小的导通电阻、更低的饱和压降和更大的电流驱动能力的功率器件。
为解决上述技术问题，本发明提供一种隔离型功率晶体管的制造方法，隔离型功率晶体管的栅极为沟槽型结构，包括如下步骤：
步骤一、在顶部形成有P型阱的N型承压区上形成沟槽，该沟槽穿过所述P型阱并进入到所述N型承压区中，在所述沟槽的底部和侧壁表面形成栅氧化层。
步骤二、在所述沟槽中填入N型栅多晶硅，所述栅多晶硅的顶部进入所述P型阱中但未将所述沟槽填满，所述栅极由所述栅多晶硅形成；在所述沟槽中再填入绝缘介质层，所述绝缘介质层位于所述栅多晶硅的顶部并将所述沟槽完全填满。
步骤三、以所述绝缘介质层为第一掩膜进行第一次刻蚀，所述第一次刻蚀是对所述沟槽外的所述P型阱进行刻蚀，所述P型阱被刻蚀掉部分厚度。
步骤四、在所述绝缘介质层的侧面形成侧墙介质层；以所述绝缘介质层和所述侧墙介质层为第二掩膜进行第二次刻蚀并形成第二沟槽，所述第二次刻蚀的刻蚀深度大于所述P型阱的深度、所述第二沟槽穿过所述P型阱并进入到所述N型承压区中。
步骤五、淀积第二绝缘介质层将所述第二沟槽填满。
步骤六、去除所述侧墙介质层；进行源极注入形成源极，进行背栅接触注入形成背栅接触区；形成金属接触。
进一步的改进是，步骤一中所述N型承压区为外延层、或直拉单晶硅、或区熔单晶硅；所述N型承压区的掺杂杂质为磷或砷，掺杂杂质的体浓度为1.0E13cm-3～1.0E16cm-3；所述沟槽的深度为1μm～5μm；所述栅氧化层采用热氧化工艺形成，所述栅氧化层的厚度为
进一步的改进是，步骤二中所述栅多晶硅的掺杂杂质为磷或砷、掺杂杂质的体浓度为1.0E19cm-3～1.0E21cm-3；所述绝缘介质层的组成材料为氧化硅、氮化硅或氮氧化硅，厚度为0.5μm～2μm。
进一步的改进是，步骤三中所述第一次刻蚀的刻蚀深度不超过所述绝缘介质层的深度。
进一步的改进是，步骤四中所述侧墙介质层的组成材料为氧化硅、氮化硅或氮氧化硅，厚度为0.5μm～2μm；所述第二沟槽的宽度为0.5μm以上。
进一步的改进是，所述第二绝缘介质层的组成材料为氧化硅。
进一步的改进是，所述源极注入和所述背栅接触注入都是由掩膜版定义；所述源极注入的杂质为磷或砷、注入剂量为1.0E14cm-2～1.0E16cm-2；所述背栅接触注入杂质为硼或氟化硼，注入剂量为1.0E14cm-2～1.0E16cm-2。
进一步的改进是，所述隔离型功率晶体管为一种硅基器件，或者所述隔离型功率晶体管为一种化合物半导体器件；所述隔离型功率晶体管为纵向双扩散场效应晶体管；或者，所述隔离型功率晶体管为绝缘栅双极晶体管。
为解决上述技术问题，本发明提供另一种隔离型功率晶体管的制造方法，隔离型功率晶体管的栅极为表面型结构，包括如下步骤：
步骤一、在N型承压区的表面由下往上依次形成栅氧化层、栅多晶硅和绝缘介质层；采用光刻刻蚀对所述绝缘介质层和所述栅多晶硅进行刻蚀形成所述栅极。
步骤二、以所述绝缘介质层为第一掩膜进行离子注入形成P型阱并对所述P型阱进行退火推进，推进到所述栅多晶硅底部的部分所述P型阱组成沟道区。
步骤三、在所述绝缘介质层的侧面形成侧墙介质层；以所述绝缘介质层和所述侧墙介质层为第二掩膜进行第二次刻蚀并形成第二沟槽，所述第二次刻蚀的刻蚀深度大于所述P型阱的深度、所述第二沟槽穿过所述P型阱并进入到所述N型承压区中。
步骤四、淀积第二绝缘介质层将所述第二沟槽填满。
步骤五、去除所述侧墙介质层；进行源极注入形成源极，进行背栅接触注入形成背栅接触区；形成金属接触。
进一步的改进是，步骤一中所述绝缘介质层的组成材料为氧化硅、氮化硅或氮氧化硅，厚度为0.5μm～2μm。
进一步的改进是，步骤二中所述P型阱的离子注入的杂质为硼或氟化硼，注入剂量为1.0E13cm-2～1.0E14cm-2；所述P型阱的退火温度为1000℃～1200℃。
进一步的改进是，步骤三中所述侧墙介质层的组成材料为氧化硅、氮化硅或氮氧化硅，厚度为0.5μm～2μm；所述第二沟槽的宽度为0.5μm以上。
进一步的改进是，所述第二绝缘介质层的组成材料为氧化硅。
进一步的改进是，所述源极注入和所述背栅接触注入都是由掩膜版定义；所述源极注入的杂质为磷或砷、注入剂量为1.0E14cm-2～1.0E16cm-2；所述背栅接触注入杂质为硼或氟化硼，注入剂量为1.0E14cm-2～1.0E16cm-2。
进一步的改进是，所述隔离型功率晶体管为一种硅基器件，或者所述隔离型功率晶体管为一种化合物半导体器件；所述隔离型功率晶体管为纵向双扩散场效应晶体管；或者，所述隔离型功率晶体管为绝缘栅双极晶体管。
本发明方法通过在栅多晶硅顶部形成的绝缘介质层、以及绝缘介质层侧面形成的侧壁介质层作为刻蚀形成器件之间的隔离层沟槽即所述第二沟槽的硬掩膜，不需要增加额外的掩膜版就能在晶体管之间形成绝缘隔离层即所述第二绝缘介质层，既不会降低芯片内晶体管的密度，又能减少器件之间的串扰影响，有利于提高减少晶体管尺寸和提高芯片内晶体管的密度，能获得具有更小的导通电阻、更低的饱和压降和更大的电流驱动能力的功率器件。本发明方法因为不需要增加额外的掩膜版，所以还能降低制造成本。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例一方法流程图；
图2-图7C是本发明实施例一方法的各步骤中的器件结构示意图；
图8是本发明实施例二方法流程图；
图9-图13B是本发明实施例二方法的各步骤中的器件结构示意图。
具体实施方式
如图1所示，是本发明实施例一方法流程图；如图2至图7C所示是本发明实施例一方法的各步骤中的器件结构示意图。本发明实施例一隔离型功率晶体管的制造方法所制备的隔离型功率晶体管的栅极为沟槽型结构，本发明实施例一方法包括如下步骤：
步骤一、如图2所示，在顶部形成有P型阱2的N型承压区1上形成沟槽，该沟槽穿过所述P型阱2并进入到所述N型承压区1中，在所述沟槽的底部和侧壁表面形成栅氧化层3。
所述隔离型功率晶体管能为一种硅基器件、或者为一种化合物半导体器件。所述隔离型功率晶体管为硅基器件时，所述N型承压区1为硅外延层、或直拉单晶硅、或区熔单晶硅。所述隔离型功率晶体管为化合物半导体器件时，所述N型承压区1为化合物半导体外延层。
所述N型承压区1的掺杂杂质为磷或砷，掺杂杂质的体浓度为1.0E13cm-3～1.0E16cm-3；所述沟槽的深度为1μm～5μm；所述栅氧化层3采用热氧化工艺形成，所述栅氧化层3的厚度为
Figure BDA0000085354750000061
步骤二、如图3所示，在所述沟槽中填入N型栅多晶硅4，所述栅多晶硅4的顶部进入所述P型阱2中但未将所述沟槽填满，所述栅极由所述栅多晶硅4形成；在所述沟槽中再填入绝缘介质层5，所述绝缘介质层5位于所述栅多晶硅4的顶部并将所述沟槽完全填满。
所述栅多晶硅4的掺杂杂质为磷或砷、掺杂杂质的体浓度为1.0E19cm-3～1.0E21cm-3；所述绝缘介质层5的组成材料为氧化硅、氮化硅或氮氧化硅，厚度为0.5μm～2μm。
步骤三、如图4所示，以所述绝缘介质层5为第一掩膜进行第一次刻蚀，所述第一次刻蚀是对所述沟槽外的所述P型阱2进行刻蚀，所述P型阱2被刻蚀掉部分厚度。所述第一次刻蚀的刻蚀深度不超过所述绝缘介质层5的深度。
步骤四、如图5所示，在所述绝缘介质层5的侧面形成侧墙介质层6；以所述绝缘介质层5和所述侧墙介质层6为第二掩膜进行第二次刻蚀并形成第二沟槽，所述第二次刻蚀的刻蚀深度大于所述P型阱2的深度、所述第二沟槽穿过所述P型阱2并进入到所述N型承压区1中。
所述侧墙介质层6的组成材料为氧化硅、氮化硅或氮氧化硅，厚度为0.5μm～2μm；所述第二沟槽的宽度为0.5μm以上。
步骤五、如图6所示，淀积第二绝缘介质层7将所述第二沟槽填满。所述第二绝缘介质层7的组成材料为氧化硅。
步骤六、如图7A和7B所示，图7A为器件结构的剖面图，图7B为器件结构的俯视图。去除所述侧墙介质层6。进行源极8注入形成源极8，进行背栅接触注入形成背栅接触区9。
如图7B所示，所述源极8注入和所述背栅接触注入都是由掩膜版定义。所述源极8注入的杂质为磷或砷、注入剂量为1.0E14cm-2～1.0E16cm-2；所述背栅接触注入杂质为硼或氟化硼，注入剂量为1.0E14cm-2～1.0E16cm-2。
如图7C所示，最后形成金属接触10。所述隔离型功率晶体管能为纵向双扩散场效应晶体管或者绝缘栅双极晶体管等。所述纵向双扩散场效应晶体管和所述绝缘栅双极晶体管的正面工艺步骤都相同，都是采用本发明实施例的步骤一到步骤六所示的步骤。
如图8所示，是本发明实施例二方法流程图；如图9至图13B所示是本发明实施例二方法的各步骤中的器件结构示意图。本发明实施例二隔离型功率晶体管的制造方法所制备的隔离型功率晶体管的栅极为表面型结构，本发明实施例二方法包括如下步骤：
步骤一、如图9所示，在N型承压区101的表面由下往上依次形成栅氧化层103、栅多晶硅104和绝缘介质层105；采用光刻刻蚀对所述绝缘介质层105和所述栅多晶硅104进行刻蚀形成所述栅极，即所述栅极由刻蚀后的所述栅多晶硅104组成。
所述隔离型功率晶体管能为一种硅基器件、或者为一种化合物半导体器件。所述隔离型功率晶体管为硅基器件时，所述N型承压区1011为硅外延层、或直拉单晶硅、或区熔单晶硅。所述隔离型功率晶体管为化合物半导体器件时，所述N型承压区1011为化合物半导体外延层。所述N型承压区101的掺杂杂质为磷或砷，掺杂杂质的体浓度为1.0E13cm-3～1.0E16cm-3。
所述绝缘介质层105的组成材料为氧化硅、氮化硅或氮氧化硅，厚度为0.5μm～2μm。
步骤二、如图10所示，以所述绝缘介质层105为第一掩膜进行离子注入形成P型阱102并对所述P型阱102进行退火推进，推进到所述栅多晶硅104底部的部分所述P型阱102组成沟道区。
所述P型阱102的离子注入的杂质为硼或氟化硼，注入剂量为1.0E13cm-2～1.0E14cm-2；所述P型阱102的退火温度为1000℃～1200℃。
步骤三、如图11所示，在所述绝缘介质层105的侧面形成侧墙介质层106；以所述绝缘介质层105和所述侧墙介质层106为第二掩膜进行第二次刻蚀并形成第二沟槽，所述第二次刻蚀的刻蚀深度大于所述P型阱102的深度、所述第二沟槽穿过所述P型阱102并进入到所述N型承压区101中。
所述侧墙介质层106的组成材料为氧化硅、氮化硅或氮氧化硅，厚度为0.5μm～2μm；所述第二沟槽的宽度为0.5μm以上。
步骤四、如图12所示，淀积第二绝缘介质层107将所述第二沟槽填满。所述第二绝缘介质层107的组成材料为氧化硅。
步骤五、如图13A和13B所示，其中图13A为器件结构的俯视图，图13B为器件结构的剖面图。去除所述侧墙介质层106；进行源极108注入形成源极108，进行背栅接触注入形成背栅接触区109。
所述源极108注入和所述背栅接触注入都是由掩膜版定义；所述源极108注入的杂质为磷或砷、注入剂量为1.0E14cm-2～1.0E16cm-2；所述背栅接触注入杂质为硼或氟化硼，注入剂量为1.0E14cm-2～1.0E16cm-2。
最后形成层间膜110，刻蚀所述层间膜110并淀积金属形成金属接触111。所述隔离型功率晶体管能为纵向双扩散场效应晶体管或者绝缘栅双极晶体管等。所述纵向双扩散场效应晶体管和所述绝缘栅双极晶体管的正面工艺步骤都相同，都是采用本发明实施例的步骤一到步骤六所示的步骤。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种隔离型功率晶体管的制造方法，其特征在于，隔离型功率晶体管的栅极为沟槽型结构，包括如下步骤：
步骤一、在顶部形成有P型阱的N型承压区上形成沟槽，该沟槽穿过所述P型阱并进入到所述N型承压区中，在所述沟槽的底部和侧壁表面形成栅氧化层；
步骤二、在所述沟槽中填入N型栅多晶硅，所述栅多晶硅的顶部进入所述P型阱中但未将所述沟槽填满，所述栅极由所述栅多晶硅形成；在所述沟槽中再填入绝缘介质层，所述绝缘介质层位于所述栅多晶硅的顶部并将所述沟槽完全填满；
步骤三、以所述绝缘介质层为第一掩膜进行第一次刻蚀，所述第一次刻蚀是对所述沟槽外的所述P型阱进行刻蚀，所述P型阱被刻蚀掉部分厚度；
步骤四、在所述绝缘介质层的侧面形成侧墙介质层；以所述绝缘介质层和所述侧墙介质层为第二掩膜进行第二次刻蚀并形成第二沟槽，所述第二次刻蚀的刻蚀深度大于所述P型阱的深度、所述第二沟槽穿过所述P型阱并进入到所述N型承压区中；
步骤五、淀积第二绝缘介质层将所述第二沟槽填满；
步骤六、去除所述侧墙介质层；进行源极注入形成源极，进行背栅接触注入形成背栅接触区；形成金属接触。
2.如权利要求1所述的隔离型功率晶体管的制造方法，其特征在于：步骤一中所述N型承压区为外延层、或直拉单晶硅、或区熔单晶硅；所述N型承压区的掺杂杂质为磷或砷，掺杂杂质的体浓度为1.0E13cm-3～1.0E16cm-3；所述沟槽的深度为1μm～5μm；所述栅氧化层采用热氧化工艺形成，所述栅氧化层的厚度为
Figure FDA0000085354740000021
3.如权利要求1所述的隔离型功率晶体管的制造方法，其特征在于：步骤二中所述栅多晶硅的掺杂杂质为磷或砷、掺杂杂质的体浓度为1.0E19cm-3～1.0E21cm-3；所述绝缘介质层的组成材料为氧化硅、氮化硅或氮氧化硅，厚度为0.5μm～2μm。
4.如权利要求1所述的隔离型功率晶体管的制造方法，其特征在于：步骤三中所述第一次刻蚀的刻蚀深度不超过所述绝缘介质层的深度。
5.如权利要求1所述的隔离型功率晶体管的制造方法，其特征在于：步骤四中所述侧墙介质层的组成材料为氧化硅、氮化硅或氮氧化硅，厚度为0.5μm～2μm；所述第二沟槽的宽度为0.5μm以上。
6.如权利要求1所述的隔离型功率晶体管的制造方法，其特征在于：所述第二绝缘介质层的组成材料为氧化硅。
7.如权利要求1所述的隔离型功率晶体管的制造方法，其特征在于：所述源极注入和所述背栅接触注入都是由掩膜版定义；所述源极注入的杂质为磷或砷、注入剂量为1.0E14cm-2～1.0E16cm-2；所述背栅接触注入杂质为硼或氟化硼，注入剂量为1.0E14cm-2～1.0E16cm-2。
8.如权利要求1所述的隔离型功率晶体管的制造方法，其特征在于：所述隔离型功率晶体管为一种硅基器件，或者所述隔离型功率晶体管为一种化合物半导体器件；所述隔离型功率晶体管为纵向双扩散场效应晶体管；或者，所述隔离型功率晶体管为绝缘栅双极晶体管。
9.一种隔离型功率晶体管的制造方法，其特征在于，隔离型功率晶体管的栅极为表面型结构，包括如下步骤：
步骤一、在N型承压区的表面由下往上依次形成栅氧化层、栅多晶硅和绝缘介质层；采用光刻刻蚀对所述绝缘介质层和所述栅多晶硅进行刻蚀形成所述栅极；
步骤二、以所述绝缘介质层为第一掩膜进行离子注入形成P型阱并对所述P型阱进行退火推进，推进到所述栅多晶硅底部的部分所述P型阱组成沟道区；
步骤三、在所述绝缘介质层的侧面形成侧墙介质层；以所述绝缘介质层和所述侧墙介质层为第二掩膜进行第二次刻蚀并形成第二沟槽，所述第二次刻蚀的刻蚀深度大于所述P型阱的深度、所述第二沟槽穿过所述P型阱并进入到所述N型承压区中；
步骤四、淀积第二绝缘介质层将所述第二沟槽填满；
步骤五、去除所述侧墙介质层；进行源极注入形成源极，进行背栅接触注入形成背栅接触区；形成金属接触。
10.如权利要求9所述的隔离型功率晶体管的制造方法，其特征在于：步骤一中所述绝缘介质层的组成材料为氧化硅、氮化硅或氮氧化硅，厚度为0.5μm～2μm。
11.如权利要求9所述的隔离型功率晶体管的制造方法，其特征在于：步骤二中所述P型阱的离子注入的杂质为硼或氟化硼，注入剂量为1.0E13cm-2～1.0E14cm-2；所述P型阱的退火温度为1000℃～1200℃。
12.如权利要求9所述的隔离型功率晶体管的制造方法，其特征在于：步骤三中所述侧墙介质层的组成材料为氧化硅、氮化硅或氮氧化硅，厚度为0.5μm～2μm；所述第二沟槽的宽度为0.5μm以上。
13.如权利要求9所述的隔离型功率晶体管的制造方法，其特征在于：所述第二绝缘介质层的组成材料为氧化硅。
14.如权利要求9所述的隔离型功率晶体管的制造方法，其特征在于：所述源极注入和所述背栅接触注入都是由掩膜版定义；所述源极注入的杂质为磷或砷、注入剂量为1.0E14cm-2～1.0E16cm-2；所述背栅接触注入杂质为硼或氟化硼，注入剂量为1.0E14cm-2～1.0E16cm-2。
15.如权利要求9所述的隔离型功率晶体管的制造方法，其特征在于：所述隔离型功率晶体管为一种硅基器件，或者所述隔离型功率晶体管为一种化合物半导体器件；所述隔离型功率晶体管为纵向双扩散场效应晶体管；或者，所述隔离型功率晶体管为绝缘栅双极晶体管。
CN201110242328.0A 2011-08-23 2011-08-23 隔离型功率晶体管的制造方法 Active CN102956487B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110242328.0A CN102956487B (zh) 2011-08-23 2011-08-23 隔离型功率晶体管的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110242328.0A CN102956487B (zh) 2011-08-23 2011-08-23 隔离型功率晶体管的制造方法

Publications (2)

Publication Number Publication Date
CN102956487A true CN102956487A (zh) 2013-03-06
CN102956487B CN102956487B (zh) 2014-12-10

Family

ID=47765142

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110242328.0A Active CN102956487B (zh) 2011-08-23 2011-08-23 隔离型功率晶体管的制造方法

Country Status (1)

Country Link
CN (1) CN102956487B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104795445A (zh) * 2015-04-01 2015-07-22 苏州东微半导体有限公司 一种低损耗的超结功率器件及其制造方法
CN103560149B (zh) * 2013-11-01 2016-04-27 上海北车永电电子科技有限公司 绝缘栅双极型晶体管及其制造方法
CN111192829A (zh) * 2019-05-31 2020-05-22 深圳方正微电子有限公司 沟槽型vdmos器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5079602A (en) * 1987-11-11 1992-01-07 Mitsubishi Denki Kabushiki Kaisha Insulated gate bipolar transistor
CN1147154A (zh) * 1995-09-29 1997-04-09 三星电子株式会社 沟槽型双扩散型mos装置及其制造方法
US6251730B1 (en) * 1998-07-11 2001-06-26 U.S. Philips Corporation Semiconductor power device manufacture
CN101656226A (zh) * 2009-07-22 2010-02-24 上海宏力半导体制造有限公司 一种形成浅沟槽隔离结构的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5079602A (en) * 1987-11-11 1992-01-07 Mitsubishi Denki Kabushiki Kaisha Insulated gate bipolar transistor
CN1147154A (zh) * 1995-09-29 1997-04-09 三星电子株式会社 沟槽型双扩散型mos装置及其制造方法
US6251730B1 (en) * 1998-07-11 2001-06-26 U.S. Philips Corporation Semiconductor power device manufacture
CN101656226A (zh) * 2009-07-22 2010-02-24 上海宏力半导体制造有限公司 一种形成浅沟槽隔离结构的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103560149B (zh) * 2013-11-01 2016-04-27 上海北车永电电子科技有限公司 绝缘栅双极型晶体管及其制造方法
CN104795445A (zh) * 2015-04-01 2015-07-22 苏州东微半导体有限公司 一种低损耗的超结功率器件及其制造方法
CN111192829A (zh) * 2019-05-31 2020-05-22 深圳方正微电子有限公司 沟槽型vdmos器件及其制造方法

Also Published As

Publication number Publication date
CN102956487B (zh) 2014-12-10

Similar Documents

Publication Publication Date Title
CN102569411B (zh) 半导体器件及其制作方法
CN101677103B (zh) 用于形成高密度沟槽场效应晶体管的结构与方法
US8981462B2 (en) Semiconductor device
CN104637821B (zh) 超级结器件的制造方法
CN101872724A (zh) 超级结mosfet的制作方法
CN105164812A (zh) 半导体装置以及半导体装置的制造方法
CN109119461B (zh) 一种超结mos型功率半导体器件及其制备方法
CN102694022A (zh) 半导体装置及其制造方法
CN107910374A (zh) 超结器件及其制造方法
CN102931090A (zh) 一种超结mosfet的制造方法
CN105513971A (zh) 具有屏蔽栅的沟槽栅功率器件的制造方法
CN105428241A (zh) 具有屏蔽栅的沟槽栅功率器件的制造方法
CN105810755A (zh) 一种沟槽栅结构半导体整流器及其制造方法
CN102129997B (zh) N型超结vdmos中p型柱的形成方法
CN104425520B (zh) 半导体器件及形成方法
CN102956487B (zh) 隔离型功率晶体管的制造方法
CN102646712B (zh) 一种ldmos器件及其制造方法
CN103035610A (zh) Rfldmos中连接阱和基板的电连接结构及制造方法
KR101315699B1 (ko) 초접합 트렌치 구조를 갖는 파워 모스펫 및 그 제조방법
CN101877314A (zh) 在沟槽底部制作厚氧化层的方法
CN104681438A (zh) 一种半导体器件的形成方法
CN102956489B (zh) 沟槽晶体管的制造方法
CN102214561A (zh) 超级结半导体器件及其制造方法
TW201225293A (en) Semiconductor device and method of manufacturing the semiconductor device
US20150008492A1 (en) Semiconductor device and method of manufacturing same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140103

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140103

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant