CN1147154A - 沟槽型双扩散型mos装置及其制造方法 - Google Patents
沟槽型双扩散型mos装置及其制造方法 Download PDFInfo
- Publication number
- CN1147154A CN1147154A CN96110234A CN96110234A CN1147154A CN 1147154 A CN1147154 A CN 1147154A CN 96110234 A CN96110234 A CN 96110234A CN 96110234 A CN96110234 A CN 96110234A CN 1147154 A CN1147154 A CN 1147154A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- groove
- district
- conductivity type
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000009792 diffusion process Methods 0.000 claims abstract description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 15
- 229920005591 polysilicon Polymers 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 26
- 230000003647 oxidation Effects 0.000 claims description 18
- 238000007254 oxidation reaction Methods 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 abstract description 6
- 238000005530 etching Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- OBNDGIHQAIXEAO-UHFFFAOYSA-N [O].[Si] Chemical compound [O].[Si] OBNDGIHQAIXEAO-UHFFFAOYSA-N 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种沟槽型DMOS装置及其制造方法，该装置包括：由第一区10a和第二区10b构成的半导体基底10，扩散层11，高浓度接触区12，至少2个以上的沟槽13a、13b，以将上述接触区分离为至少3个以上的区域，栅极氧化膜14a、14b，多晶硅膜15a、15b，由于具有2个以上的沟槽并各自分别形成2个沟道，所以形成4个沟道，可以提高电流驱动能力。
Description
本发明涉及半导体装置的制造，更详细地涉及沟槽型双扩散型MOS(即DMOS，trench double diffused MOS)装置及其制造方法。
现有技术的沟槽型DMOS晶体管如图1所示，包括以下构造：贯穿在n型半导体基底10上形成的P型主体层11(a bcdy layer)而构成的沟槽，在该沟槽内的侧壁和底部表面上形成的栅极氧化膜14，在上述沟槽内形成于上述栅极氧化膜14上的栅极多晶硅层15，在上述多晶硅层15的上部两侧形成的n+型源极接触区12。
在具有上述构造的沟槽型DMOS晶体管中，半导体基底10连接漏极，源极接触区12和主体层11同时与源极连接，而且在沟槽内形成的多晶硅层15与栅极连接。另外，上述半导体基底10由高浓度的n+型基底10a及与其具有同一导电型的低浓度的n-覆盖层10b(a COV-ering layer)构成。
而且，上述沟槽型DMOS晶体管在工作时，在上述源极接触区12和上述半导体基底10的底浓度覆盖层10b之间沿上述栅极氧化膜14的侧表面形成两个沟道18a、18b。
这样，现有的沟槽型DMOS晶体管，因为只有一个沟槽，只通过设置于该沟槽两侧的2个沟道流通电流。
一般，沟槽型DMOS晶体管所具有的沟道数越多，则其可流通的电流量越大，那么就具有大电流驱动特性。
但是，上述现有的沟槽型DMOS晶体管只有2个沟道，所以存在对大电流驱的特性有一定限制的问题。
下面参照图2A～2D说明上述现有技术的沟槽型DMOS晶体管的制造方法，在图2A至2D中与图1所示的构造具有同一功能的部分合并用同一参照标记。
参照图2A，在高浓度的n+硅基底10a上，设置低浓度的n-覆盖层10b(a covering layer)，而形成半导体基底10，即，构成半导体基底10的高浓度基底10a和低浓度的覆盖层10b扩散有同一导电型的杂质离子。
接着，进行使用主体层形成用的掩模的离子扩散工序，即，在上述半导体基底10的覆盖层10b上注入P型杂质离子而形成如图2A所示的P型扩散层11，该扩散层11用于由后续工序制造的沟槽型DMOS晶体管的主体层。
如图2B所示，使用本技术领域熟知的光刻技术在上述扩散层11上形成所定图案的电介质膜后，进行将上述电介质膜图案用于形成源极用的掩模的离子注入工序，高浓度的n+型源极接触区12被设置于上述扩散层11的表面。该实施例是上述电介质膜图案被设置于多晶硅氧化膜。
接着，如图2C所示，去除上述电介质膜的图案后，再将所定图案的电介质膜(图中未示出)形成于上述扩散层11上，分割一个沟槽区，然后，使用将上述电介质膜的图案用于形成沟槽用的掩模的反应性离子束蚀刻法或其他蚀刻法形成具有垂直侧壁的沟槽13，上述沟槽13具有上述半导体基底10的覆盖层10b被去除部分的深度。通过该沟槽13，上述源极接触区12被分离为如图2C所示的两部分。使用于上述形成沟槽用的掩模的电介质膜又被设置于氧化硅膜上。
接着，在图2D中，通过氧化工序在上述沟槽13的侧壁和底部表面上形成栅极氧化膜14，之后，一边给上述沟槽13充电一边在上述栅极氧化膜14上形成多晶硅层15。这样被充电的多晶硅层15由后续的金属布线工序连接栅极，在上述源极接触区12和作为上述主体层的扩散层11共同与源极连接，并且在上述半导体基底10上连接集电极。
这样，制造的沟槽型DMOS晶体管如图1所示被分成两部分源极接触区和半导体基底， 在两者之间沿沟槽两侧形成2个沟道18a、18b，所以不会引起上述的不具备大电流驱动特性的问题。
本发明是为解决上述问题而提出，其目的在于提供一种在一个元件内至少形成4个以上的沟道具有电流驱动特性的沟槽型DMOS装置及其制造方法。
为了达到上述目的，根据本发明的第一特征，沟槽型DMOS装置包括：由具有第1导电型的高浓度半导体物质的第一区和在该第一区上形成的、具有同一导电型的低浓度半导体物质的第二区构成的半导体基底；在上述第二区上形成的第2导电型的扩散层；在上述扩散层的表面形成的具有第1导电型的高浓度接触区；贯通上述接触区和第二区而延伸到上述第一区的上部并且相互之间离开规定距离形成的，将上述接触区至少分割为3个区的至少2个以上的沟槽；在上述至少2个以上的沟槽的各自的侧壁和底部表面上形成的栅极氧化膜；在上述多个栅极氧化膜上分别形成的多晶硅膜。
根据本发明的另一个特征，沟槽型DMOS装置的制造方法包括以下步骤：准备具有第1导电型的高浓度半导体物质的第一区的工序；在上述第一区上形成与上述第一区的导电型具有相同导电型的低浓度半导体物质的第二区的工序；在上述第二区上形成具有第2导电型的扩散层的工序；使用形成源极用的掩模，将第1导电型的杂质离子注入上述扩散的表面而形成高浓度接触区的工序；使用形成沟槽用掩模、贯通上述接触区和上述扩散层并延伸到上述第二区的上部、相互之间以规定距离设置至少2个以上的沟槽、通过这些沟槽把上述接触区分割成至少3个区的工序；在上述至少2个以上的沟槽的侧壁和底部表面上形成栅极氧化膜的工序；在上述栅极氧化膜上形成多晶硅膜的工序。
在这样的方法中，上述源极形成用的掩模是由光刻技术形成的所定图案的电介质膜，并且上述电介质膜是氧化硅膜。
在这样的方法中，上述形成沟槽用的掩模是由光刻技术形成的所定图案的电介质膜，并且上述电介质膜是氧硅膜。
本发明的上述沟槽DMOS装置由于具有至少4个以上的沟道，所以与具有2个沟道的现有的半导体装置具有更强的大电流驱动能力。
图1是现有技术的沟槽型DMOS晶体管的构造示意图；
图2A至2D表示根据现有技术的制造方法制造图1所示的沟槽型DMOS晶体管的顺序的制造工艺图；
图3是本发明的沟槽型DMOS装置的构造示意图；
图4A至4D是根据本发明的制造方法制造沟槽型DMOS半导体装置的顺序的制造工艺图。
下面结合附图3及附图4A-4D详细说明本发明的实施例：
参照图3，本发明的沟槽型DMOS装置具有这样的构造：即就一个元件在栅极区形成的沟槽至少具有2个以上，并且通过这些沟槽将源极区至少划分为3个以上的区域。
更具体地，上述沟槽型DMOS装置具有以下构造：如图3所示，在n形半导体基底10上形成的P型扩散层11由至少2个以上的沟槽分离，具有至少3个n+型源极接触区12a、12b、12c，并且上述每个源极接触区与上述半导体基底10之间分别沿着上述各自沟槽侧表面形成至少4个沟道。
又如图3所示，上述半导体基底12由具有n+型高浓度半导体物质的第一区10a和在该第一区上形成的具有n-型低浓度半导体物质的第二区10b构成，在该半导体基底10上形成P型的扩散层11，并且由2个沟槽分离的n+型源极接触区12a、12b、12c形成于上述扩散层11的表面上。上述2个沟槽贯通上述源极接触区和上述第二区，并延伸到上述第一区的上部，相互之间形成规定距离。或者在上述至少2个以上的沟槽的各自的侧壁和底部表面上形成栅极氧化膜14a、14b，并且一边对上述沟槽充电一边在上述各栅极氧化膜上形成多晶硅膜15a、15b。
下面根据图4A至4D详细说明具有上述构造的沟槽型DMOS装置的制造方法，对于与图3的构成元件具有同一功能的图4A至图4D的构成元件使用同一参照标号。
参照图4A，在高浓度n+的硅基底10a上，形成由低浓度n-的半导体物质构成的覆盖层10b(a covering layer)，构成半导体基底10。
即，构成半导体基底10的高浓度基底10a和低浓度的覆盖层10b由同一导电型的杂质离子扩散。
在上述半导体基底10的覆盖层10b上，注入具有与上述基底的导电型不同的导电型的杂质离子，形成P型的扩散层11，该扩散层11用于由后续工序制造的沟槽型DMOS晶体管的主体层。
如图4所示，使用本技术领域熟知的光刻技术在上述扩散层11上形成作为所定图案的电介质膜的氧化硅膜(图中未示出)，之后将该氧化硅膜用于形成源极用的掩模实施离子注入工序，这时如图4B所示形成n+型的源极接触区12。
接下来如图4C所示，去除上述氧化硅膜的图案，之后再在上述扩展层11上形成所定图案的氧化硅膜(图中未示出)，分割2个沟槽区，使用将上述氧化硅膜图案用于形成沟槽用的掩模的反应性离子束蚀刻法或其他蚀刻法形成具有垂直侧壁的2个沟槽13a、13b。
上述2个沟槽13a、13b分别具有将各自的上述半导体基底10的覆盖层10b的部分去除那样的浓度，上述接触区12由上述2个沟槽13a、13b分隔成3个部分12a、12b、12c。
其结果，由于在各沟槽的两侧形成沟道，所以能够形成4个沟道，在本实施例中形成了2个沟槽13a、13b，并显示了由这些沟槽区分为3个杂质区12a、12b、12c。
但是，本发明并不限于此，比如就一个元件而言也可以形成3个沟槽，并且源极杂质区的数量根据形成的沟槽数可为一个甚至更多。而最后形成的沟道数与沟槽数的倍数相同。
下面，在图4D中，在上述沟槽13a、13b的侧壁和底部表面上形成栅极氧化膜14a、14b，一边对上述沟槽13a、13b内充电，一边在上述栅极氧化膜14a、14b上涂敷多晶硅而形成多晶硅层15a、15b，该多晶硅层15a、15b由后续金属布线工续与栅极相连，在作为上述源极接触区12a、12b、12c和上述主体层的扩散层11共同与源极相连，并在上述半导体基底10上连接集电极。
这样，制造的沟槽型DMOS晶体管具有与图4相同的2个沟槽13a、13b，并且在各沟槽的两侧分别形成2个沟道。其结果，本发明的沟槽型DMOS装置由2个沟槽形成了4个沟道18a、18b、18c、18d。
如上所述，本发明的沟槽DMOS装置，具有至少2个以上的沟槽，并且各个沟槽分别形成2个沟道，所以至少能够形成4个沟道，因此，可以提高电流驱动能力。
Claims (6)
1、一种沟槽型DMOS装置，其特征在于包括：由具有第1导电型的高浓度半导体物质的第一区(10a)和在该第一区上形成的具有同一导电型的低浓度半导体物质的第二区10b构成的半导体基底10；在上述第二区上形成的第2导电型的扩散层(11)；在上述扩散层(11)的表面形成的具有第1导电型的高浓度接触区(12)； 以贯通上述接触区和第二区、延伸到上述第一区的上部，并且相互之间以规定距离形成将上述接触区至少分离为3个以上的区域的至少2个以上的沟槽(13a、13b)； 在上述至少2个以上的沟槽的各自的侧壁和底部表面上分别形成的栅极氧化膜(14a、14b)；在上述栅极氧化膜上形成的多晶硅膜(15a、15b)。
2、一种沟槽型DMOS装置的制造方法， 其特征在于包括以下步骤：
制备具有第1导电型的高浓度半导体物质的第一区(10a)的工序；在上述第一区上形成具有上述第一区的导电型相同的导电型的低浓度半导体物质的第二区(10b)的工序；在上述第二区上形成具有第2导电型的扩散层(11)的工序；使用形成源极用的掩模、在上述扩散层(11)的表面注入第1导电型的杂质离子，形成高浓度接触区(12)的工序；使用形成沟槽用的掩模、贯通上述接触区(12)和上述扩散层(11)并延伸到上述第二区的上部， 相互之间以规定距离形成至少2个以上的沟槽(13a、13b)，由该沟槽将上述接触区(12)分割为至少3个区域(12a、12b、12c)的工序； 在上述至少2个以上的沟槽的侧壁和底部表面上形成栅极氧化膜(14a、14b)的工序；在上述栅极氧化膜上形成多晶硅膜(15a、15b)的工序。
3、如权利要求2所述的沟槽型DMOS装置的制造方法，其特征在于：上述形成源极用的掩模是由光刻技术形成的所定图案的电介质膜。
4、如权利要求3所述的沟槽型DMOS装置的制造方法，其特征在于：上述电介质膜是氧化硅膜。
5、如权利要求2所述的沟槽型DMOS装置的制造方法，其特征在于：上述形成沟槽用的掩模是由光刻技术形成的所定图案电介质膜。
6、如权利要求2所述的沟槽型DMOS装置的制造方法，其特征在于：上述电介质膜是氧化硅膜。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR32836/95 | 1995-09-29 | ||
| KR1019950032836A KR970018525A (ko) | 1995-09-29 | 1995-09-29 | 트렌치 DMOS의 반도체장치 및 그의 제조방법(a trench DMOS semiconductor device and a method of fabricating the same) |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1147154A true CN1147154A (zh) | 1997-04-09 |
Family
ID=19428484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN96110234A Pending CN1147154A (zh) | 1995-09-29 | 1996-06-27 | 沟槽型双扩散型mos装置及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH0997907A (zh) |
| KR (1) | KR970018525A (zh) |
| CN (1) | CN1147154A (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100342545C (zh) * | 2001-10-30 | 2007-10-10 | 通用半导体公司 | 具有改良的漏极触点的沟槽双扩散金属氧化半导体器件 |
| CN100392816C (zh) * | 2003-09-19 | 2008-06-04 | Atmel德国有限公司 | 在半导体衬底中制造半导体元件的方法 |
| CN100461415C (zh) * | 1997-11-14 | 2009-02-11 | 费查尔德半导体有限公司 | 场效应晶体管及其制造方法 |
| CN100463219C (zh) * | 2003-09-25 | 2009-02-18 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| CN101800243B (zh) * | 2000-03-17 | 2012-11-07 | 通用半导体公司 | 双栅极结构沟槽型dmos晶体管制造方法 |
| CN102956491A (zh) * | 2011-08-23 | 2013-03-06 | 上海华虹Nec电子有限公司 | 功率晶体管的制造方法 |
| CN102956487A (zh) * | 2011-08-23 | 2013-03-06 | 上海华虹Nec电子有限公司 | 隔离型功率晶体管的制造方法 |
| CN104377133A (zh) * | 2013-08-14 | 2015-02-25 | 北大方正集团有限公司 | 沟槽型双扩散金属氧化物半导体晶体管的制作方法 |
-
1995
- 1995-09-29 KR KR1019950032836A patent/KR970018525A/ko not_active IP Right Cessation
-
1996
- 1996-01-29 JP JP8012940A patent/JPH0997907A/ja active Pending
- 1996-06-27 CN CN96110234A patent/CN1147154A/zh active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100461415C (zh) * | 1997-11-14 | 2009-02-11 | 费查尔德半导体有限公司 | 场效应晶体管及其制造方法 |
| CN101800243B (zh) * | 2000-03-17 | 2012-11-07 | 通用半导体公司 | 双栅极结构沟槽型dmos晶体管制造方法 |
| CN100342545C (zh) * | 2001-10-30 | 2007-10-10 | 通用半导体公司 | 具有改良的漏极触点的沟槽双扩散金属氧化半导体器件 |
| CN100392816C (zh) * | 2003-09-19 | 2008-06-04 | Atmel德国有限公司 | 在半导体衬底中制造半导体元件的方法 |
| CN100463219C (zh) * | 2003-09-25 | 2009-02-18 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| CN102956491A (zh) * | 2011-08-23 | 2013-03-06 | 上海华虹Nec电子有限公司 | 功率晶体管的制造方法 |
| CN102956487A (zh) * | 2011-08-23 | 2013-03-06 | 上海华虹Nec电子有限公司 | 隔离型功率晶体管的制造方法 |
| CN102956487B (zh) * | 2011-08-23 | 2014-12-10 | 上海华虹宏力半导体制造有限公司 | 隔离型功率晶体管的制造方法 |
| CN102956491B (zh) * | 2011-08-23 | 2015-02-04 | 上海华虹宏力半导体制造有限公司 | 功率晶体管的制造方法 |
| CN104377133A (zh) * | 2013-08-14 | 2015-02-25 | 北大方正集团有限公司 | 沟槽型双扩散金属氧化物半导体晶体管的制作方法 |
| CN104377133B (zh) * | 2013-08-14 | 2018-03-16 | 北大方正集团有限公司 | 沟槽型双扩散金属氧化物半导体晶体管的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970018525A (ko) | 1997-04-30 |
| JPH0997907A (ja) | 1997-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1041471C (zh) | 半导体器件及其制造方法 | |
| CN1248298C (zh) | 制造半导体整流器件的方法及所得器件 | |
| CN1104043C (zh) | 带有自对准单元的mos栅极器件及其制造方法 | |
| CN1171318C (zh) | 具有低导通电阻的高压功率金属氧化物半导体场效应晶体管 | |
| CN1163973C (zh) | 沟槽式双扩散金属氧化物半导体器件及其制造方法 | |
| CN1050692C (zh) | 一种在快速eeprom单元中形成结的方法 | |
| CN100342544C (zh) | 含有掺杂柱的高压功率mosfet | |
| CN1930689A (zh) | 沟槽栅晶体管及其制造 | |
| CN1314082C (zh) | 双掩模沟槽肖特基整流器及其制造方法 | |
| CN1047872C (zh) | 半导体器件及其制造方法 | |
| CN1088914C (zh) | 制造金属氧化物半导体场效应晶体管的方法 | |
| CN1187028A (zh) | 制造dmos晶体管的方法 | |
| CN1552105A (zh) | 具有深植入结的功率mosfet | |
| GB2306249A (en) | Termination structure for semiconductor device and process for manufacture thereof | |
| CN1147154A (zh) | 沟槽型双扩散型mos装置及其制造方法 | |
| CN1701425A (zh) | 具有低导通电阻的高电压功率mosfet | |
| CN1176493A (zh) | 半导体集成电路装置及其制造方法 | |
| CN1139296A (zh) | 隔离栅半导体器件及其制造方法 | |
| JP3248470B2 (ja) | 電荷転送装置および電荷転送装置の製造方法 | |
| CN1096114C (zh) | 具有双栅极半导体器件的制造方法 | |
| CN1050700C (zh) | 半导体器件中的晶体管及其制造方法 | |
| CN1132238C (zh) | 半导体元件及其制造方法 | |
| CN1148274A (zh) | 沟槽型dmos晶体管及其制造方法 | |
| CN1190832C (zh) | 半导体结构 | |
| CN1956196A (zh) | biCMOS器件及biCMOS器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication |