KR970018525A - 트렌치 DMOS의 반도체장치 및 그의 제조방법(a trench DMOS semiconductor device and a method of fabricating the same) - Google Patents
트렌치 DMOS의 반도체장치 및 그의 제조방법(a trench DMOS semiconductor device and a method of fabricating the same) Download PDFInfo
- Publication number
- KR970018525A KR970018525A KR1019950032836A KR19950032836A KR970018525A KR 970018525 A KR970018525 A KR 970018525A KR 1019950032836 A KR1019950032836 A KR 1019950032836A KR 19950032836 A KR19950032836 A KR 19950032836A KR 970018525 A KR970018525 A KR 970018525A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- conductivity type
- trenches
- semiconductor device
- oxide film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims abstract 5
- 239000012535 impurity Substances 0.000 claims abstract 11
- 238000009792 diffusion process Methods 0.000 claims abstract 7
- 239000000463 material Substances 0.000 claims abstract 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 3
- 229920005591 polysilicon Polymers 0.000 claims abstract 3
- 239000000758 substrate Substances 0.000 claims abstract 2
- 238000000034 method Methods 0.000 claims 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 2
- 238000000206 photolithography Methods 0.000 claims 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims 2
- 150000002500 ions Chemical class 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Abstract
본 발명은 트렌치 DMOS 반도체 장치 및 그의 제조방법에 관한 것으로서, 그 장치는 제1도전형을 갖는 고농도 반도체물질의 제1영역(10a)과 이 제1영역상에 형성있되 동일한 도전형을 갖는 저농도반도체물질의 제2영역(10b)으로 구성된 반도체기판(10)과; 상기 제2영역상에 형성되어 있는 제2도전형의 확산층(11)과; 상기 확산층(11)의 표면에 형성된 제1도전형을 갖는 고농도불순물층(12)과; 상기 불순물층과 제2영역을 관통하여 상기 제1영역의 상부까지 연장되고 그리고 서로 소정거리 떨어져 형성되어 있어서, 상기 불순물층이 적어도 세 개의 영역으로 분리되게 하는 적어도 두 개 이상의 트렌치(13a, 13b)와, 상기 적어도 두 개이상의 트렌치 각각의 측벽과 저부표면상에 형성된 게이트산화막(14)과, 상기 복수 게이트산화막상의 각각 위에 형성된 폴리실리콘막(15a, 15b)을 포함한다. 본 발명의 반도체 장치는, 적어도 두 개이상의 트렌치를 구비하고 있고 그리고 트렌치 각각에 두 개의 체널층이 형성되어 있기 때문에, 적어도 4개의 채널층이 형성되어서 전류구동능력을 향상시킬 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 트렌치 DMOS 반도체 장치의 구조를 보인 도면.
Claims (6)
- 트렌치 DMOS 반도체 장치에 있어서, 제1도전형을 갖는 고농도 반도체물질의 제1영역(10a)과 이 제1영역상에 형성있되 동일한 도전형을 갖는 저농도반도체물질의 제2영역(10b)으로 구성된 반도체기판(10)과; 상기 제2영역상에 형성되어 있는 제2도전형의 확산층(11)과; 상기 확산층(11)의 표면에 형성된 제1도전형을 갖는 고농도불순물층(12)과; 상기 불순물층과 제2영역을 관통하여 상기 제1영역의 상부까지 연장되고 그리고 서로 소정거리 떨어져 형성되어 있어서, 상기 불순물층이 적어도 세 개의 영역으로 분리되게 하는 적어도 두 개 이상의 트렌치(13a, 13b)와, 상기 적어도 두 개이상의 트렌치 각각의 측벽과 저부표면상에 형성된 게이트산화막(14)과, 상기 게이트산화막상에 형성된 폴리실리콘막(15a, 15b)을 포함하는 것을 특징으로 하는 트렌치 DMOS 반도체 장치.
- 트렌치 DMOS 반도체 장치의 제조방법에 있어서, 제1도전형을 갖는 고농도반도체물질의 제1영역(10a)을 준비하는 공정과, 상기 제1영역상에 형성되어 있되, 상기 제1영역의 도전형과 동일한 도전형을 갖는 저농도반도체물질의 제2영역(10b)을 형성하는공정과; 상기 제2영역상에 형성되어 있되, 제2도전형을 갖는 확산층(11)을 형성하는 공정과; 소오스형성용 마스크를 사용하여 상기 확산층(11)의 표면에 제1도전형의 불순물이온을 주입하여 고농도불순물층(12)을 형성하는 공정과; 트렌치형성용 마스크를 사용하여 상기 불순물층(12)과 상기 확산층(11)을 관통하여 상기 제2영역의 상부까지 연장되어 있고 그리고 서로 소정거리 떨어져 있는 적어도 두 개이상의 트렌치(13a, 13b)를 형성하여, 이 트렌치들에 의해서 상기 불순물층(12)은 적어도 세 개의 영역으로 분리되는 공정과; 상기 적어도 두 개이상의 트렌치의 측벽과 저부표면상에 게이트산화막(14)을 형성하는 공정과; 상기 게이트산화막에 폴리실리콘상(15a, 15b)을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제2항에 있어서, 상기 소오스형성용 마스크는 포토리소그라피기술에 의해서 형성된 소정 패턴의 유전체막인 것을 특징으로 하는 트렌치 DMOS 반도체 장치의 제조방법.
- 제3항에 있어서, 상기 유전체막은 실리콘산화막인 것을 특징으로 하는 트렌치 DMOS 반도체 장치의 제조방법.
- 제2항에 있어서, 상기 트렌치형성용 마스크는 포토리수그라피기술에 의해서 형성된 소정 패턴의 유전체막인 것을 특징으로 하는 트렌치 DMOS 반도체 장치의 제조방법.
- 제2항에 있어서, 상기 유전체막은 실리콘산화막인 것을 특징으로 하는 트렌치 DMOS 반도체 장치의 제조방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950032836A KR970018525A (ko) | 1995-09-29 | 1995-09-29 | 트렌치 DMOS의 반도체장치 및 그의 제조방법(a trench DMOS semiconductor device and a method of fabricating the same) |
JP8012940A JPH0997907A (ja) | 1995-09-29 | 1996-01-29 | トレンチdmos装置及びその製造方法 |
CN96110234A CN1147154A (zh) | 1995-09-29 | 1996-06-27 | 沟槽型双扩散型mos装置及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950032836A KR970018525A (ko) | 1995-09-29 | 1995-09-29 | 트렌치 DMOS의 반도체장치 및 그의 제조방법(a trench DMOS semiconductor device and a method of fabricating the same) |
Publications (1)
Publication Number | Publication Date |
---|---|
KR970018525A true KR970018525A (ko) | 1997-04-30 |
Family
ID=19428484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950032836A KR970018525A (ko) | 1995-09-29 | 1995-09-29 | 트렌치 DMOS의 반도체장치 및 그의 제조방법(a trench DMOS semiconductor device and a method of fabricating the same) |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPH0997907A (ko) |
KR (1) | KR970018525A (ko) |
CN (1) | CN1147154A (ko) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6429481B1 (en) * | 1997-11-14 | 2002-08-06 | Fairchild Semiconductor Corporation | Field effect transistor and method of its manufacture |
JP5081358B2 (ja) * | 2000-03-17 | 2012-11-28 | ゼネラル セミコンダクター,インク. | トレンチゲート電極を有する二重拡散金属酸化膜半導体トランジスタ及びその製造方法 |
US6657255B2 (en) * | 2001-10-30 | 2003-12-02 | General Semiconductor, Inc. | Trench DMOS device with improved drain contact |
DE10345345A1 (de) * | 2003-09-19 | 2005-04-14 | Atmel Germany Gmbh | Verfahren zur Herstellung von Halbleiterbauelementen in einem Halbleitersubstrat |
JP2005101334A (ja) * | 2003-09-25 | 2005-04-14 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
CN102956491B (zh) * | 2011-08-23 | 2015-02-04 | 上海华虹宏力半导体制造有限公司 | 功率晶体管的制造方法 |
CN102956487B (zh) * | 2011-08-23 | 2014-12-10 | 上海华虹宏力半导体制造有限公司 | 隔离型功率晶体管的制造方法 |
CN104377133B (zh) * | 2013-08-14 | 2018-03-16 | 北大方正集团有限公司 | 沟槽型双扩散金属氧化物半导体晶体管的制作方法 |
-
1995
- 1995-09-29 KR KR1019950032836A patent/KR970018525A/ko not_active IP Right Cessation
-
1996
- 1996-01-29 JP JP8012940A patent/JPH0997907A/ja active Pending
- 1996-06-27 CN CN96110234A patent/CN1147154A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN1147154A (zh) | 1997-04-09 |
JPH0997907A (ja) | 1997-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5248894A (en) | Self-aligned channel stop for trench-isolated island | |
KR960030441A (ko) | 전계효과트랜지스터 및 그 제조방법 | |
US6365525B2 (en) | Method of fabricating a semiconductor insulation layer | |
KR960012564A (ko) | 박막 트랜지스터 및 그 형성방법 | |
KR960026895A (ko) | 이이피롬 셀 및 그 제조방법 | |
JP2004518286A (ja) | ドープポリシリコン体を有するmosゲートパワーデバイス、及びその製造方法 | |
JPH02166762A (ja) | コンパクトcmosデバイス及びその製造方法 | |
US3873989A (en) | Double-diffused, lateral transistor structure | |
KR930011297A (ko) | 반도체 장치 및 그 제조방법 | |
KR960039222A (ko) | 반도체장치 및 그 제조방법 | |
KR970018525A (ko) | 트렌치 DMOS의 반도체장치 및 그의 제조방법(a trench DMOS semiconductor device and a method of fabricating the same) | |
US4379305A (en) | Mesh gate V-MOS power FET | |
KR920001750A (ko) | 반도체 장치 및 그 제조방법 | |
KR920022546A (ko) | 모오스 트랜지스터의 구조 및 그 제조방법 | |
KR970024267A (ko) | 트렌치 DMOS 트랜지스터와 그의 제조방법(a trench DMOS and a method of fabricating the same) | |
JP2667465B2 (ja) | 半導体装置 | |
KR100546286B1 (ko) | 에스오아이 트랜지스터의 제조방법 | |
KR970004079A (ko) | 반도체소자 및 그 제조방법 | |
KR960026934A (ko) | 바이폴라 트랜지스터, 바이폴라 트랜지스터를 구비하는 반도체장치 및 그 제조방법 | |
JPH036863A (ja) | 半導体装置 | |
KR940022796A (ko) | 트랜지스터 격리방법 | |
JP2686125B2 (ja) | 静電誘導型スイッチング素子及びその製造方法 | |
JPS61292373A (ja) | 半導体装置 | |
JPH0335534A (ja) | 半導体装置の製造方法 | |
JP2765142B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
SUBM | Submission of document of abandonment before or after decision of registration |