KR970024267A - 트렌치 DMOS 트랜지스터와 그의 제조방법(a trench DMOS and a method of fabricating the same) - Google Patents

트렌치 DMOS 트랜지스터와 그의 제조방법(a trench DMOS and a method of fabricating the same) Download PDF

Info

Publication number
KR970024267A
KR970024267A KR1019950035598A KR19950035598A KR970024267A KR 970024267 A KR970024267 A KR 970024267A KR 1019950035598 A KR1019950035598 A KR 1019950035598A KR 19950035598 A KR19950035598 A KR 19950035598A KR 970024267 A KR970024267 A KR 970024267A
Authority
KR
South Korea
Prior art keywords
region
conductivity type
layer
diffusion layer
forming
Prior art date
Application number
KR1019950035598A
Other languages
English (en)
Other versions
KR0159073B1 (ko
Inventor
전창기
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950035598A priority Critical patent/KR0159073B1/ko
Priority to JP8013754A priority patent/JPH09116148A/ja
Priority to TW085105541A priority patent/TW297929B/zh
Priority to CN96108636A priority patent/CN1148274A/zh
Priority to US08/730,792 priority patent/US5872377A/en
Publication of KR970024267A publication Critical patent/KR970024267A/ko
Application granted granted Critical
Publication of KR0159073B1 publication Critical patent/KR0159073B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Abstract

본 발명은 트렌치 DMOS 트랜지스터및 그의 제조방법에 관한 것으로서, 그 구성은 제1도전형을 갖는 고농도 반도체물질의 제1영역(10)과 이 제1영역상에 형성있되 동일한 도전형을 갖는 저농도반도체물질의 제2영역(12)으로 구성된 반도체기판과; 상기 제2영역상에 형성되어 있는 제2도전형의 확산층(14)과; 상기 확산층(14)을 관통하여 상기 제2영역(12)의 상부까지 연장되고 그리고 소정거리 떨어져 형성되어 있는 복수의 트렌치와; 상기 확산층(14)의 표면에 형성된 제1도전형을 갖는 고농도불순물층(16)과; 상기 복수 트렌치의 각각의 측벽과 저부표면상에 형성된 게이트산화막(18)과; 상기 복수 게이트산화막의 각각위에 형성된 폴리실리콘막(20)을 포함한다. 본 발명의 방법에 따라 제조된 트렌치 DMOS 트랜지스터는 소오스전극에 공통적으로 연결되는 소오스콘택영역과 몸체층이 차지하는 면적에 비해서 게이트폴리실리콘층의 측벽을 따라서 형성되는 채널층이 차지하는 면적이 상대적으로 크게 형성되어 있으므로 고전류구동의 특성을 얻을 수 있다.

Description

트렌치 DMOS 트랜지스터와 그의 제조방법(a trench DMOS and a method of fabricating the same)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 트렌치 DMOS 트랜지스터의 구조를 보인 도면으로서,
제2A도는 상기 트렌치 DMOS 트랜지스터의 평면도이고,
제2B도는 제2A도에서 보인 상기 DMOS 트랜지스터의 부분을 확대한 평면도이며 그리고
제2C도는 제2B도에서 보인 상기 DMOS 트랜지스터의 단면도.

Claims (6)

  1. 트렌치 DMOS 트랜지스터에 있어서, 제1도전형을 갖는 고농도 반도체물질의 제1영역(10)과 이 제1영역상에 형성있되 동일한 도전형을 갖는 저농도반도체물질의 제2영역(12)으로 구성된 반도체기판과; 상기 제2영역상에 형성되어 있는 제2도전형의 확산층(14)과; 상기 확산층(14)을 관통하여 상기 제2영역(12)의 상부까지 연장되고 그리고 소정거리 떨어져 형성되어 있는 복수의 트렌치와; 상기 확산층(14)의 표면에 형성되어 있고, 그리고 셀과 셀사이를 전기적으로 접속하는 제1도전형의 고농도불순물층(16)과, 상기 복수 트렌치의 각각의 측벽과 저부표면상에 형성된 게이트산화막(18)과; 상기 복수 게이트산화막의 각각위에 형성된 폴리실리콘막(20)을 포함하는 것을 특징으로 하는 트렌치 DMOS 트랜지스터.
  2. 트렌치 DMOS 트랜지스터의 제조방법에 있어서, 제1도전형을 갖는 고농도반도체물질의 제1영역(10)을 준비하는 공정과; 상기 제1영역상에 형성되어 있되, 상기 제1영역의 도전형과 동일한 도전형을 갖는 저농도반도체물질의 제2영역(12)을 형성하는 공정과; 상기 제2영역상에 형성되어 있되, 제2도전형을 갖는 확산층(14)을 형성하는 공정과; 소오스형성용 마스크를 사용하여 상기 확산층(14)의 표면에 제1도전형의 순물이온을 주입하여 고농도불순물층(16)을 형성하는 공정과; 트렌치형성용 마스크를 사용하여 복수의 트렌치(15a, 15b)를 형성하되, 이 복수의 트렌치사이에 상기 확산층(14)과 고농도불순물층(16)이 위치 하도록 하는 공정과; 상기 복수 트렌치 각각의 측벽과 저부표면상에 게이트산화막(18)을 형성하는 공정과; 상기 게이트산화막상에 폴리실리콘막(20a, 20b)을 형성하는 공정을 포함하는 것을 특징으로 하는 트렌치 DMOS 트랜지스터.
  3. 제 2 항에 있어서, 상기 소오스형성용 마스크는 포토리소그라피기술에 의해서 형성된 소정 패턴의 유전체막인 것을 특징으로 하는 트렌치 DMOS 반도체장치의 제조방법.
  4. 제 3 항에 있어서, 상기 유전체 막은 실리콘 산화막인 것을 특징으로 하는 트렌치 DMOS 반도체장치의 제조방법.
  5. 제 2 항에 있어서, 상기 트렌치형성용 마스크는 포토리소그라피기술에 의해서 형성된 소정 패턴의 유전체막인 것은 특징으로 하는 트렌치 DMOS 반도체장치의 제조장치.
  6. 제 2 항에 있어서, 상기 유전체 막은 실리콘산화막인 것을 특징으로 하는 트렌치 DMOS 반도체장치의 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950035598A 1995-10-16 1995-10-16 트렌치 dmos 트랜지스터와 그의 제조방법 KR0159073B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019950035598A KR0159073B1 (ko) 1995-10-16 1995-10-16 트렌치 dmos 트랜지스터와 그의 제조방법
JP8013754A JPH09116148A (ja) 1995-10-16 1996-01-30 トレンチｄｍｏｓトランジスタ及びその製造方法
TW085105541A TW297929B (en) 1995-10-16 1996-05-10 The DMOS with trench and its manufacturing method
CN96108636A CN1148274A (zh) 1995-10-16 1996-06-21 沟槽型dmos晶体管及其制造方法
US08/730,792 US5872377A (en) 1995-10-16 1996-10-16 Power semiconductor devices having highly integrated unit cells therein

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950035598A KR0159073B1 (ko) 1995-10-16 1995-10-16 트렌치 dmos 트랜지스터와 그의 제조방법

Publications (2)

Publication Number Publication Date
KR970024267A true KR970024267A (ko) 1997-05-30
KR0159073B1 KR0159073B1 (ko) 1998-12-01

Family

ID=19430316

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950035598A KR0159073B1 (ko) 1995-10-16 1995-10-16 트렌치 dmos 트랜지스터와 그의 제조방법

Country Status (5)

Country Link
US (1) US5872377A (ko)
JP (1) JPH09116148A (ko)
KR (1) KR0159073B1 (ko)
CN (1) CN1148274A (ko)
TW (1) TW297929B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3329707B2 (ja) * 1997-09-30 2002-09-30 株式会社東芝 半導体装置
JP3344381B2 (ja) * 1999-08-23 2002-11-11 日本電気株式会社 半導体装置及びその製造方法
CN100416858C (zh) * 2001-02-01 2008-09-03 三菱电机株式会社 半导体器件
US6710414B2 (en) 2002-05-10 2004-03-23 General Semiconductor, Inc. Surface geometry for a MOS-gated device that allows the manufacture of dice having different sizes
US6861337B2 (en) * 2002-05-10 2005-03-01 General Semiconductor, Inc. Method for using a surface geometry for a MOS-gated device in the manufacture of dice having different sizes
JP2006210777A (ja) * 2005-01-31 2006-08-10 Nec Electronics Corp 半導体装置
WO2008010148A1 (en) * 2006-07-14 2008-01-24 Nxp B.V. Trench field effect transistors
CN102034708B (zh) * 2009-09-27 2012-07-04 无锡华润上华半导体有限公司 沟槽型dmos晶体管的制作方法
US8134205B2 (en) * 2010-01-06 2012-03-13 Ptek Technology Co., Ltd. Layout structure of power MOS transistor
CN107863383B (zh) * 2016-09-22 2021-05-07 常州中明半导体技术有限公司 一种具有半封闭原胞的绝缘栅双极型晶体管器件结构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4961100A (en) * 1988-06-20 1990-10-02 General Electric Company Bidirectional field effect semiconductor device and circuit
US4994871A (en) * 1988-12-02 1991-02-19 General Electric Company Insulated gate bipolar transistor with improved latch-up current level and safe operating area
DE69029180T2 (de) * 1989-08-30 1997-05-22 Siliconix Inc Transistor mit Spannungsbegrenzungsanordnung
JP2606404B2 (ja) * 1990-04-06 1997-05-07 日産自動車株式会社 半導体装置
US5242845A (en) * 1990-06-13 1993-09-07 Kabushiki Kaisha Toshiba Method of production of vertical MOS transistor
US5282018A (en) * 1991-01-09 1994-01-25 Kabushiki Kaisha Toshiba Power semiconductor device having gate structure in trench
EP0527600B1 (en) * 1991-08-08 2003-06-25 Kabushiki Kaisha Toshiba Insulated trench gate bipolar transistor
JP2837033B2 (ja) * 1992-07-21 1998-12-14 三菱電機株式会社 半導体装置及びその製造方法
US5323040A (en) * 1993-09-27 1994-06-21 North Carolina State University At Raleigh Silicon carbide field effect device

Also Published As

Publication number Publication date
CN1148274A (zh) 1997-04-23
TW297929B (en) 1997-02-11
KR0159073B1 (ko) 1998-12-01
JPH09116148A (ja) 1997-05-02
US5872377A (en) 1999-02-16

Similar Documents

Publication Publication Date Title
US8513732B2 (en) High voltage power MOSFET having low on-resistance
JP3641547B2 (ja) 横型ｍｏｓ素子を含む半導体装置
KR960043266A (ko) 모오스 게이트형 전력 트랜지스터
JP2000252468A (ja) 埋め込みゲートを有するｍｏｓゲート装置およびその製造方法
JP2001102576A (ja) 半導体装置
US5672528A (en) Method for making semiconductor device having field limiting ring
KR890013796A (ko) 반도체장치 및 그 제조방법
KR930001484A (ko) Dmos 트랜지스터를 제조하기 위한 방법
KR100214408B1 (ko) 반도체 소자의 터미네이션 구조 및 그 제조방법
US9082773B2 (en) Integrated circuit, semiconductor device and method of manufacturing a semiconductor device
JPH1154748A (ja) 半導体装置およびその製造方法
KR910010745A (ko) 반도체 장치 및 그 제조방법
KR970024267A (ko) 트렌치 DMOS 트랜지스터와 그의 제조방법(a trench DMOS and a method of fabricating the same)
KR960039222A (ko) 반도체장치 및 그 제조방법
US5970344A (en) Method of manufacturing semiconductor device having gate electrodes formed in trench structure before formation of source layers
US6127709A (en) Guard ring structure for semiconductor devices and process for manufacture thereof
US20020016062A1 (en) Semiconductor device with improved UMOS-structure
US6486512B2 (en) Power semiconductor device having high breakdown voltage and method for fabricating the same
KR970018525A (ko) 트렌치 DMOS의 반도체장치 및 그의 제조방법(a trench DMOS semiconductor device and a method of fabricating the same)
KR100518506B1 (ko) 트랜치 게이트형 전력용 모스 소자 및 그 제조방법
KR960026934A (ko) 바이폴라 트랜지스터, 바이폴라 트랜지스터를 구비하는 반도체장치 및 그 제조방법
JPH07202204A (ja) Ｍｏｓ型半導体素子
JPH06169090A (ja) パワーｍｏｓｆｅｔ
JPS6353972A (ja) 複合半導体装置
JPH06163905A (ja) 絶縁ゲート半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130722

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee