CN1148274A - 沟槽型dmos晶体管及其制造方法 - Google Patents
沟槽型dmos晶体管及其制造方法 Download PDFInfo
- Publication number
- CN1148274A CN1148274A CN96108636A CN96108636A CN1148274A CN 1148274 A CN1148274 A CN 1148274A CN 96108636 A CN96108636 A CN 96108636A CN 96108636 A CN96108636 A CN 96108636A CN 1148274 A CN1148274 A CN 1148274A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- district
- groove
- high concentration
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 238000009792 diffusion process Methods 0.000 claims abstract description 22
- 239000012535 impurity Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 25
- 230000003647 oxidation Effects 0.000 claims description 17
- 238000007254 oxidation reaction Methods 0.000 claims description 17
- 229920005591 polysilicon Polymers 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 7
- 238000001259 photo etching Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 238000002347 injection Methods 0.000 abstract description 2
- 239000007924 injection Substances 0.000 abstract description 2
- 238000005755 formation reaction Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004087 circulation Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种沟槽型DMOS晶体管及其制造方法，该晶体管包括：由第一区10和第二区12构成的半导体底基；第二导电型的扩散层14，延伸到上述第二区12上部，以规定距离形成的多个沟槽；高浓度杂质注入层16；栅极氧化膜18；多晶硅膜20。晶体管工作时，形成两个沟道，各晶体管的源极接触区由单一延伸的源极电气连接。由于两个沟道所占的面积较大，所以能够得到大电流的驱动特性。
Description
本发明涉及半导体装置的制造，特别是涉及沟槽型(trench，下同)DMOS(double diffused MOS，下同)晶体管及其制造方法。
如图1A或图1C所示，现有技术的沟槽型DMOS晶体管由以下结构组成：贯通P型主体层而形成的沟槽，该P型主体层形成在n型半导体基底1上；在该沟槽内侧壁和底部表面上形成的栅极氧化膜2；在上述沟槽内的上述栅极氧化膜2上形成的栅极多晶硅层3；在上述栅极多晶硅层3的上部两侧形成的n+型源极接触区5。
具有上述构造的沟槽型DMOS晶体管中，半导体基底1连接漏极，源极接触区5和主体层4共同连接源极，形成在沟槽内的多晶硅层3连接栅极。并且，上述半导体基底1由高浓度的n+基底1a和与该基底1a具有同一导电型的低浓度的n-覆盖层1b(a covering layer)构成。
另外，当上述沟槽型DMOS晶体管工作时，在上述源极接触区5和上述半导体基底1的低浓度覆盖层1b之间，沿上述源极氧化膜3的侧表面，形成两个沟道(channel，下同)6a、6b。
由于现有的沟槽型DMOS晶体管具有一个沟槽，电流只能通过设在沟槽两侧的两个沟道流通。
一般来讲，沟槽型DMOS晶体管具备的沟道数越多，其电流量越大，即具有大电流的驱动特性。但是，由于上述的现有沟槽型DMOS晶体管只有两个沟道，所以限制了其具有大电流的驱动特性。
而且，在上述沟槽型DMOS晶体管的构造中，与源极接触区5(该接触区连接源极)和主体层4所占的面积相比形成沟道的面积相对要小，结果，通过沟道的电流量相对要少。对于此种晶体管来说，引起对大电流驱动特性产生限制的问题。
另外，伴随出现的问题还有：如图1A所示在现有的沟槽型DMOS晶体管中，元件和元件之间的电气连接通过栅极多晶硅膜实现，并且，围绕在四个元件之间的栅极多晶硅膜的一部分3a与其它部分3b相比窄小，因此，制约了栅极接触区的形成。
本发明是为解决上述的问题而提出的，其目的是提供一种沟槽型DMOS晶体管及其制造方法，即，与源极一起连结的源极接触区和主体层所占的面积相比，沿栅极多晶硅层的侧壁形成的沟道所占的面积相对较大，这样具有大电流驱动特性。
本发明的另一个目的是提供一种沟槽型DMOS晶体管及其制造方法，其作用是：元件与元件之间由源极进行导电连接，而且，围绕元件周围的栅极多晶硅膜的部分比其它部分要宽，能够容易地形成栅极接触区。
为达到以上目的，根据本发明特点之一的沟槽型DMOS晶体管包括：由第一区和第二区构成的半导体基底，上述第一区是具有第一导电型的高浓度半导体物质，上述第二区是在第一区上形成的，并具有同一导电型的低浓度半导体物质；形成在上述第二区上的第二导电型的扩散层；贯通上述扩散层，延伸到上述第二区的上部，并以固定距离形成的多个沟槽；在上述扩散层表面形成的，具有第一导电型的高浓度杂质注入层；在上述多个沟槽的每个侧壁和底部表面上形成的栅极氧化膜；分别在上述多个栅极氧化膜上形成的多晶硅膜。
根据本发明的另一个特点，沟槽型DMOS晶体管的制造方法包括：制备具有第一导电型高浓度半导体物质的第一区的工序；形成低浓度半导体物质的第二区的工序，该第二区设置在上述第一区上，并具有与上述第一区相同的导电型；形成扩散层的工序，该扩散层设置在上述第二区上，并具有第二导电型；使用形成源极用的掩模，并向上述扩散层的表面注入第一导电型的杂质离子而形成高浓度杂质注入层的工序；使用形成沟槽用的掩模而形成多个沟槽，并且使上述扩散层14和高浓度杂质注入层位于该多个构槽之间的工序；在上述多个沟槽的每个侧壁和底部表面上形成栅极氧化膜的工序；在上述栅极氧化膜上形成多晶硅膜的工序。
此方法中，上述形成源极用的掩模是根据光刻技术形成的所定图案的电介质膜，而且上述电介质膜是氧化硅膜。
此方法中，上述形成沟槽用的掩模是根据光刻技术而形成的所定图案的电介质膜，而且，上述电介质膜是氧化硅膜。
根据本发明的方法，制造的沟槽型沟DMOS晶体管还具有以下特点：由于与共同连接源极的源极接触区和主体层所占的面积相比，沿栅极多晶硅层的侧壁形成的沟道所占的面积相对较大，所以可以得到大电流驱动的特性。
下面结合附图详细说明本发明的实施方式，其中：
图1表示了现有的沟槽型DMOS晶体管的构造，1A是上述DMOS晶体管的平面图，1B是把1A所示的上述DMOS晶体管的一部分放大的平面图，1C是沿1B的A-A′线截取的上述DMOS晶体管的剖面图。
图2表示了本发明的沟槽型DMOS晶体管的构造，2A是上述沟槽型DMOS晶体管的平面图，2B是把图2A所示的上述DMOS晶体管的一部分放大的平面图，2C是沿图2B的B-B′线截取的上述DMOS晶体管的剖面图。
图3A至3D，表示图2的沟槽型DMOS晶体管的制造方法的制造顺序工序图。
参考图2，属于本发明的新的沟槽型DMOS晶体管是具有以下特点的构造：与源极下面的源极接触区16和主体层14所占的面积相比，沿栅极多晶硅层20的侧壁所形成的沟道所占的面积相对较大，因此，具有大电流驱动的特性。
更具体地如图2C所示，在上述沟槽型DMOS晶体管中，在半导体基底上形成了元件区，该基底由具有n+型高浓度半导体物质的第一区10和形成在该第一区上，并具有同一导电型的低浓度半导体物质的第二区12构成。贯通设置在上述第二区12上的P型扩散区14而形成沟槽20，该沟槽20延伸到上述第二区12的上部，并以固定的距离设置。在上述扩散层14的表面，形成了具有n+型的高浓度杂质注入层16，作为源极接触区发挥作用。在上述沟槽的侧壁和底部形成了栅极氧化膜18，在该上述栅极氧化膜上多晶硅膜20被充电。
特别如图2A所示，在本发明的沟槽型DMOS装置中具有如下构造：元件与元件之间由源极进行电气连接，围绕在这些元件周围的栅极多晶硅膜的一部分20a比其它部分20b宽。因此，在比较宽的上述栅极多晶硅膜的一部分20a上，能够没有任何制约地容易地形成栅极接触区。
下面结合图3A至3D详细说明具有上述构造的沟槽型DMOS晶体管的制造方法。对于图3A及图3D的构成部分，具有与图2的构成部分相同机能的，使用同一参考标号，并省略重复的说明。
参考图3A，在高浓度的n+硅基底10上由低浓度的n-半导体物质形成了覆盖层12(a covering layer)，从而形成了半导体基底。即，构成半导体基底的高浓度的基底10和低浓度的覆盖层12扩散了同一导电型的杂质离子。
在上述半导体基底的覆盖层12上，注入与具有上述基底的导电型不同的导电型的杂质离子，而形成P型的扩散层14。该扩散层14用于后续工序制造沟槽型DMOS晶体管的主体层。
如图3B所示，在上述扩散层14上，通过通常的光刻技术形成作为所定图案的电介质膜的氧化硅膜(图中未示出)，以该氧化硅膜的图案作为形成源极用的掩模而进行离子注入工序而形成高浓度的源极杂质注入层16。
即，在上述扩散层14上，通过注入与上述半导体基底的导电型相同导电型的杂质离子而形成与源极连接的n+型源极杂质注入层16。该源极杂质注入层16用于源极接触区。
然后，如图3C所示，除去上述氧化硅的晶格后，再在上述扩散层14上形成所定图案的氧化硅膜(图中未示出)，从而产生对称的两个沟槽区，利用反应性离子束刻蚀法或其它刻蚀法形成具有垂直侧壁的两个沟槽15a、15b。
上述两个沟槽15a、15b分别具有除去了上述半导体基底的覆盖层12部分的深度，在上述两个沟槽15a、15b之间形成的上述杂质注入层16直接连接源极。
其结果，单一形成的上述源极杂质注入层16与沿覆盖上述沟槽的栅极多晶硅层的两侧而形成的两个沟道共同接触，由于上述两个沟道间的扩散层14的面积小，所以上述两个沟道所占的面积相对宽。然后，通过氧化工序分别在上述两个沟槽15a、15b的侧壁和底部表面上形成栅极氧化膜18。
如图3D所示，在上述栅极氧化膜18上形成多晶硅的同时，向上述沟槽15a、15b内填充多晶硅，从而形成栅极多晶硅膜20。形成在各沟槽15a、15b内的该多晶硅膜20a、20b，通过后续的金属布线工序，连接栅极，上述源极杂质注入层16连接源极，上述半导体基底连接集电极。
如上所述，图2C中示出的利用本发明的方法制造的沟槽型DMOS晶体管具有以下特性：与源极下部的源极接触区和主体层所占的面积相比，沿栅极多晶硅层的侧壁形成的沟槽所占的面积相对较大，其结果，能够得到大电流驱动的特性。
另外，本发明的沟槽型DMOS晶体管有以下效果，由于围绕元件周围的栅极多晶硅膜的面积比其它面积宽，这样的结构使栅极导电区更容易形成。
还有，本发明的半导体装置，其元件(晶体管)与元件(晶体管)的源极接触区是通过单一铺设的源极进行电气连接，与现有的设置在各元件的源极接触区分别通过各自的源极连接的半导体元件相比，其制造工序简单。
Claims (6)
1、一种沟槽型DMOS晶体管，其特征在于包括：具有第一导电型的高浓度半导体物质的第一区(10)和在上述第一区上形成的具有同一导电型的低浓度半导体物质的第二区(12)构成的半导体基底；在上述第二区上形成的第二导电型的扩散层(14)；贯通上述扩散层(14)并延伸到上述第二区(12)的上部，并以规定距离形成的多个沟槽；在上述扩散层(14)的表面形成的，作为源极接触区使用的，并使元件与元件之间电气连接的第一导电型高浓度杂质注入层(16)；在上述多个沟槽的每个侧壁和底部表面上形成的栅极氧化膜(18)；包含在上述栅极氧化膜上形成的多晶硅膜(20)在内，上述晶体管工作时，在上述单一高浓度杂质注入层(16)和上述第二区(12)之间，沿上述栅极氧化膜(18)的侧表面形成两个沟道，而且各晶体管的源极接触区由单一铺设的源极进行电气连接。
2、一种沟槽型DMOS晶体管的制造方法，其特征在于包括以下步骤：制备具有第一导电型的高浓度半导体物质的第一区(10)的工序；形成第二区(12)的工序，该区形成在上述第一区上并且是具有与上述第一区相同导电型的低浓度半导体物质；在上述第二区上，形成具有第二导电型的扩散区(14)的工序；通过使用形成源极用的掩模、并在上述扩散层(14)的表面注入第一导电型的杂质离子而形成高浓度杂质注入层(16)的工序；使用形成沟槽用的掩模而形成多个沟槽(15a、15b)，并且使上述扩散层(14)和高浓度杂质注入层(16)位于该多个沟槽之间的工序；在上述多个沟槽的每个侧壁和底部表面上，形成栅极氧化膜(18)的工序；包含在上述栅极氧化膜上形成多晶硅膜(20a，20b)的工序；在上述晶体管工作时，在上述单一高浓度杂质注入层(16)和上述第二区(12)之间，沿上述栅极氧化膜(18)的侧表面形成两个沟道，并且，各晶体管的源极接触区用单一铺设的源极进行电气连接。
3、根据权利要求2记载的沟槽型DMOS晶体管的制造方法，其特征在于：上述形成源极用的掩模是由光刻技术形成的所定图案的电介质膜。
4、根据权利要求3所记载的沟槽型DMOS晶体管的制造方法，其特征在于：上述电介质膜是氧化硅膜。
5、根据权利要求2所记载的沟槽型DMOS晶体管的制造方法，其特征在于：上述形成沟槽用的掩模是由光刻技术形成的所定图案的电介质膜。
6、根据权利要求5所记载的沟槽型DMOS晶体管的制造方法，其特征在于：上述电介质膜是氧化硅膜。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR35598/95 | 1995-10-16 | ||
| KR1019950035598A KR0159073B1 (ko) | 1995-10-16 | 1995-10-16 | 트렌치 dmos 트랜지스터와 그의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1148274A true CN1148274A (zh) | 1997-04-23 |
Family
ID=19430316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN96108636A Pending CN1148274A (zh) | 1995-10-16 | 1996-06-21 | 沟槽型dmos晶体管及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5872377A (zh) |
| JP (1) | JPH09116148A (zh) |
| KR (1) | KR0159073B1 (zh) |
| CN (1) | CN1148274A (zh) |
| TW (1) | TW297929B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100416858C (zh) * | 2001-02-01 | 2008-09-03 | 三菱电机株式会社 | 半导体器件 |
| CN100452378C (zh) * | 2005-01-31 | 2009-01-14 | 恩益禧电子股份有限公司 | 半导体器件 |
| WO2011035727A1 (en) * | 2009-09-27 | 2011-03-31 | Csmc Technologies Fab1 Co.,Ltd. | Method for fabricating trench dmos transistor |
| CN107863383A (zh) * | 2016-09-22 | 2018-03-30 | 常州中明半导体技术有限公司 | 一种具有半封闭原胞的绝缘栅双极型晶体管器件结构 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3329707B2 (ja) * | 1997-09-30 | 2002-09-30 | 株式会社東芝 | 半導体装置 |
| JP3344381B2 (ja) * | 1999-08-23 | 2002-11-11 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US6710414B2 (en) | 2002-05-10 | 2004-03-23 | General Semiconductor, Inc. | Surface geometry for a MOS-gated device that allows the manufacture of dice having different sizes |
| US6861337B2 (en) * | 2002-05-10 | 2005-03-01 | General Semiconductor, Inc. | Method for using a surface geometry for a MOS-gated device in the manufacture of dice having different sizes |
| WO2008010148A1 (en) * | 2006-07-14 | 2008-01-24 | Nxp B.V. | Trench field effect transistors |
| US8134205B2 (en) * | 2010-01-06 | 2012-03-13 | Ptek Technology Co., Ltd. | Layout structure of power MOS transistor |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4961100A (en) * | 1988-06-20 | 1990-10-02 | General Electric Company | Bidirectional field effect semiconductor device and circuit |
| US4994871A (en) * | 1988-12-02 | 1991-02-19 | General Electric Company | Insulated gate bipolar transistor with improved latch-up current level and safe operating area |
| EP0416805B1 (en) * | 1989-08-30 | 1996-11-20 | Siliconix, Inc. | Transistor with voltage clamp |
| JP2606404B2 (ja) * | 1990-04-06 | 1997-05-07 | 日産自動車株式会社 | 半導体装置 |
| US5242845A (en) * | 1990-06-13 | 1993-09-07 | Kabushiki Kaisha Toshiba | Method of production of vertical MOS transistor |
| US5282018A (en) * | 1991-01-09 | 1994-01-25 | Kabushiki Kaisha Toshiba | Power semiconductor device having gate structure in trench |
| EP1469524A3 (en) * | 1991-08-08 | 2005-07-06 | Kabushiki Kaisha Toshiba | Insulated trench gate bipolar transistor |
| JP2837033B2 (ja) * | 1992-07-21 | 1998-12-14 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| US5323040A (en) * | 1993-09-27 | 1994-06-21 | North Carolina State University At Raleigh | Silicon carbide field effect device |
-
1995
- 1995-10-16 KR KR1019950035598A patent/KR0159073B1/ko not_active IP Right Cessation
-
1996
- 1996-01-30 JP JP8013754A patent/JPH09116148A/ja active Pending
- 1996-05-10 TW TW085105541A patent/TW297929B/zh not_active IP Right Cessation
- 1996-06-21 CN CN96108636A patent/CN1148274A/zh active Pending
- 1996-10-16 US US08/730,792 patent/US5872377A/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100416858C (zh) * | 2001-02-01 | 2008-09-03 | 三菱电机株式会社 | 半导体器件 |
| CN100452378C (zh) * | 2005-01-31 | 2009-01-14 | 恩益禧电子股份有限公司 | 半导体器件 |
| US7723837B2 (en) | 2005-01-31 | 2010-05-25 | Nec Electronics Corporation | Semiconductor device |
| WO2011035727A1 (en) * | 2009-09-27 | 2011-03-31 | Csmc Technologies Fab1 Co.,Ltd. | Method for fabricating trench dmos transistor |
| CN102034708B (zh) * | 2009-09-27 | 2012-07-04 | 无锡华润上华半导体有限公司 | 沟槽型dmos晶体管的制作方法 |
| CN107863383A (zh) * | 2016-09-22 | 2018-03-30 | 常州中明半导体技术有限公司 | 一种具有半封闭原胞的绝缘栅双极型晶体管器件结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09116148A (ja) | 1997-05-02 |
| KR0159073B1 (ko) | 1998-12-01 |
| US5872377A (en) | 1999-02-16 |
| KR970024267A (ko) | 1997-05-30 |
| TW297929B (en) | 1997-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4743744B2 (ja) | フローティングアイランド電圧維持層を有する半導体パワーデバイス | |
| CN1171318C (zh) | 具有低导通电阻的高压功率金属氧化物半导体场效应晶体管 | |
| US6774408B2 (en) | Trench gate power device having a concentration at channel layer higher than a base layer and uniformly distributed along the depth of the trench and its manufacturing method | |
| US5385852A (en) | Method for manufacturing vertical MOS transistors | |
| US8049271B2 (en) | Power semiconductor device having a voltage sustaining layer with a terraced trench formation of floating islands | |
| JP4615217B2 (ja) | フローティングアイランドを形成するための雛壇状のトレンチを有する電圧維持層を備える半導体パワーデバイスの製造方法 | |
| KR100990294B1 (ko) | 도핑된 칼럼들을 포함하는 고전압 전력 ｍｏｓｆｅｔ | |
| CN1695252A (zh) | 具有增加的导通电阻的沟槽mosfet器件 | |
| JP2005521259A (ja) | 単一のイオン打込み工程によって形成されたドープされたコラムを含む電圧維持領域を有するパワー半導体デバイス | |
| CN1552101A (zh) | 具有轻掺杂源结构的凹槽dmos晶体管 | |
| CN1148274A (zh) | 沟槽型dmos晶体管及其制造方法 | |
| JP4122230B2 (ja) | オン抵抗が低減された二重拡散型電界効果トランジスタ | |
| CN1701425A (zh) | 具有低导通电阻的高电压功率mosfet | |
| US4735914A (en) | FET for high reverse bias voltage and geometrical design for low on resistance | |
| CA1219683A (en) | Method for fabricating improved oxide defined transistors and resulting structures | |
| US7233043B2 (en) | Triple-diffused trench MOSFET | |
| CN1190832C (zh) | 半导体结构 | |
| CN1286803A (zh) | 半导体元件及其制造方法 | |
| CN1147154A (zh) | 沟槽型双扩散型mos装置及其制造方法 | |
| KR100505271B1 (ko) | 엠오에스-게이트반도체소자 | |
| CN1910757A (zh) | 具有改进沟槽结构的沟槽dmos晶体管 | |
| CN1290180C (zh) | 动态随机存取存储器制造方法及结构 | |
| CN1279609C (zh) | 存储器元件的制造方法 | |
| KR20000050396A (ko) | 트렌치 게이트형 전력 반도체 소자 및 그 제조방법 | |
| JP2001508595A (ja) | 側壁スペーサを用いる高密度トレンチ形ｄｍｏｓの製造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C53 | Correction of patent for invention or patent application | ||
| CB02 | Change of applicant information |
Applicant after: Fair Child Korea Semiconductor Corporation Applicant before: Samsung Electronics Co., Ltd. |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: APPLICANT; FROM: SAMSUNG ELECTRONICS CO., LTD TO: FAIRCHILD KOREA SEMICONDUCTOR CO.LTD. |
|
| C01 | Deemed withdrawal of patent application (patent law 1993) | ||
| WD01 | Invention patent application deemed withdrawn after publication |