KR20000050396A - 트렌치 게이트형 전력 반도체 소자 및 그 제조방법 - Google Patents
트렌치 게이트형 전력 반도체 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR20000050396A KR20000050396A KR1019990000247A KR19990000247A KR20000050396A KR 20000050396 A KR20000050396 A KR 20000050396A KR 1019990000247 A KR1019990000247 A KR 1019990000247A KR 19990000247 A KR19990000247 A KR 19990000247A KR 20000050396 A KR20000050396 A KR 20000050396A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- trench
- conductivity type
- gate
- semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 66
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000012535 impurity Substances 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 3
- 210000000746 body region Anatomy 0.000 claims description 2
- 239000005380 borophosphosilicate glass Substances 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 4
- 230000003647 oxidation Effects 0.000 abstract description 4
- 238000007254 oxidation reaction Methods 0.000 abstract description 4
- 238000005530 etching Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명의 트렌치 게이트형 전력 반도체 소자는, 제1 반도체 영역으로 사용되는 반도체 기판과, 반도체 기판상에 형성된 제1 도전형의 드리프트 영역과, 드리프트 영역상에 형성된 반대 도전형인 제2 도전형의 제2 반도체 영역과, 제2 반도체 영역을 수직 방향으로 관통하도록 형성된 트렌치내에 순차적으로 형성된 제1 전극용 도전막 및 절연막과, 제2 반도체 영역내의 트렌치의 측벽에 형성된 제1 도전형의 제3 반도체 영역, 및 제1 반도체 기판 및 제3 반도체 기판과 각각 전기적으로 연결되도록 형성된 제2 전극 및 제3 전극을 포함한다.
Description
본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로서, 특히 트렌치 게이트형 전력 반도체 소자 및 그 제조 방법에 관한 것이다.
도 1은 종래의 트렌치 게이트형 전력 반도체 소자의 일예로서 절연 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor)를 나타내 보인 단면도이다.
도 1을 참조하면, P형의 고농도 반도체 기판(10)이 컬렉터 영역으로 사용된다. 반도체 기판(10)상에는 N형의 고농도 버퍼층(11)과 저농도 드리프트 영역(12)이 순차적으로 형성되어 있다. 그리고 드리프트 영역(12)상에는 P형의 베이스 영역(13)이 형성되어 있으며, 그 베이스 영역(13)의 일부를 수직 방향으로 관통하는 트렌치(T)가 형성되어 있다. 트렌치(T)내에는 얇은 두께의 제1 산화막(14)이 형성되어 있으며, 제1 산화막(14)상에는 게이트 전극으로 사용되는 도전막(15)이 트렌치(T)내에 매몰되도록 형성되어 있다. 도전막(16)상에는 제2 산화막(16)이 형성되어 있으며, 제2 산화막(16)상에는 절연층(17)이 형성되어 있다. 절연층(17)상에는 에미터 전극(19)이 형성되어 있어서, 베이스 영역(13)의 상부에 형성된 N형 고농도 에미터 영역(18)과 전기적으로 연결된다. 그리고 도면에 도시되지는 않았지만 컬렉터 전극은 반도체 기판(10)과 전기적으로 연결되도록 형성되어 있다.
이와 같은 구조를 갖는 트렌치 게이트형 전력 반도체 소자는 플레너 구조의 소자에 비하여 집적도가 높기 때문에 고전력용으로 사용된다. 따라서 트렌치 게이트형 전력 반도체 소자에는 고전력 응용에 적합한 와이어를 사용하여야 한다. 고전력 응용에 적합한 와이어는 그 굵기가 상대적으로 두꺼우므로, 선택된 와이어를 보다 견고하게 본딩시키기 위하여 높은 본딩력을 가해야 한다. 이와 같이, 높은 본딩력을 가할 경우에 종종 게이트 전극용 도전막(15)과 에미터 전극(19) 사이의 절연을 위한 절연막(17)이 파괴되는 현상이 발생하는 경우가 있다. 이를 방지하기 위해서는 에미터 전극(19)의 두께를 증가시켜야 하지만, 이 경우에는 후속 공정에서의 스텝 커버리지 특성의 악화 및 식각 공정 시간의 연장 등과 같은 문제점들이 발생한다. 더욱이 종래의 절연 게이트 바이폴라 트랜지스터는 절연막(17)이 돌출된 구조로 이루어져 있으므로, 절연막(17)의 모서리 부분에 높은 본딩력이 집중될 수 있는 취약한 구조로 이루어져 있다. 이와 같은 현상을 방지하기 위해서 절연막(17)의 모서리를 둥글게 형성하는 방법이 제안된 바 있다. 이 방법은 절연막을 증착한 후에 리소그라피법을 사용하여 컨택 영역을 정의한 후에 절연막 리플로우 공정을 진행하여 모서리의 각도를 완만하게 하는 방법이다. 그러나 이 방법은 컨택 영역을 정의한 후에 실리콘 표면이 노출되므로, 절연막 리플로우 공정시에 절연막에 포함된 성분들에 의해 실리콘의 표면 농도가 변화되어 소자의 특성 및 신뢰성에 영향을 미칠 수 있다는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 높은 본딩력이 가해지더라도 에미터 전극의 두께를 두껍게 형성할 필요 없이 본딩력에 대한 손상을 억제하는 구조를 갖는 트렌치 게이트형 전력 반도체 소자를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 트렌치 게이트형 전력 반도체 소자를 제조하는 방법을 제공하는 것이다.
도 1은 종래의 트렌치 게이트형 전력 반도체 소자를 나타내 보인 단면도이다.
도 2는 본 발명에 따른 트렌치 게이트형 전력 반도체 소자를 나타내 보인 단면도이다.
도 3 내지 도 5는 본 발명에 따른 트렌치 게이트형 전력 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다.
＜도면의 주요 부분에 대한 부호의 설명＞
100...반도체 기판101...버퍼층
110...드리프트 영역120...베이스 영역
130...게이트 절연막140...게이트 전극용 도전막
150...산화막160...에미터 영역
170...절연막180...에미터 전극
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 트렌치 게이트형 전력 반도체 소자는, 제1 반도체 영역으로 사용되는 반도체 기판; 상기 반도체 기판상에 형성된 제1 도전형의 드리프트 영역; 상기 드리프트 영역상에 형성된 반대 도전형인 제2 도전형의 제2 반도체 영역; 상기 제2 반도체 영역을 수직 방향으로 관통하도록 형성된 트렌치내에 순차적으로 형성된 제1 전극용 도전막 및 절연막; 상기 제2 반도체 영역내의 상기 트렌치의 측벽에 형성된 제1 도전형의 제3 반도체 영역; 및 상기 제1 반도체 기판 및 제3 반도체 기판과 각각 전기적으로 연결되도록 형성된 제2 전극 및 제3 전극을 포함하는 것을 특징으로 한다.
여기서, 상기 제1 반도체 영역은 제1 도전형의 고농도 드레인 영역이고, 상기 제2 반도체 영역은 제2 도전형의 바디 영역이고, 그리고 상기 제3 반도체 영역은 제1 도전형의 고농도 소스 영역일 수 있다. 또는, 상기 제1 반도체 영역은 제2 도전형의 고농도 컬렉터 영역이고, 상기 제2 반도체 영역은 제2 도전형의 베이스 영역이고, 그리고 상기 제3 반도체 영역은 제1 도전형의 고농도 에미터 영역일 수도 있다.
상기 절연막은 BPSG막인 것이 바람직하고, 상기 제2 반도체 영역은 상기 트렌치 측벽을 따라 길게 형성된 것이 바람직하다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명에 따른 트렌치 게이트형 전력 반도체 소자의 제조 방법은, 컬렉터 영역으로 사용되는 반도체 기판상에 제1 도전형의 드리프트 영역 및 반대 도전형인 제2 도전형의 베이스 영역을 순차적으로 형성하는 단계; 상기 베이스 영역을 수직 방향으로 관통하여 상기 드리프트 영역의 상부 일부와 접촉하도록 트렌치를 형성하는 단계; 상기 트렌치 내벽에 게이트 산화막을 형성하는 단계; 상기 게이트 산화막상에 게이트 도전막을 형성하되, 상기 트렌치의 일정 높이까지만 형성하는 단계; 상기 베이스 영역내의 상기 트렌치 측벽을 따라 제1 도전형의 고농도 소스 영역을 형성하는 단계; 상기 게이트 도전막상에 산화막을 개재하여 절연막을 형성하되, 상기 절연막이 트렌치내에 완전히 함몰되도록 형성하는 단계; 및 상기 에미터 영역 및 컬렉터 영역에 각각 전기적으로 연결되도록 에미터 전극 및 컬렉터 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 소스 영역은 상기 트렌치 내벽을 향하여 불순물 이온들을 비스듬히 주입한 후에 드라이브 인 확산시킴으로써 형성하는 것이 바람직하다.
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
도 2는 본 발명에 따른 트렌치 게이트형 전력 반도체 소자를 나타내 보인 단면도이다.
도 2를 참조하면, 소정의 도전형을 갖는 반도체 기판(100)상에 N형의 저농도 드리프트 영역(110) 및 P형의 베이스 영역(120)이 순차적으로 형성된다. 반도체 기판(100)의 도전형은 소자의 종류에 따라 서로 다를 수 있다. 예컨대 절연 게이트 바이폴라 트랜지스터인 경우에는 P형의 도전형을 가지며, 모스 전계 효과 트랜지스터인 경우에는 N형의 도전형을 가진다. 절연 게이트 바이폴라 트랜지스터의 경우에 반도체 기판(100)과 드리프트 영역(110) 사이에 N형의 고농도 버퍼층이 개재될 수도 있다. 모스 전계 효과 트랜지스터인 경우에는 이하에서 기술되는 컬렉터 영역은 드레인 영역으로 사용되고, 에미터 영역은 소스 영역으로 사용된다. 상기 베이스 영역(120)은 저농도 영역과 고농도 영역으로 분리될 수 있는데, 저농도 영역은 채널이 형성될 부분에 형성되어 문턱 전압을 낮추는 역할을 하며, 고농도 영역은 소자 오프시의 내압을 증가시키는 역할을 한다.
상기 베이스 영역(120)에는 수직 방향으로 관통하여 드리프트 영역(110)의 일부와 접촉되도록 트렌치(T')가 형성되며, 그 트렌치(T')내에는 게이트 절연막(130)이 트렌치 측벽을 따라 얇은 두께로 형성된다. 게이트 절연막(130)상에는 게이트 전극용 도전막(140), 산화막(150) 및 절연막(170)이 순차적으로 형성되어 트렌치(T')를 완전히 채운다. 도전막(140)으로는 도핑된 폴리실리콘막이 사용될 수 있으며, 절연막(170)으로는 BPSG(Boron Phosphorus Silicate Glass)막이 사용될 수 있다. 게이트 전극용 도전막(140)과 에미터 전극(180) 사이를 절연하는 절연막(170)은 트렌치(T')내에 함몰되어 형성되므로, 외부의 강한 본딩력에 영향을 거의 받지 않는다.
한편, N형의 고농도 에미터 영역(160)이 베이스 영역(120)의 상부에서 트렌치(T')의 측벽을 따라 길게 형성된다. 게이트 전극용 도전막(140)이 트렌치(T')의 일정 높이까지 형성되므로, 에미터 영역(160)이 트렌치(T')의 측벽을 따라 길게 형성되어, 그 일부가 게이트 절연막(130)을 통해 게이트 전극용 도전막(140)과 중첩된다. 에미터 영역(160) 및 절연막(170)상에는 에미터 전극(180)이 형성된다. 앞서 설명한 바와 같이, 절연막(170)이 트렌치(T')내에 함몰되어 있으므로 에미터 전극(180)을 평탄하게 형성하기가 용이하며, 따라서 강한 본딩력에도 더 잘 견딜 수 있다.
도 3 내지 도 5는 본 발명에 따른 트렌치 게이트형 전력 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다. 본 실시예에서는 절연 게이트 바이폴라 트랜지스터를 예로서 설명하지만, 모스 전계 효과 트랜지스터에도 동일하게 적용될 수 있다.
도 3을 참조하면, 컬렉터 영역으로 사용될 P형의 고농도 반도체 기판(100)을 마련한다. 반도체 기판(100)상에 N형 고농도 버퍼층(101)을 형성하고, 이어서 버퍼층(101)상에 N형 저농도 드리프트 영역(110)을 형성한다. 버퍼층(101) 및 드리프트 영역(110)은 에피택셜 성장법에 의해 형성될 수 있으나 이에 한정되지는 않는다. 이어서, 드리프트 영역(110)상에 P형 베이스 영역(120)을 형성한다. P형 베이스 영역(120)은 저농도(P-) 영역과 고농도(P+) 영역으로 분리하여 형성된다. 저농도(P-) 영역은 트렌치(T')와 인접한 부분에 형성되어 소자의 문턱 전압을 낮게 유지하도록 하고, 고농도(P+) 영역은 트렌치(T')와 떨어진 부분에 형성되어 기생 트랜지스터의 턴 온 현상을 억제시킨다. 다음에 베이스 영역(120)상에 마스크 패턴을 형성하고, 이 마스크 패턴을 식각 마스크로 사용하여 베이스 영역(120)의 저농도 영역을 관통하여 드리프트 영역(110)의 상부 일부와 접촉되는 트렌치(T')를 형성한다. 트렌치(T')를 형성한 후에는 마스크 패턴을 제거하고 세정 공정을 수행한다. 그리고 소프트 에치, 화학적 드라이 에치 및 희생 산화 공정을 수행하여 트렌치(T') 내벽의 표면 거칠기와 표면 손상을 제거한다. 이어서 트렌치(T') 내벽에 얇은 두께의 게이트 절연막(130)을 성장시킨다. 한편, 이와 같은 과정중에 베이스 영역(120)의 표면에도 산화막(131)이 형성된다.
다음에 도 4를 참조하면, 게이트 절연막(130)상에 게이트 전극용 도전막(140)을 형성한다. 이를 위하여, 도 3의 구조체 전면에 도전막을 형성한 후에 식각 공정을 수행하여 게이트 전극용 도전막(140)이 트렌치(T') 일정 높이까지만 형성되도록 한다. 게이트 전극용 도전막(140)으로서는 도핑된 폴리 실리콘막을 사용한다. 다음에 트렌치(T')내의 게이트 전극용 도전막(140) 상부를 노출시키는 포토레지스트막 패턴(200)을 형성한 후에, 이 포토레지스트막 패턴(141)을 이온 주입 마스크로 에미터 영역 형성을 위한 N형 불순물 이온들을 주입한다. 이때 불순물 이온들의 주입 방향은 트렌치(T')의 측벽을 향하도록 비스듬히(도면에서 화살표 방향으로) 설정한다.
다음에 도 5를 참조하면, 포토레지스트막 패턴(도 4의 141)을 제거한 후에 주입된 N형 불순물 이온들을 드라이브 인 확산시켜서 N형의 고농도 에미터 영역(160)을 형성한다. 앞서 설명한 바와 같이, N형 불순물 이온들의 주입 방향을 비스듬하게 하여 주입시켰으므로, 드라이브 인 확산된 후에 형성되는 에미터 영역(160)은 트렌치(T')의 측벽을 따라 길게 형성된다. 이어서 게이트 전극용 도전막(140)의 상부 표면상에 산화막(150)을 형성한다. 그리고 산화막(150)상에 BPSG막과 같은 절연막(170)을 형성한다. 이를 위하여, 전면에 절연막을 형성한 후에 식각 공정을 수행하여 절연막(170)이 트렌치(T')내에 함몰되도록 한다. 이어서 전면에 에미터 전극을 형성하면, 도 2에 도시된 바와 같은 본 발명이 완성된다.
이상의 설명에서와 같이, 본 발명에 따른 트렌치 게이트형 전력 반도체 소자에 의하면, 게이트 전극용 도전막과 에미터 전극을 절연시키기 위한 절연막이 트렌치 구조내에 함몰되어 형성되므로, 와이어 본딩 공정시에 가해지는 강한 본딩력에도 잘 견딜 수 있다는 이점이 있다.
Claims (7)
- 제1 반도체 영역으로 사용되는 반도체 기판;상기 반도체 기판상에 형성된 제1 도전형의 드리프트 영역;상기 드리프트 영역상에 형성된 반대 도전형인 제2 도전형의 제2 반도체 영역;상기 제2 반도체 영역을 수직 방향으로 관통하도록 형성된 트렌치내에 순차적으로 형성된 제1 전극용 도전막 및 절연막;상기 제2 반도체 영역내의 상기 트렌치의 측벽에 형성된 제1 도전형의 제3 반도체 영역; 및상기 제1 반도체 기판 및 제3 반도체 기판과 각각 전기적으로 연결되도록 형성된 제2 전극 및 제3 전극을 포함하는 것을 특징으로 하는 트렌치 게이트형 전력 반도체 소자.
- 제1항에 있어서,상기 제1 반도체 영역은 제1 도전형의 고농도 드레인 영역이고, 상기 제2 반도체 영역은 제2 도전형의 바디 영역이고, 그리고 상기 제3 반도체 영역은 제1 도전형의 고농도 소스 영역인 것을 특징으로 하는 트렌치 게이트형 전력 반도체 소자.
- 제1항에 있어서,상기 제1 반도체 영역은 제2 도전형의 고농도 컬렉터 영역이고, 상기 제2 반도체 영역은 제2 도전형의 베이스 영역이고, 그리고 상기 제3 반도체 영역은 제1 도전형의 고농도 에미터 영역인 것을 특징으로 하는 트렌치 게이트형 전력 반도체 소자.
- 제1항에 있어서,상기 절연막은 BPSG막인 것을 특징으로 하는 트렌치 게이트형 전력 반도체 소자.
- 제1항에 있어서,상기 제2 반도체 영역은 상기 트렌치 측벽을 따라 길게 형성된 것을 특징으로 하는 트렌치 게이트형 전력 반도체 소자.
- 컬렉터 영역으로 사용되는 반도체 기판상에 제1 도전형의 드리프트 영역 및 반대 도전형인 제2 도전형의 베이스 영역을 순차적으로 형성하는 단계;상기 베이스 영역을 수직 방향으로 관통하여 상기 드리프트 영역의 상부 일부와 접촉하도록 트렌치를 형성하는 단계;상기 트렌치 내벽에 게이트 산화막을 형성하는 단계;상기 게이트 산화막상에 게이트 도전막을 형성하되, 상기 트렌치의 일정 높이까지만 형성하는 단계;상기 베이스 영역내의 상기 트렌치 측벽을 따라 제1 도전형의 고농도 소스 영역을 형성하는 단계;상기 게이트 도전막상에 산화막을 개재하여 절연막을 형성하되, 상기 절연막이 트렌치내에 완전히 함몰되도록 형성하는 단계; 및상기 에미터 영역 및 컬렉터 영역에 각각 전기적으로 연결되도록 에미터 전극 및 컬렉터 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 트렌치 게이트형 전력 반도체 소자의 제조 방법.
- 제6항에 있어서,상기 소스 영역은 상기 트렌치 내벽을 향하여 불순물 이온들을 비스듬히 주입한 후에 드라이브 인 확산시킴으로써 형성하는 것을 특징으로 하는 트렌치 게이트형 전력 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990000247A KR20000050396A (ko) | 1999-01-08 | 1999-01-08 | 트렌치 게이트형 전력 반도체 소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990000247A KR20000050396A (ko) | 1999-01-08 | 1999-01-08 | 트렌치 게이트형 전력 반도체 소자 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000050396A true KR20000050396A (ko) | 2000-08-05 |
Family
ID=19570822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990000247A KR20000050396A (ko) | 1999-01-08 | 1999-01-08 | 트렌치 게이트형 전력 반도체 소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000050396A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100742779B1 (ko) * | 2006-07-21 | 2007-07-26 | 고려대학교 산학협력단 | 다중 트렌치를 적용한 절연 게이트 바이폴라 트랜지스터 및그 제조 방법 |
| KR100910815B1 (ko) * | 2007-08-31 | 2009-08-04 | 주식회사 동부하이텍 | 반도체 소자 및 그 제조 방법 |
| KR101366982B1 (ko) * | 2012-08-14 | 2014-02-24 | 삼성전기주식회사 | 트렌치 게이트형 전력 반도체 소자 |
-
1999
- 1999-01-08 KR KR1019990000247A patent/KR20000050396A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100742779B1 (ko) * | 2006-07-21 | 2007-07-26 | 고려대학교 산학협력단 | 다중 트렌치를 적용한 절연 게이트 바이폴라 트랜지스터 및그 제조 방법 |
| KR100910815B1 (ko) * | 2007-08-31 | 2009-08-04 | 주식회사 동부하이텍 | 반도체 소자 및 그 제조 방법 |
| KR101366982B1 (ko) * | 2012-08-14 | 2014-02-24 | 삼성전기주식회사 | 트렌치 게이트형 전력 반도체 소자 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6110799A (en) | Trench contact process | |
| US6498071B2 (en) | Manufacture of trench-gate semiconductor devices | |
| US6144065A (en) | MOS gated device with self aligned cells | |
| US6365942B1 (en) | MOS-gated power device with doped polysilicon body and process for forming same | |
| KR100225409B1 (ko) | 트렌치 디-모오스 및 그의 제조 방법 | |
| US7297604B2 (en) | Semiconductor device having dual isolation structure and method of fabricating the same | |
| US6368921B1 (en) | Manufacture of trench-gate semiconductor devices | |
| US6933560B2 (en) | Power devices and methods for manufacturing the same | |
| US7015125B2 (en) | Trench MOSFET device with polycrystalline silicon source contact structure | |
| TWI475614B (zh) | 溝渠裝置結構及製造 | |
| JP2001284584A (ja) | 半導体装置及びその製造方法 | |
| JP2002110978A (ja) | 電力用半導体素子 | |
| JP2004525500A (ja) | トレンチ二重拡散金属酸化膜半導体セル | |
| US6087224A (en) | Manufacture of trench-gate semiconductor devices | |
| KR100948663B1 (ko) | 복수의 트렌치 ｍｏｓｆｅｔ 셀들을 포함하는 디바이스를 형성하는 방법, 및 얕은 및 깊은 도펀트 주입물 형성 방법 | |
| KR100396703B1 (ko) | 고전압 소자 및 그 제조방법 | |
| JP4122230B2 (ja) | オン抵抗が低減された二重拡散型電界効果トランジスタ | |
| EP1162665A2 (en) | Trench gate MIS device and method of fabricating the same | |
| US6326292B1 (en) | Semiconductor component and manufacturing method for semiconductor component | |
| US6362060B2 (en) | Method for forming semiconductor device having a gate in the trench | |
| JP2006140239A (ja) | 半導体装置及びその製造方法 | |
| JPH01272163A (ja) | 半導体装置の製造方法 | |
| KR20000050396A (ko) | 트렌치 게이트형 전력 반도체 소자 및 그 제조방법 | |
| CN113809162A (zh) | 功率元件 | |
| JP4290378B2 (ja) | 横型パワーｍｏｓトランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |