JP2001508595A - 側壁スペーサを用いる高密度トレンチ形ｄｍｏｓの製造 - Google Patents

Abstract

(57)【要約】 半導体基板（１００）上に形成されるエピタキシャル層（１０４）上において最低限の面積を占有する、深いボディ領域（１３８ｂ）を備えるトレンチ形ＤＭＯＳトランジスタを形成する方法である。第１の酸化物層（１１０）がエピタキシャル層（１０４）上に形成され、その下に深いボディ領域（１３８ｂ）が形成されることになる深いボディエリア（１０２ｂ）を画定するためにパターン化される。次に、深いボディエリア（１０２ｂ）及び第１の酸化物層の残りの部分を覆う第２の酸化物層（１１２）を形成する前に、第１の導電型の拡散防止領域（１０５）が各深いボディエリア（１０２ｂ）内に形成される。第２の酸化物層１（１１２）の一部は、拡散防止領域（１０５）の中央部を露出するためにその後除去され、拡散防止領域（１０５）の周囲を覆うために第２の酸化物層から第１の酸化物層（１１０）及び酸化物側壁スペーサ（１０３）を残す。第２の導電型の深いボディ拡散がその後実行され、その結果側壁スペーサ（１０３）間のエピタキシャル領域（１０４）内に深いボディ領域（１３８ｂ）が形成される。第１及び第２の酸化物層（１１０／１１２）の残りの部分により覆われた拡散防止領域（１０５）の周囲は、拡散深さを著しく抑制することなく、深いボディ拡散部（１３８ｂ）の横方向拡散を抑制する。

Description

【発明の詳細な説明】 側壁スペーサを用いる高密度トレンチ形ＤＭＯＳの製造関連出願の相互参照 本出願の譲受人は、同時出願の、並びに関連する特許出願を所有する。 １．１９９４年６月３日出願の「Ｔｒｅｎｃｈ ＤＭＯＳ Ｔｒａｎｓｉｓｔｏ ｒ Ｗｉｔｈ Ｃｈａｎｎｅｌ Ｂｌｏｃｋ ａｔ Ｃｅｌｌ Ｔｒｅｎｃｈ Ｃｏｒｎｅｒｓ」というタイトルの特許出願第０８／２５３，５２７号（特許査 定済み） ２．「Ｔｒｅｎｃｈｅｄ ＤＭＯＳ Ｔｒａｎｓｉｓｔｏｒ Ｆａｂｒｉｃａｔ ｉｏｎ Ｕｓｉｎｇ Ｓｅｖｅｎ Ｍａｓｋｓ ａｎｄ Ｈａｖｉｎｇ Ｔｈｉ ｃｋ Ｔｅｒｍｉｎａｔｉｏｎ Ｏｘｉｄｅ」というタイトルの特許出願第０８ ／２９０，３２３号 ３．「Ｈｉｇｈ Ｖｏｌｔａｇｅ Ｔｒａｎｓｉｓｔｏｒ Ｈａｖｉｎｇ Ｅｄ ｇｅ Ｔｅｒｍｉｎａｔｉｏｎ」というタイトルの特許出願第０７／９１８，９ ９６号 ４.「Ｓｔｒｕｃｔｕｒｅ ａｎｄ Ｆａｂｒｉｃａｔｉｏｎ ｏｆ Ｐｏｗｅ ｒ ＭＯＳＦＥＴＳ，Ｉｎｃｌｕｄｉｎｇ Ｔｅｒｍｉｎａｔｉｏｎ Ｓｔｒｕ ｃｔｕｒｅ」というタイトルの特許出願第０８／０９６，１３５号 また本発明は「Ｌｏｗ Ｏｎ−Ｒｅｓｉｓｔａｎｃｅ Ｐｏｗｅｒ ＭＯＳ Ｔｅｃｈｎｏｌｏｇｙ」というタイトルの米国特許第５，３０４，８３１号及び 「Ｔｒｅｎｃｈ ＤＭＯＳ Ｐｏｗｅｒ Ｔｒａｎｓｉｓｔｏｒ Ｗｉｔｈ Ｆ ｉｅｌｄ−Ｓｈａｐｅｄ Ｂｏｄｙ Ｐｒｏｆｉｌｅ ａｎｄ Ｔｈｒｅｅ−Ｄ ｉｍｅｎｓｉｏｎａｌ Ｇｅｏｍｅｔｒｙ」というタイトルの米国特許第５，０ ２７，２６６号にも関連す る。上記明細書は、参照してその全体を本出願の一部としている。背景 発明の分野 本発明はトレンチ形トランジスタ（ＦＥＴ及びバイポーラ両方）に関連し、よ り詳細にはトレンチ形ＤＭＯＳトランジスタに関連する。関連技術の説明 二重拡散形ＭＯＳ（ＤＭＯＳ）トランジスタは、拡散部がアクティブトランジ スタ領域を形成するＭＯＳＦＥＴの一種である。トランジスタゲート構造を形成 するために、薄い酸化物層と共に配列され、導電性ポリシリコンを満たされたト レンチを用いてシリコン基板内にそのようなトランジスタを形成することが知ら れている。これらのトランジスタは一般に、高電流スイッチングアプリケーショ ンといったパワーアプリケーションのために用いられる。 第１図は従来の六角形に成形されたトレンチ形ＤＭＯＳ構造体２１を示す。構 造体２１はＮ＋基板２３を備え、その基板２３上に所定の厚さｄ_epiの軽くドー プされたエピタキシャル層（Ｎ）２５が成長する。エピタキシャル層２５の内部 には、反対の導電型（Ｐ、Ｐ＋）のボディ領域２７が設けられる。後に議論され る中央領域内を除いて、Ｐボディ領域２７は概ね平坦であり、エピタキシャル層 ２７の上面下、距離ｄ_minに位置する。概ねボディ領域２５の上側をなす別の被 覆層２８（Ｎ＋）は、構造体２１のソースとして機能する。 六角形に成形されたトレンチ２９はエピタキシャル層２５内に設けられており 、上側に向かって開放され、所定の深さｄ_trを有している。トレンチ２９は酸化 物絶縁層３０と共に配列され、ドープドポリシリコン を満たされる。トランジスタセルに関連するトレンチ２９は、同じく水平方向断 面において六角形に成形されたセル領域３１を画定する。セル領域３１の内部で は、ボディ領域がエピタキシャル層２５の上側表面まで隆起し、セル領域の上面 で水平方向断面の露出パターン３３を形成する。 ボディ領域の中央露出パターン３３は、ボディ領域の概ね平坦な残りの部分よ り重くドープされている（Ｐ＋）。さらにこのボディ領域の中央部分（すなわち 深い拡散領域２７Ｃ）は、エピタキシャル層２５の表面下のトレンチ深さｄ_trよ り深い深さｄ_maxまで延在する。これは、いかなるソースードレイン間電圧ブレ ークダウンもトレンチ表面（例えばボディ領域２７に隣接するゲート酸化物３０ の部分）から離れ、Ｎ＋基板２３のバルク内で強制的に生じさせるため非常に重 要である。従って、深い拡散領域２７Ｃはゲート酸化物誘電体の破壊的ブレーク ダウンを防ぐ。 上で議論したように、深い拡散領域２７Ｃを用いることにより、ゲート酸化物 を保護するに当たって十分な利点がもたらされる。しかしながら、拡散部を深く するほど、隣接構造体の拡散部からの横方向の侵入の範囲も広くなる。従って深 い拡散部は、大量のダイ領域を必要とし、無効なデバイス領域を挿入し、デバイ スコストは上昇させる。それゆえ、十分な深さを有する深い拡散領域を設けるた めに必要とされる領域を最小化すると同時に、深い拡散領域を有するトレンチ形 ＤＭＯＳトランジスタの利点を実現する構造体が必要とされる。概要 本発明は、半導体基板の主面上において最低限の領域を占め、それゆえ有効に デバイス領域を挿入することができるようになる、深いボディ 領域を有するトレンチ形ＤＭＯＳトランジスタを目指すものである。さらに本発 明はそのようなトランジスタを製造する方法にも向けられる。 本発明に従って、半導体基板は基板の主面から延在する第１の導電型のエピタ キシャル層を設けられる。第１の酸化物層はエピタキシャル層上に形成され、か つパターン化され、エピタキシャル層の深いボディエリアが画定され、その下に 深いボディ領域が形成されることになる。 第１の導電型の拡散防止領域が深いボディエリア内に形成され、その後深いボ ディエリアを覆う第２の酸化物層及び第１の酸化物層の残りの部分が形成される 。その後第２の酸化物層部分は、拡散防止領域の中央部を露出するために除去さ れ、第１の酸化物層及び第２の酸化物層からの酸化物側壁スペーサが拡散防止領 域の周囲を覆うために残される。 次に第２の導電型の深いボディ拡散が実行され、その結果側壁スペーサ間のエ ピタキシャル層内に深いボディ領域が形成される。第１及び第２の酸化物層の残 り部分により覆われる拡散防止領域の周囲は、深さ方向拡散をあまり抑制せずに 、深いボディ領域拡散部の横方向拡散を防止する。こうして本発明は深いボディ 拡散部を設けるために必要とされる表面積を最小化し、従ってその結果生じる深 いボディ領域により占有される表面積を最小化する。図面の簡単な説明 第１図は従来の六角形に成形されたトレンチ形ＤＭＯＳ構造体２１を示す。 第２図は本発明に従ったトランジスタの一部の斜視図を示す。 第３図から第１０ａ図及び第１１図から第１６図は、本発明に従った（断面に おいて示される）トランジスタを形成するための一連のステップを示す。 第１０ｂ図は第１０ａ図に示される処理ステップの平面図を示す。発明の詳細な説明 第２図は本発明に従ったマルチセルＤＭＯＳトレンチ形トランジスタの斜視図 （断面図及び平面図を組み合わせている）を示す。この図はそのようなトランジ スタの一部からなり、その中にいくつかのセルを示している。さらにトランジス タ基板及び関連するドープされた領域のみが、トレンチと共に示される。すなわ ち上側をなす絶縁層、ゲート構造体並びに導電性相互接続部は簡単にするために 示していない。その３つは後の図面において示される。 第２図では、Ｎ−ドープドエピタキシャル層１０４が、従来通りのＮ＋ドープ ド基板１００上に形成される。以下に示すように、従来のエッチング技術を用い て形成される２つの（典型的な）トレンチ１２４ａ及び１２４ｂは、エピタキシ ャル層１０４内に形成される。酸化物絶縁層１３０は、各トレンチ１２４ａ、１ ２４ｂに沿って配列される。各トレンチ１２４ａ、１２４ｂはドープドポリシリ コン構造体、それぞれ１３４ｄ、１３４ｅを満たされる。エピタキシャル層１０ ４の主面は１０６で示される。さらに他のトレンチが、直角にトレンチ１２４ａ 、１２４ｂを横切り、それにより間をなすセルを画定する。これらの隣接する交 差トレンチの端部は１０８ａ及び１０８ｂを付されている。 第２図は、以下に示すように、上側をなす相互接続部により従来通りに電気的 に相互接続されるトランジスタの２つのセルを示す。第１のセルは、トレンチ１ ２４ａ、Ｐドープドボディ領域１１６ａ、Ｎ＋ドープドソース領域１４１ａ並び にＰ＋ドープド深いボディ領域１３８ａを備える。Ｐ＋ドープド深いボディ領域 １３８ａは、領域１３８ａが隣接交差トレンチの端部１０８ｂと交差しないよう に第２図の構造体内におい て離れて配置されるため、Ｐ＋ドープド深いボディ領域１３８ａの下側部分は破 線を用いて描かれる。（これらの領域のドーピングレベル及び深さは詳細には以 下に記載される）。第２のセルはＰドープドボディ領域１１６ｂ、Ｎ＋ドープド ソース領域１４１ｂ、１４１ｃ並びにＰ＋ドープド深いボディ領域１３８ｂを備 える。第３のセルは、Ｐドープドボディ領域１１６ｃ、Ｎ＋ドープドソース領域 １４１ｄ、並びにＰ＋ドープド深いボディ領域１３８ｃを備える。 第２図に示される構造体は、Ｐ＋ドープド深いボディ領域１３８ａ、１３８ｂ 並びに１３８ｃの（平面図内及び断面図内の両方の）形状を除いて、同時係属の 特許出願「Ｔｒｅｎｃｈｅｄ ＤＭＯＳ Ｔｒａｎｓｉｓｔｏｒ Ｗｉｔｈ Ｃ ｈａｎｎｅｌ Ｂｌｏｃｋ ａｔ Ｃｅｌｌ Ｔｒｅｎｃｈ Ｃｏｒｎｅｒｓ」 の第２図の構造体と同じものである。本発明に従って、これらの領域は以下に詳 細に記載されるように形成され、主面１０６上において最小限の面積を占めるよ うになる。トランジスタのためのドレイン電極は、下側をなす基板１００の後側 表面（図示せず）上に従来通りに形成されることは言うまでもない。 第３図は第２図に示されるようなトレンチ形ＤＭＯＳ電解効果トランジスタを 形成するための第１の処理ステップを断面図において示す。このプロセスは例示 であり、最終的なトランジスタ構造体を製造するために他のプロセスを用いても よいということは言うまでもない。 第２図の基板１００（第３図には示されない）は、従来通りにＮ＋ドープされ ており、基板の表面上に成長したＮ−ドープドエピタキシャル層１０４を有する 。エピタキシャル層１０４は約５〜１０ミクロン（１０^-6ｍ）厚さである。 エピタキシャル層１０４の主面１０６は、約１ミクロン厚の二酸化シリコン層 １１０を形成するために従来通りに酸化される。二酸化シリコ ン層１１０は、Ｎ＋領域１０２ａ、１０２ｂ並びに１０２ｄを画定するためにフ ォトレジスト及びマスクを用いて従来通りにパターン化される（端子構造体は第 ２図には示されないので、第３図〜第１０ａ図及び第１１図〜第１６図は、第２ 図には厳密には対応しないということを注意されたい）。 Ｎ＋注入ステップは、典型的には５×１０¹⁵〜１×１０¹⁶／ｃｍ²のドーズ量 を用いて６０ＫＥＶのエネルギーレベルでリンを注入することにより実行される 。その後、第４図において、酸化物層（図示せず）が全主面１０６上に従来通り に堆積する。１つの実施例では、酸化物層は、従来通りのテトラエチルオルトシ リケート（ＴＥＯＳ）反応を用いて形成される二酸化シリコンである。この酸化 物層はその後異方性エッチングされ、酸化物側壁スペーサ１０３が残される。酸 化物側壁スペーサ１０３は約０．２〜０．５ミクロン幅からなることが好ましい 。 第５ａ図は、２×１０¹⁵〜１×１０¹⁶／ｃｍ²のドーズ量を用いて６０ＫＥＶ のエネルギーレベルでほう素を注入することにより実行されるＰ＋注入ステップ の結果を示す。これは、Ｐ＋ドーパントが２時間、１１００℃で拡散される従来 の拡散ステップと組み合わせられ、Ｐ＋ドープド領域１３８ａ、１３８ｂ並びに １３８ｄを形成する（トランジスタ端子構造体の一部であるため、領域１３８ｄ は機能的には深いボディ領域ではない）。約０．５ミクロン（５０００オングス トローム）厚の酸化物層１１２は、この拡散中に成長する。Ｐ＋深いボディ領域 の最終的な深さは、１．５〜３．５ミクロンである。 第４図及び第５ａ図に示されるように、Ｎ＋領域１０２ａ、１０２ｂ並びに１ ０２ｄの端部は酸化物側壁スペーサ１０３により上記のほう素注入から保護され る。この保護を行った結果として、Ｎ＋領域１０２ａ、１０２ｂ、並びに１０２ ｄの一部は横方向拡散防止領域１０５として残 される。横方向拡散防止領域１０５は、Ｐ＋ドープド領域１３８ａ、１３８ｂ並 びに１３８ｄの横方向拡散を防止する。Ｐ＋領域１３８ｄ及びその右側をなすト ランジスタ構造体の全部分は集積回路ダイの端子部分（端部）であり、さらに右 側にある垂直線はダイのスクライブ線であるということは言うまでもない。ここ に開示される端子構造体は例示であり、限定するものではない。 別の実施例では、横方向拡散防止領域１０５の効果は、第４図に示されるステ ップにおいて側壁スペーサ１０３を形成すると同時に、露出したＮ＋領域１０２ ａ、１０２ｂ、並びに１０２ｄをドライエッチングすることにより高められる。 このステップでは、Ｎ＋領域は反応性イオンエッチング（ＲＩＥ）により約０． １〜０．３ミクロンの典型的な深さまでエッチングされる。 第５ｂ図は第５ａ図の一部の拡大図であり、Ｐ＋領域１３８ｂの一部を示して いる。破線１３９は、Ｐ＋領域１３８ｂと同じものであるが、Ｐ＋領域１３８ｂ の横方向拡散を防止するために横方向拡散防止領域１０５を用いずに形成された 従来のＰ＋注入物の概略の形状を示す。 第６図では、アクティブ領域マスク層がフォトレジスト層で主面１０６を覆う ことにより形成され、その後フォトレジスト層は、アクティブマスク部分１２０ ａ、１２０ｂ並びに１２０ｃを残すためにマスクを用いて従来通りに露光及びパ ターン化される。 その後、第７図において、３００オングストローム厚のキャップ酸化物層（図 示せず）が低温酸化物アンドープド（ＬＴＯ）層からの外方拡散を防止するため に成長した後、ＬＴＯ層（図示せず）が全主面１０６上に堆積する。このＬＴＯ 層は、パターン化される際に、トレンチの位置を画定するためのエッジマスクと して用いられる。その後ＬＴＯ層はトレンチ１２４ａ及び１２４ｂの位置を画定 する開口部を形成するため にフォトレジストを用いて従来通りにパターン化される。トレンチ１２４ａ及び １２４ｂは、終了時には、典型的に０．５〜１．５ミクロン幅を有し、５〜１０ ミクロン（中心線間）だけ離される。その後トレンチ１２４ａ及び１２４ｂは反 応性イオンエッチング（ＲＩＥ）により、１．５ミクロン（典型的な範囲は０． ５〜１０ミクロン）の典型的な深さまでマスク開口部を通してドライエッチング され、ＬＴＯ層はバッファード酸化物エッチングにより剥離される。別法では、 従来のフォトレジストマスクが、キャップ酸化物を成長させたり、或いはＬＴＯ 層を堆積させたりすることなくトレンチ領域を画定するために直接適用される。 そのプロセスは所望のトレンチ深さ及びトレンチエッチング技術に依存する。 次に、トレンチ側壁１２６からシリコンの薄い層（約５００〜１０００オング ストローム厚）を除去するために、まず化学ドライエッチングを用いて各トレン チ１２４ａ、１２４ｂの側壁１２６が平滑化される。この除去された薄い層は、 以前に行われた反応性イオンエッチングにより生ずる損傷をなくす。さらに、エ ッチングステップにより、トレンチの上側及び下側部分は丸みをつけられる。さ らにその後、犠牲酸化物ステップがトレンチ側壁１２６を平滑化する。二酸化シ リコンの層（図示せず）は約２００〜２０００オングストロームの厚さに、トレ ンチの側壁１２６上に従来通りに熱的に成長する。この犠牲酸化物層は、トレン チ側壁１２６をできるだけ滑らかに残すように、バッファ酸化物エッチング或い はＨＦエッチングの何れかにより除去される。 第７図に示されるように、ゲート酸化物層１３０は、トレンチ側壁１２６を画 定し、約１００〜１０００オングストローム厚で主面１０６上に延在するように 成長する。 その後、第８ａ図に示されるように、多結晶シリコン（ポリシリコン） 層が、例えば約１．５ミクロン（典型的な範囲は０．５〜１．５ミクロン）の厚 さに堆積し、トレンチ１２４ａ、１２４ｂを満たす。次に、ポリシリコン層の平 坦化が行われ、その後ブランケットエッチングすることによりポリシリコン厚を 最適化し、０．５ミクロン（５０００オングストローム）の厚さのみを残す。従 ってポリシリコンの１ミクロン厚(１００００オングストローム)は、この一様な エッチングにより除去される。 その後、多結晶シリコン層（Ｎ−チャンネルトランジスタのための）は、リン 塩化物（ＰＯＣＬ₃）をドープされるか、或いは約１５〜３０Ω／□の抵抗率ま でひ素或いはりんを注入される。その後多結晶シリコン層は構造体１３４ａ、１ ３４ｂ、１３４ｃ並びにゲート電極１３４ｄ、１３４ｅを形成するためにパター ン化される。このパターン化には、露光及びマスクパターン化されるフォトレジ スト層を用いる。第８ａ図の右側部分にある多結晶シリコン構造体１３４ａ、１ ３４ｂ、１３４ｃはトランジスタのゲートコンタクト及び端子部分の一部である 。例えば、シリコン構造体１３４ｃは、スクライブ後、基板１０４に短絡される 等電位リングの一部である。 第８ｂ図は、ポリシリコン構造体１３４ｂの領域における第８ａ図の部分の拡 大図であり、酸化物、すなわちそれぞれ酸化物層１３０，１１２並びに１１０の ３つの下側を成す厚さに起因するポリシリコン構造体１３４ｂの階段形状を示す 。また第８ｂ図及び第１１ｂ図は、第９図〜１６図の構造体内にも存在する。 次に、第９図では、Ｐボディ領域１１６ａ、１１６ｂが注入及び拡散される。 ボディ領域注入マスクは存在しないので、Ｐボディ注入物１１６ａ、１１６ｂは ウエハに渡って一様になる。ボディマスクの代わりに、以前に形成されたアクテ ィブマスク層１２０ａ、１２０ｂにより、Ｐボ ディ注入物が端子領域にドープされるのを防ぐ。Ｐボディ領域１１６ａ及び１１ ６ｂは、２×１０¹³〜２×１０¹⁴／ｃｍ²のドーズ量を用いて４０〜６０ＫＥＶ でほう素注入される。拡散後、Ｐボディ領域１１６ａ及び１１６ｂの深さは約０ ．５〜２．０ミクロンである。 次に、第１０ａ図に示されるように、Ｎ＋ドープドソース領域１４０ａ及び１ ４０ｂが、パターン化されたマスキング層１４２を伴うフォトレジストマスキン グプロセスを用いて注入及び拡散される。ソース領域１４０ａ及び１４０ｂは、 典型的に５×１０¹⁵〜１×１０¹⁶／ｃｍ²のドーズ量を用いて８０ＫＥＶで注入 されるＮ＋ひ素注入物である。第３〜第１０ａ図及び第１１図〜第１６図の断面 図は、第２図のＰ＋領域１３８ａ、１３８ｂの中央部分から取り出されており、 従ってＮ＋ソース領域１４０ａ及び１４０ｂの切出し形状を示さない。 第１０ｂ図は第１０ａ図に示されるステップの平面図であるが、構造体の付加 部分を示している。第１０ｂ図では、いくつかのトランジスタのセルが示される 。しかしながら、第１０ａ図の右側部分に示される端子構造体は、第１０ｂ図で は示されない。そのかわりに、アクティブ領域のみ、すなわち第１０ａ図の左側 部分のみが示される。第１０ｂ図に示されるのは、トレンチ１２４ａ、１２４ｂ 及び付加的なトレンチ１２４ｃ、並びに次列のセルに画定するトレンチ(例えば トレンチ１２４ｅ、１２４ｆ、１２４ｇ並びに１２４ｈ)である。また第２図に 示されるような交差トレンチ１０８ａ、１０８ｂ並びに付加的な交差トレンチ１ ０８ｃも示される。これらのトレンチはそこに示される正方形セルを画定する。 また第１０ｂ図に示されるのは、第１０ａ図に示されるブロッキングマスク層 １４２であり、Ｎ＋ソース領域の横方向範囲を画定する。このブロッキングマス ク層は第１０ｂ図において、多数の小さな斜線が入っ た四角形領域により示される。各セルの中央部にあるその小さな四角形領域（例 えば１４２ａ、１４２ｂ並びに１４２ｃ）は、下側をなすＰ＋深いボディ上側コ ンタクト領域１３８ａ、１３８ｂ並びに１３８ｃを画定する。第１０ｂ図におい て、上側の列のセルの対応する構造は番号を付していないが同様である。 この構造体部分は概ね従来通りである。しかしながら、ブロッキングマスク１ ４２のかなりの部分は、それぞれ１４２ａ−１、１４２ａ−２、１４２ｂ−１、 １４２ｂ−２、並びに１４２ｃ−１、１４３ｃ−２を付される（第１０ｂ図にお ける第１列のセルのための）付加的な四角形のマスキング層部分である。第１０ ｂ図を第２図と比較するとわかるように、これは第２図の平面図に示されるＮ＋ 領域切出し部分を画定する。各小さな四角形のマスク部分、例えば部分１４２ａ −１の寸法は（ｂ）×（ｅ）であり、例えば（ｂ）は３．５ミクロンであり、（ ｅ）は１．７ミクロンである。第１列のセルのためのトレンチは、１つの実施例 では従来通りに第１０ｂ図の第２列のセルのトレンチからオフセットされるが、 これは本発明においては本質的ではない。 第１１図において、マスク層１４２は従来通りに剥離され、Ｎ＋ドープドソー ス領域１４０ａ及び１４０ｂは約９００〜１０００℃の範囲の温度で約０．２〜 ０．５ミクロンの深さに拡散される。その後、ＢＰＳＧ層１４４が、全主面１０ ６上並びにポリシリコン構造体１３４ａ、１３４ｂ、１３４ｃ、１３４ｄ及び１ ３４ｅ上に約０．５〜１．５ミクロンの厚さに形成される。ＢＰＳＧ層１４４は 、露光後にパターン化されるフォトレジスト層（図示せず）で覆われる。その後 下側をなすＢＰＳＧ層１４４及び酸化物層１１２は、ＢＰＳＧ領域１４４ａ、１ ４４ｂ、１４４ｃ、１４４ｄ並びに１４４ｅを残すようにエッチングされ、その 間でトランジスタコンタクト領域が画定される。Ｎ＋ドープドソース領 域１４０ａ及び１４０ｂは、Ｎ＋ドープドソース領域１４１ａ及び１４１ｂを形 成するためにそれぞれの横方向拡散防止領域１０５と融合されているように示さ れる。 第１２図に示されるステップでは、リフローステップにより、ＢＰＳＧ層構造 体１４４ａ、１４４ｂ、１４４ｃ、１４４ｄ並びに１４４ｅの角部が滑らかにさ れる。 第１３ａ図に示されるように、少量のシリコンを従来通りに合金されたアルミ ニウムの層を用いて全主面１０６を覆うステップを伴う、従来通りの相互接続金 属マスキングステップが実行される。その後このアルミニウム層は、金属被覆領 域１５４ａ、１５４ｂ並びに１５４ｃを画定するためにマスクを用いて従来通り にパターン化される。これらの金属被覆領域は、それぞれアクティブ（ソース− ボディ）コンタクト１５４ａ、ゲートフィンガコンタクト１５４ｂ並びにフィル ードプレート１５４ｃである。 深いボディ領域１３８ａ及び１３８ｂは、それぞれコンタクトエリア１５５ａ 及び１５５ｂでソース−ボディコンタクト１５４ａと接触する。横方向拡散防止 領域１０５はＰ＋ドープド領域１３８ａ及び１３８ｂの横方向拡散を防止するた め、深いボディ領域１３８ａ及び１３８ｂの最大水平方向断面積（第１３ａ図に おける（Ｘ））はそれぞれのコンタクト領域１５５ａ及び１５５ｂより大きくな る。第１３ａ図及び第１３−１５図に示されるように、これにより深いボディ領 域１３８ａ及び１３８ｂは「洋なし型」垂直断面を有するようになる。当然のこ とながら、図は縮尺を示すために描かれているわけではないため、深いボディ領 域１３８ａ及び１３８ｂの「洋なし型」形状は、例えば横方向拡散防止領域１０ ５並びに深いボディ領域１３８ａ及び１３８ｂのドーパント濃度及び拡散深さに 依存して著しく変化するかもしれない。 第１３ｂ図は(第８ｂ図と同様に)第１３ａ図の一部の拡大図であり、ポリシリ コンフィールドプレート１３４ｂ及びフィールドプレートコンタクト１５４ｃの 下側をなす階段状酸化物構造体１１０、１１２を示している。 次のステップは、第１４図で示されるようにパッドマスキングである。このス テップは、例えば全構造体上に堆積し、その後従来通りにマスクされる窒化物或 いはＰＳＧ（りんけい酸ガラス）層１６０を用いる表面パッシレーションを含む 。層１６０部分は、その後第１４図において示されるように除去され、ボンディ ングワイヤを、以前に形成されたアクティブ金属被覆コンタクト１５４ａ及び必 要に応じて他の金属被覆領域に接続するためのパッドエリアを開口する。第１２ 図〜第１４図に関連して上に示されたステップは従来通りである。 第１５図は、第１４図において示されるものとほとんど同じ構造体ではあるが 、セルの異なる部分における断面を示しており、この中央部分におけるポリシリ コンゲートランナ接続部１３４ｆをよりわかりやすく示している。ゲートランナ 接続部１３４ｆは典型的にはダイ周辺に配置される。ゲートランナ１３４ｆは、 従来通りに全ゲートを電気的に接続する。ゲートランナ１３４ｆの位置では、第 １５図の断面は、その平面図（図示せず）においては「Ｌ形」（ドックレッグ） に沿っており、そのトレンチの長さに沿って延在するゲートランナ１３４ｆをよ りわかりやすく示している。 第１６図は端子の他の部分を示しているさらに別の断面を示す。この場合フィ ルードプレート１５４ｃは、パワートランジスタのために従来通りに設けられた 端子導電性構造体であり、端子領域内のＢＰＳＧ絶縁層１４４上を横切る金属交 差部１５４ｅによりソース−ボディ領域金属コンタクト１５４ａと、フィールド プレートコンタクト１５４ｃ及びフ ィールドプレート１３４ｂと結合する。 また本発明に従って、ゲートフィンガに隣接する各セルはダミー（チャネルを 持たないことにより非アクティブな）セルである。従って、全セル列(例えばゲ ートフィンガ１３４ａに隣接する第１４図の１３４ｅ)はダミーセルからなる。 この構造体は、第１０ａ図におけるブロッキング注入マスクと同じマスクにより 実現され、Ｎ＋ソース注入物がポリシリコントレンチ充填物１３４ｅに隣接して 形成されないようにする。従って、ダミーセルは、アクティブ領域を持たず、そ れゆえダミーセル部分として機能するように、１２４ｂのすぐ右側をなすドープ ド領域を設けることにより実現される。ダミーセルは、信頼性及びデバイスの耐 久性を改善することがわかっている。これらのダミーセルは他の実施例では省略 している。 上に記載した内容は例示であり、限定するものではない。例えば、同じステッ プを、反対の導電型の種々の半導体領域と共に用いて、本発明に従ったトランジ スタを形成してもよい。他の変更例は、本開示内容を考慮すれば当業者には明ら かであり、添付の請求の範囲の観点に含まれるものと考えられる。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＫＥ，ＬＳ，ＭＷ，Ｓ Ｄ，ＳＺ，ＵＧ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ， ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，Ｇ Ｂ，ＧＥ，ＧＨ，ＨＵ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ， ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，Ｎ Ｏ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ ，ＳＩ，ＳＫ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ， ＵＺ，ＶＮ，ＹＵ (72)発明者 ラン、ボスコ アメリカ合衆国カリフォルニア州94555・ フリモント・パチェチョドライブ 33666 (72)発明者 ダン、ジョウェイ アメリカ合衆国カリフォルニア州95127・ サンノゼ・メイベリーロード 3171 【要約の続き】 物層（１１０／１１２）の残りの部分により覆われた拡 散防止領域（１０５）の周囲は、拡散深さを著しく抑制 することなく、深いボディ拡散部（１３８ｂ）の横方向 拡散を抑制する。

Claims (1)

1. 【特許請求の範囲】 １．トランジスタセルを形成する方法であって、 半導体基板の主面から延在する第１の導電型のエピタキシャル層を有する前記 基板を設ける過程と、 前記エピタキシャル層上に第１の酸化物層を形成する過程と、 深いボディエリアを画定するために前記第１の酸化物層をパターニングする過 程と、 前記深いボディエリア内に前記第１の導電型の拡散防止領域を形成する過程と 、 前記パターニングされた第１の酸化物層と前記深いボディエリアとの上に第２ の酸化物層を形成する過程と、 前記ボディエリアの中央部分を露出するために前記第２の酸化物層の一部を除 去し、前記拡散防止領域の周囲を覆うために酸化物側壁スペーサ及び前記パター ニングされた第１の酸化物層を残す過程と、 前記露出した深いボディエリア内に第２の導電型のドーパントを導入する過程 と、 前記導入されたドーパントを拡散し、それにより深いボディ拡散領域を形成す る過程とを有し、 前記拡散防止領域の前記周囲が前記深いボディ拡散領域の横方向拡散を防止す ることを特徴とするトランジスタセルを形成する方法。 ２．前記第２の酸化物層を除去する過程の後に、前記深いボディエリアの前記露 出した中央部分をエッチングする過程が実行される特徴とする請求項１に記載の 方法。 ３．前記エッチング過程がドライエッチングを用いて行われることを特徴とする 請求項２に記載の方法。 ４．前記エピタキシャル層内において、前記セルの角部を画定するため に横切る少なくとも２つのトレンチを形成する過程と、 前記トレンチを配列するために絶縁層を形成する過程と、 前記絶縁層の上側をなす前記トレンチ内に導電性電極を形成する過程と、 前記第２の導電型を有する前記エピタキシャル層内に、前記少なくとも２つの トレンチと並んで前記エピタキシャル層内に延在するボディ領域を形成する過程 と、 前記エピタキシャル層上にマスキング層を形成し、前記角部において前記エピ タキシャル層を覆う過程と、 前記第１の導電型からなり、前記少なくとも２つのトレンチと並んで前記主面 から前記エピタキシャル層内に延在するソース領域を形成する過程とをさらに有 し、 前記ソース領域の範囲が前記マスキング層により画定され、また前記ソース領 域がそれにより前記角部から離れて配置されることを特徴とする請求項１に記載 の方法。 ５．前記拡散防止領域を形成する過程が前記エピタキシャル層内にイオンを注入 する過程を含むことを特徴とする請求項１に記載の方法。 ６．前記拡散防止領域を形成する過程が前記エピタキシャル層内にドーパントの プリデポジションを行う過程を含むことを特徴とする請求項１に記載の方法。 ７．前記トレンチを形成する前記過程の後に、 前記トレンチの前記側壁上に酸化物の層を成長させる過程と、 前記酸化物の層を剥離し、それにより前記側壁を滑らかにし、前記トレンチの 底部を丸みをつける過程とをさらに有することを特徴とする請求項１に記載の方 法。 ８．前記絶縁層を形成する前記過程の前に、 前記トレンチの前記側壁を等方性ドライエッチングし、それにより前記側壁を 滑らかにし、前記トレンチの上側及び下側部分に丸みをつける過程をさらに有す ることを特徴とする請求項４に記載の方法。 ９．前記エピタキシャル層内に、前記第２の導電型からなり、前記深いボディ領 域の深さとは異なる深さまで前記エピタキシャル層内に延在する付加的なボディ 領域を形成する過程をさらに有することを特徴とする請求項１に記載の方法。 １０．マスキング層を形成する前記過程が、前記セルの各角部において長方形の マスク部分を画定する過程を含むことを特徴とする請求項４に記載の方法。 １１．前記トレンチの幅及びプロセスアライメント技術に依存するように、前記 角部で前記エピタキシャル層を覆う前記マスキング層の一部のエリアを画定する 過程をさらに有することを特徴とする請求項４に記載の方法。 １２．前記絶縁層を形成する前記過程が、 前記トレンチの前記側壁上に酸化物の層を成長させる過程と、 前記酸化物の層を剥離し、それにより前記側壁を滑らかにし、前記トレンチの 前記底部に丸みをつける過程とを有することを特徴とする請求項４に記載の方法 。 １３．トランジスタセルを形成する方法であって、 半導体基板の主面から延在する第１の導電型のエピタキシャル層を有する前記 基板を設ける過程と、 前記エピタキシャル層上に第１の酸化物層を形成する過程と、 深いボディエリアを画定するために前記第１の酸化物層をパターニングする過 程と、 前記深いボディエリア内に前記第１の導電型の拡散防止領域を形成す る過程と、 前記パターニングされた第１の酸化物層と前記深いボディエリアとの上に第２ の酸化物層を形成する過程と、 前記深いボディ領域の中央部分を露出し、前記拡散防止領域の周囲を覆うため に酸化物側壁スペーサ及び前記パターニングされた第１の酸化物層を残すように 前記第２の酸化物層の一部を除去する過程と、 前記露出した深いボディエリア内に第２の導電型のドーパントを導入する過程 と、 前記導入されたドーパントを拡散し、それにより深いボディ拡散領域を形成す る過程と、 前記エピタキシャル層内に、前記セルの角部を画定するために横切る少なくと も２つのトレンチを形成する過程と、 前記トレンチを配列するために絶縁層を形成する過程と、 前記絶縁層の上側をなす前記トレンチ内に導電性電極を形成する過程と、 前記第２の導電型を有する前記エピタキシャル層内に、前記少なくとも２つの トレンチと並んで前記エピタキシャル層内に延在する浅いボディ領域を形成する 過程と、 前記エピタキシャル層の上側をなし、前記角部において前記エピタキシャル層 を覆うマスキング層を形成する過程と、 前記第１の導電型からなり、前記少なくとも２つのトレンチと並んで前記主面 から前記エピタキシャル層内に延在するソース領域を形成する過程とを有し、 前記拡散防止領域の前記周囲が前記深いボディ拡散領域の横方向拡散を防止し 、前記ソース領域の範囲が前記マスキング層により画定され、また前記ソース領 域がそれにより前記角部から離れて配置されることを 特徴とするトランジスタセルを形成する方法。 １４．前記第２の酸化物層を除去する前記過程の後に、前記深いボディ領域の前 記露出した中央部分をエッチングする過程を実行することを特徴とする請求項１ ３に記載の方法。 １５．トレンチ形トランジスタセルであって、 第１の導電型からなり、少なくとも２つの交差トレンチを画定するエピタキシ ャル層と、 前記トレンチを充填する導電性材料と、 前記第１の導電型からなり、前記エピタキシャル層上に配列されるソース−ボ ディコンタクトから前記エピタキシャル層内に垂直に延在するソース領域と、 前記第１の導電型と反対の第２の導電型からなる深いボディ領域とを有し、 前記深いボディ領域が前記ソース−ボディコンタクトから前記ソース領域を通 り垂直に延在し、また前記深いボディ領域が深いボディ領域コンタクトエリアに おいて前記ソース−ボディコンタクトと接触し、かつ前記深いボディ領域が洋な し型の垂直方向断面を有するように前記深いボディ領域コンタクトエリアよりも 大きい最大水平方向断面積を有することを特徴とするトレンチ形トランジスタセ ル。 １６．前記２つの交差トレンチにより画定される前記セルの角部において、前記 ソース領域が前記トレンチから離れて配置されることを特徴とする請求項１５に 記載のセル。 １７．前記ソース領域が少なくとも０．１ミクロンだけ前記セルの前記角部から 離れて配置され、前記セルの前記角部において、前記ボディ領域が前記トレンチ と接触することを特徴とする請求項１６に記載のセル。 １８．前記セルが２つの交差トレンチによりそれぞれ画定される少なく とも４つの角部を備え、また前記ソース領域が前記セルの各角部から離れて配置 されることを特徴とする請求項１５に記載のセル。 １９．前記セルの前記角部において、前記ソース領域が前記トレンチと接触しな いことを特徴とする請求項１８に記載のセル。 ２０．前記ボディ領域が前記トレンチと接触する長方形エリアを画定することを 特徴とする請求項１８に記載のセル。 ２１．前記トレンチの幅が約１．５ミクロンより小さいことを特徴とする請求項 １５に記載のセル。 ２２．前記ボディ領域が約１．５ミクロンより小さい前記エピタキシャル層内に 延在することを特徴とする請求項１５に記載のセル。 ２３．前記ソース領域が約０．５ミクロンより小さい前記エピタキシャル層内に 延在することを特徴とする請求項１５に記載のセル。 ２４．前記ソース領域の中央部分において、前記ボディ領域とは異なる深さまで 前記エピタキシャル層内に延在する前記第２の導電型の浅いボディ領域をさらに 有することを特徴とする請求項１５に記載セル。 ２５．列内に配列される複数の同じセルをさらに有し、各列内の前記トレンチを 充填する前記導電性材料を接続するゲートフィンガ部を備え、前記ゲートフィン ガ部に隣接する前記１列のセルが非アクティブセルであることを特徴とする請求 項１５に記載のセル。