JP5166940B2 - 側壁スペーサを用いる高密度トレンチ形dmosの製造 - Google Patents
側壁スペーサを用いる高密度トレンチ形dmosの製造 Download PDFInfo
- Publication number
- JP5166940B2 JP5166940B2 JP2008091980A JP2008091980A JP5166940B2 JP 5166940 B2 JP5166940 B2 JP 5166940B2 JP 2008091980 A JP2008091980 A JP 2008091980A JP 2008091980 A JP2008091980 A JP 2008091980A JP 5166940 B2 JP5166940 B2 JP 5166940B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- cell
- trench
- body region
- deep body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本出願の譲受人は、同時出願の、並びに関連する特許出願を所有する。
1.1994年6月3日出願の「Trench DMOS Transistor With Channel Block at Cell Trench Corners」というタイトルの特許出願第08/253,527号(特許査定済み)
2.「Trenched DMOS Transistor Fabrication Using Seven Masks and Having Thick Termination Oxide」というタイトルの特許出願第08/290,323号
3.「High Voltage Transistor Having Edge Termination」というタイトルの特許出願第07/918,996号
4.「Structure and Fabrication of Power MOSFETS,Including Termination Structure」というタイトルの特許出願第08/096,135号
Claims (9)
- トレンチ形トランジスタセルであって、
第1の導電型からなり、少なくとも2つの交差トレンチを画定するエピタキシャル層と、
前記トレンチを充填する導電性材料と、
前記第1の導電型の第1のドーパントからなり、前記エピタキシャル層上に配列されるソース−ボディコンタクトから前記エピタキシャル層内に垂直に延在するソース領域と、
前記第1の導電型と反対の第2の導電型の第2のドーパントの下方への拡散により形成された深いボディ領域であって、前記深いボディ領域が、前記ソース−ボディコンタクトから前記ソース領域を通り前記エピタキシャル層内に垂直に前記トレンチの底部よりも低い位置まで延在し、また前記深いボディ領域が、深いボディ領域コンタクトエリアにおいて前記ソース−ボディコンタクトと接触する、該深いボディ領域と、
前記深いボディ領域の濃度よりも低い濃度の前記第2の導電型の前記第2のドーパントからなるボディ領域であって、前記ボディ領域が、前記ソース領域の下方にて前記深いボディ領域に隣接して配置され、かつ前記深いボディ領域よりも浅く前記エピタキシャル層内に垂直に延在する、該ボディ領域と、
前記第1の導電型の第3のドーパントからなる拡散防止領域であって、該第3のドーパントは前記第1のドーパントと異なるドーパントであり、前記拡散防止領域が、前記ソース領域及び前記深いボディ領域の間に配置され、かつ部分的に前記ボディ領域内に配置される、該拡散防止領域とを有し、
該拡散防止領域は前記深いボディ領域の両側に接触するように設けられ、該深いボディ領域が横方向の拡散を該拡散防止領域により防止されながら形成されたことにより、前記拡散防止領域の下方における前記深いボディ領域の最大水平方向断面積は前記拡散防止領域の間の前記深いボディ領域の水平方向断面積よりも大きいことを特徴とするトレンチ形トランジスタセル。 - 前記2つの交差トレンチにより画定される前記セルの角部において、前記ソース領域が前記トレンチから離れて配置されることを特徴とする請求項1に記載のセル。
- 前記ソース領域が、前記セルの前記角部から離れて配置され、前記セルの前記角部において、前記ボディ領域が前記トレンチと接触することを特徴とする請求項2に記載のセル。
- 前記セルが2つの交差トレンチによりそれぞれ画定される少なくとも4つの角部を備え、また前記ソース領域が前記セルの各角部から離れて配置されることを特徴とする請求項1に記載のセル。
- 前記セルの前記角部において、前記ソース領域が前記トレンチと接触しないことを特徴とする請求項4に記載のセル。
- 前記ボディ領域が前記トレンチと接触する長方形エリアを画定することを特徴とする請求項4に記載のセル。
- 前記トレンチの幅が、0.5乃至1.5ミクロンの範囲にあることを特徴とする請求項1に記載のセル。
- 前記ソース領域が、0.2乃至0.5ミクロンの範囲にある前記エピタキシャル層内に延在することを特徴とする請求項1に記載のセル。
- 列内に配列される複数の同じセルをさらに有し、各列内の前記トレンチを充填する前記導電性材料を接続するゲートフィンガ部を備え、前記ゲートフィンガ部に隣接する1列のセルが非アクティブセルであることを特徴とする請求項1に記載のセル。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008091980A JP5166940B2 (ja) | 2008-03-31 | 2008-03-31 | 側壁スペーサを用いる高密度トレンチ形dmosの製造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008091980A JP5166940B2 (ja) | 2008-03-31 | 2008-03-31 | 側壁スペーサを用いる高密度トレンチ形dmosの製造 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP54006797A Division JP4521643B2 (ja) | 1997-05-07 | 1997-05-07 | 側壁スペーサを用いる高密度トレンチ形dmosの製造 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008199048A JP2008199048A (ja) | 2008-08-28 |
JP2008199048A5 JP2008199048A5 (ja) | 2008-12-18 |
JP5166940B2 true JP5166940B2 (ja) | 2013-03-21 |
Family
ID=39757652
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008091980A Expired - Fee Related JP5166940B2 (ja) | 2008-03-31 | 2008-03-31 | 側壁スペーサを用いる高密度トレンチ形dmosの製造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5166940B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7242486B2 (ja) | 2019-09-13 | 2023-03-20 | 株式会社東芝 | 半導体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6021571A (ja) * | 1983-07-15 | 1985-02-02 | Tdk Corp | 半導体装置及びその製造方法 |
US5218220A (en) * | 1991-11-12 | 1993-06-08 | Harris Corporation | Power fet having reduced threshold voltage |
GB9215653D0 (en) * | 1992-07-23 | 1992-09-09 | Philips Electronics Uk Ltd | A method of manufacturing a semiconductor device comprising an insulated gate field effect device |
US5468982A (en) * | 1994-06-03 | 1995-11-21 | Siliconix Incorporated | Trenched DMOS transistor with channel block at cell trench corners |
JPH08186254A (ja) * | 1994-12-28 | 1996-07-16 | Toyota Central Res & Dev Lab Inc | 絶縁ゲート型半導体装置およびその製造方法 |
JPH08264772A (ja) * | 1995-03-23 | 1996-10-11 | Toyota Motor Corp | 電界効果型半導体素子 |
-
2008
- 2008-03-31 JP JP2008091980A patent/JP5166940B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008199048A (ja) | 2008-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0712535B1 (en) | Trenched dmos transistor with channel block at cell trench corners | |
US11075297B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP4060706B2 (ja) | ゲート電荷を低減したトレンチ金属酸化膜半導体電界効果トランジスタ素子 | |
JP4754353B2 (ja) | 縦型トレンチゲート半導体装置およびその製造方法 | |
JPH07115192A (ja) | 垂直形mosトランジスタの製造方法 | |
KR100642803B1 (ko) | 엷게 도핑된 소스 구조를 구비한 트렌치 dmos트랜지스터 | |
JP2005510088A (ja) | 多結晶シリコンソースコンタクト構造を有するトレンチ金属酸化膜半導体電界効果トランジスタデバイス | |
US5986304A (en) | Punch-through prevention in trenched DMOS with poly-silicon layer covering trench corners | |
KR100722343B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR20060136407A (ko) | 종형게이트 반도체장치 및 그 제조방법 | |
US6635535B2 (en) | Dense trench MOSFET with decreased etch sensitivity to deposition and etch processing | |
KR100948663B1 (ko) | 복수의 트렌치 mosfet 셀들을 포함하는 디바이스를 형성하는 방법, 및 얕은 및 깊은 도펀트 주입물 형성 방법 | |
US7666744B2 (en) | Method of manufacturing a semiconductor device having a trench surrounding plural unit cells | |
KR100396956B1 (ko) | 트렌치 트랜지스터 및 그의 제조방법 | |
JP5166940B2 (ja) | 側壁スペーサを用いる高密度トレンチ形dmosの製造 | |
JP4521643B2 (ja) | 側壁スペーサを用いる高密度トレンチ形dmosの製造 | |
JP5266829B2 (ja) | 半導体装置及びその製造方法 | |
JP2009081323A (ja) | Mos型半導体装置およびその製造方法 | |
US11901446B2 (en) | SiC MOSFET with transverse P+ region | |
CN117673082A (zh) | 半导体装置及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081029 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120302 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120307 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120412 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120417 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120509 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120514 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120613 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120703 |
|
RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20120704 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120704 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121031 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20121108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121221 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |