JPH02144971A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH02144971A JPH02144971A JP63298386A JP29838688A JPH02144971A JP H02144971 A JPH02144971 A JP H02144971A JP 63298386 A JP63298386 A JP 63298386A JP 29838688 A JP29838688 A JP 29838688A JP H02144971 A JPH02144971 A JP H02144971A
- Authority
- JP
- Japan
- Prior art keywords
- region
- groove
- semiconductor device
- substrate
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 6
- 230000005669 field effect Effects 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 8
- 238000001312 dry etching Methods 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 229910052785 arsenic Inorganic materials 0.000 abstract description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 2
- 150000004767 nitrides Chemical class 0.000 abstract 3
- 230000015556 catabolic process Effects 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000002131 composite material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- -1 Arsenic ions Chemical class 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置及びその製造方法に係り。
特にいわゆる縦型の絶縁ゲート型(以下MISと略す)
電界効果トランジスタ(以下FETと略す)を有する半
導体装置及びその製造方法に関する。
電界効果トランジスタ(以下FETと略す)を有する半
導体装置及びその製造方法に関する。
従来、チャネルの電流が基板に対し縦に流れるいわゆる
縦型のMISFETについては、特開昭58−3287
及びアイ・イー・デー・エム、テクニカル ダイジェス
ト、第674頁〜第677頁(1987)(IDEM、
Technical Digest pp、674〜
677 (1987))に論じられている6前者に記載
のMISFETの断面図を第7図に示す6高濃度半導体
基板1上にn型ドレイン領域2.p型ベース領域3、n
型ソース領域4が順次形成され、上記n型ソース領域4
からn型ドレイン領域2に達するように形成された溝中
にゲート絶縁膜5を介してゲート電極6が埋め込まれて
いる。7はソース電極、8はドレイン電極、9はシリコ
ン酸化膜である。このMISFETは、チャネルの電流
が縦に流れるため。
縦型のMISFETについては、特開昭58−3287
及びアイ・イー・デー・エム、テクニカル ダイジェス
ト、第674頁〜第677頁(1987)(IDEM、
Technical Digest pp、674〜
677 (1987))に論じられている6前者に記載
のMISFETの断面図を第7図に示す6高濃度半導体
基板1上にn型ドレイン領域2.p型ベース領域3、n
型ソース領域4が順次形成され、上記n型ソース領域4
からn型ドレイン領域2に達するように形成された溝中
にゲート絶縁膜5を介してゲート電極6が埋め込まれて
いる。7はソース電極、8はドレイン電極、9はシリコ
ン酸化膜である。このMISFETは、チャネルの電流
が縦に流れるため。
単位セル当りの電流密度が増大し、オン抵抗が減少して
いる。また、ソース領域がプレーナー型より小さく形成
されているので、ソースをエミッタとし、ドレイン領域
2とベース領域3とで構成される寄生バイポーラトラン
ジスタの動作が低く抑えられ、L負荷ラッチング耐量や
熱的破壊強度が向上した。
いる。また、ソース領域がプレーナー型より小さく形成
されているので、ソースをエミッタとし、ドレイン領域
2とベース領域3とで構成される寄生バイポーラトラン
ジスタの動作が低く抑えられ、L負荷ラッチング耐量や
熱的破壊強度が向上した。
上記従来技術は、素子の信頼性について十分な配慮がさ
れておらず、L負荷ラッチング耐量がなお不十分である
という問題があった。
れておらず、L負荷ラッチング耐量がなお不十分である
という問題があった。
本発明の目的は、L負荷ラッチング耐量の向上した信頼
性に優れた半導体装置及びその製造方法を提供すること
にある。
性に優れた半導体装置及びその製造方法を提供すること
にある。
上記目的は、(1)半導体基板中に、ドレイン領域を形
成する第1導電形の第1の領域を配置し。
成する第1導電形の第1の領域を配置し。
上記基板の表面から該第1の領域に達する溝を設け、該
溝の中に絶縁膜を介してゲート電極を配置し、上記溝外
側面上方に、ソース領域を形成する第1導電形の第2の
領域を、その下方に第2導電形の第3の領域を配置し、
該第3の領域に基板に実質的に垂直なチャネルを形成す
る絶縁ゲート型電界効果トランジスタを有する半導体装
置において、上記第3の領域が上記第1の領域と接する
面の所望の部分を上記溝より深い位置に設けたことを特
徴とする半導体装置、(2)第1導電型の基板中に第2
導電型の不純物を導入して第3の領域を形成する工程、
該第3の領域の所望の部分にさらに第2導電型の不純物
を導入して該所望の部分の底部を他の第3の領域の底部
より深い位置に設ける工程、上記基板表面に絶縁物のパ
ターンを形成し、絶縁物のマスクを形成する工程、該マ
スクを用いて第1導電型の不純物を導入し、ソース領域
となる第2の領域を形成する工程、上記マスクを用いて
、上記第3の領域の所望の部分の底部より浅く、他の第
3の領域の底部より深い溝を形成する工程及び該溝中の
周囲にゲート絶縁膜を設け、さらにその内側にゲート電
極を設ける工程を含み、上記第3の領域に、基板に実質
的に丞直なチャネルを有する絶縁ゲート型電界効果トラ
ンジスタを製造することを特徴とする半導体装置の製造
方法によって達成される。
溝の中に絶縁膜を介してゲート電極を配置し、上記溝外
側面上方に、ソース領域を形成する第1導電形の第2の
領域を、その下方に第2導電形の第3の領域を配置し、
該第3の領域に基板に実質的に垂直なチャネルを形成す
る絶縁ゲート型電界効果トランジスタを有する半導体装
置において、上記第3の領域が上記第1の領域と接する
面の所望の部分を上記溝より深い位置に設けたことを特
徴とする半導体装置、(2)第1導電型の基板中に第2
導電型の不純物を導入して第3の領域を形成する工程、
該第3の領域の所望の部分にさらに第2導電型の不純物
を導入して該所望の部分の底部を他の第3の領域の底部
より深い位置に設ける工程、上記基板表面に絶縁物のパ
ターンを形成し、絶縁物のマスクを形成する工程、該マ
スクを用いて第1導電型の不純物を導入し、ソース領域
となる第2の領域を形成する工程、上記マスクを用いて
、上記第3の領域の所望の部分の底部より浅く、他の第
3の領域の底部より深い溝を形成する工程及び該溝中の
周囲にゲート絶縁膜を設け、さらにその内側にゲート電
極を設ける工程を含み、上記第3の領域に、基板に実質
的に丞直なチャネルを有する絶縁ゲート型電界効果トラ
ンジスタを製造することを特徴とする半導体装置の製造
方法によって達成される。
前記第7図に示した従来の半導体装置では、本発明にお
ける前記第3の領域に相当するベース領域3とドレイン
領域2とが接する面が、絶縁膜を介してゲート電極と接
する所でブレークダウンが生じる。
ける前記第3の領域に相当するベース領域3とドレイン
領域2とが接する面が、絶縁膜を介してゲート電極と接
する所でブレークダウンが生じる。
それに対して本発明では、前記第3の領域の所望の部分
、すなわち、より深い位置にその底部がある部分から下
方にブレークダウンが発生する。
、すなわち、より深い位置にその底部がある部分から下
方にブレークダウンが発生する。
そのためL負荷ラッチング耐量は向上する。
以下、本発明の一実施例を第1図により説明する。第1
図は縦型パワーMO8FETの主要セル部の断面構造図
である。抵抗率が0.01Ω・Cll1のn形高濃度半
導体基板1の上に抵抗率が0.8Ω・clll、厚さが
10μ厘のn形エピタキシャル層からなるドレイン領域
2、その上にシート抵抗が500Ω/口、深さが1.0
μmのp形ベース領域3が形成されている。この領域は
前記第3の領域に相当するが以下ベース領域という。こ
の領域の一部はp形の高濃度ベース領域13が存在し、
その深さは1.5μmである。表面からドレイン領域2
に達する溝中には。
図は縦型パワーMO8FETの主要セル部の断面構造図
である。抵抗率が0.01Ω・Cll1のn形高濃度半
導体基板1の上に抵抗率が0.8Ω・clll、厚さが
10μ厘のn形エピタキシャル層からなるドレイン領域
2、その上にシート抵抗が500Ω/口、深さが1.0
μmのp形ベース領域3が形成されている。この領域は
前記第3の領域に相当するが以下ベース領域という。こ
の領域の一部はp形の高濃度ベース領域13が存在し、
その深さは1.5μmである。表面からドレイン領域2
に達する溝中には。
厚さ50nmのゲート酸化膜5が周囲に設けられ、その
中に多結晶シリコンのゲート電極6が設けられている。
中に多結晶シリコンのゲート電極6が設けられている。
溝の外側上部には、溝に接してシート抵抗が500Ω/
口、深さが0.5μmのn形高濃度ソース領域4が設け
られている。7はAQのソース電極、8はTi−Ni−
Agのドレイン電極そして9はシリコン酸化膜である。
口、深さが0.5μmのn形高濃度ソース領域4が設け
られている。7はAQのソース電極、8はTi−Ni−
Agのドレイン電極そして9はシリコン酸化膜である。
第2図はこの縦型パワーMO8FETの製造プロセスを
示す主要部の断面構造図である。(a)n十高濃度半導
体基板1の上にn形エピタキシャル層を成長させp型ベ
ース領域3を1.0μmの深さに形成する。(b)厚さ
0.2μmのシリコン窒化膜10を所望のパターンに形
成し、その上にホトレジスト103を所望のパターンに
形成する。高エネルギーイオン打ち込みによりBをI
X 10”am−”打ち込み、ホトレジスト膜103を
除去後熱処理によりBを拡散し高濃度ベース領域13を
1845μmの深さ迄形成する。従ってこの状態では(
b)に示した断面構造からホトレジスト膜103が除が
れた構造となっている。(c)上記シリコン窒化膜1o
の上にホトレジスト膜104を形成し、所望の形状とす
る。開口部にlXl0”/am”の砒素をイオン打ち込
みし、熱処理により、0.5μmの深さにしてソース領
域4を形成する。(d)しかる後、5jcQ4ガスのド
ライエツチングにより、深さ1.1μmのU字形溝11
を形成する。このときシリコン窒化膜の削れ量は約0.
1μmである。(e)そして厚さ50nmのシリコン酸
化膜をゲート絶縁膜5としてCVD法により被着する。
示す主要部の断面構造図である。(a)n十高濃度半導
体基板1の上にn形エピタキシャル層を成長させp型ベ
ース領域3を1.0μmの深さに形成する。(b)厚さ
0.2μmのシリコン窒化膜10を所望のパターンに形
成し、その上にホトレジスト103を所望のパターンに
形成する。高エネルギーイオン打ち込みによりBをI
X 10”am−”打ち込み、ホトレジスト膜103を
除去後熱処理によりBを拡散し高濃度ベース領域13を
1845μmの深さ迄形成する。従ってこの状態では(
b)に示した断面構造からホトレジスト膜103が除が
れた構造となっている。(c)上記シリコン窒化膜1o
の上にホトレジスト膜104を形成し、所望の形状とす
る。開口部にlXl0”/am”の砒素をイオン打ち込
みし、熱処理により、0.5μmの深さにしてソース領
域4を形成する。(d)しかる後、5jcQ4ガスのド
ライエツチングにより、深さ1.1μmのU字形溝11
を形成する。このときシリコン窒化膜の削れ量は約0.
1μmである。(e)そして厚さ50nmのシリコン酸
化膜をゲート絶縁膜5としてCVD法により被着する。
(f)ゲート電極6となる多結晶シリコンを溝幅の2分
の1以上の膜厚で被着して溝を充填した後、SF、ガス
のドライエツチングにより全面エツチングして溝内のみ
に図のごとく多結晶シリコンを残存させる。なお多結晶
シリコンは燐を5 X 10” / 0m3の濃度にド
ープして低抵抗にしておく。燐や砒素を多結晶シリコン
被着時に添加しておいてもよい。(g)熱酸化によって
シリコン酸化膜9を図のごとく形成し、シリコン窒化膜
10を除去する。(h)取り出し電極として、ソース電
極7及びドレイン電極8を形成する。
の1以上の膜厚で被着して溝を充填した後、SF、ガス
のドライエツチングにより全面エツチングして溝内のみ
に図のごとく多結晶シリコンを残存させる。なお多結晶
シリコンは燐を5 X 10” / 0m3の濃度にド
ープして低抵抗にしておく。燐や砒素を多結晶シリコン
被着時に添加しておいてもよい。(g)熱酸化によって
シリコン酸化膜9を図のごとく形成し、シリコン窒化膜
10を除去する。(h)取り出し電極として、ソース電
極7及びドレイン電極8を形成する。
本実施例の構造は、ソース領域4がゲート電極6を有す
るU字形溝形成によって自己整合的に小さく形成されて
いることである。これにより、ソース領域4の断面形状
における幅すなわち横方向の長さは、深さすなわち縦方
向の長さより短く形成できるので、ソースをエミッタと
しベース領域3とドレイン領域2とで構成される寄生バ
イポーラトランジスタ動作が低く抑えられる。また高濃
度ベース領域13が深部迄導入されているので、ドレイ
ン・ベース間のブレークダウンはこの領域の底部発生す
る。その結果ドレイン耐圧は65Vに低下したがL負荷
ラッチングは向上した。
るU字形溝形成によって自己整合的に小さく形成されて
いることである。これにより、ソース領域4の断面形状
における幅すなわち横方向の長さは、深さすなわち縦方
向の長さより短く形成できるので、ソースをエミッタと
しベース領域3とドレイン領域2とで構成される寄生バ
イポーラトランジスタ動作が低く抑えられる。また高濃
度ベース領域13が深部迄導入されているので、ドレイ
ン・ベース間のブレークダウンはこの領域の底部発生す
る。その結果ドレイン耐圧は65Vに低下したがL負荷
ラッチングは向上した。
本実施例によれば、3.5mn+ロチツブのパワーMO
8FETにおいてトレイン耐圧が60V、オン抵抗がl
0LIIΩ、L負荷ラッチング耐量が100μH150
Vに対して35Aでも破壊しなかった。
8FETにおいてトレイン耐圧が60V、オン抵抗がl
0LIIΩ、L負荷ラッチング耐量が100μH150
Vに対して35Aでも破壊しなかった。
次に本発明の他の実施例を第3図を用いて説明する。第
3図(、)はパワーMO8FETの主要部の平面図、第
3図(b)は同図(a)のA−A’断面図である。全面
にソース電極に接続されたソース領域4及びベース領域
3の平面形状はそれぞれ円環形状である。ここで−セル
のゲート絶縁膜5の直径は3μmである。またソース領
域4の幅はゲート電極6を有するU字形溝部分によって
自己整合されて一様の大きさになっているので、全面ソ
ース電極7に接続されたベース領域3の大きさも一定に
確保される。この結果ベース抵抗は小さく抑えられ、寄
生バイポーラトランジスタ動作も発生しにくい。
3図(、)はパワーMO8FETの主要部の平面図、第
3図(b)は同図(a)のA−A’断面図である。全面
にソース電極に接続されたソース領域4及びベース領域
3の平面形状はそれぞれ円環形状である。ここで−セル
のゲート絶縁膜5の直径は3μmである。またソース領
域4の幅はゲート電極6を有するU字形溝部分によって
自己整合されて一様の大きさになっているので、全面ソ
ース電極7に接続されたベース領域3の大きさも一定に
確保される。この結果ベース抵抗は小さく抑えられ、寄
生バイポーラトランジスタ動作も発生しにくい。
次に本発明の他の実施例を第4図を用いて説明する。図
はパワーMO3FETの主要部の平面図であり、ソース
領域4の平面形状が円環の一部の形状をしている。ゲー
ト絶縁膜として厚さ60nn+の酸化タンタル膜と厚さ
20nmのシリコン酸化膜の複合膜を用いた。その結果
単位面積当りのゲート幅つまり実装密度が約2倍向上し
、またゲート面積が増加したにもかかわらず、歩留まり
の低下はみられなかった。
はパワーMO3FETの主要部の平面図であり、ソース
領域4の平面形状が円環の一部の形状をしている。ゲー
ト絶縁膜として厚さ60nn+の酸化タンタル膜と厚さ
20nmのシリコン酸化膜の複合膜を用いた。その結果
単位面積当りのゲート幅つまり実装密度が約2倍向上し
、またゲート面積が増加したにもかかわらず、歩留まり
の低下はみられなかった。
次に本発明の他の実施例を第5図を用いて説明する。図
はパワーMO8FETの主要部の断面図であり、ベース
領域3にライフタイムキラー12が導入されている。こ
のライフタイムキラー12はl X 10” 5/ 0
m2のプロトンのイオン打ち込みによって形成された。
はパワーMO8FETの主要部の断面図であり、ベース
領域3にライフタイムキラー12が導入されている。こ
のライフタイムキラー12はl X 10” 5/ 0
m2のプロトンのイオン打ち込みによって形成された。
この結果、寄生バイポーラトランジスタ動作の発生がさ
らに低く抑えられ、またドレイン・ベース間のダイオー
ドの逆回復時間も約1桁低減できた。
らに低く抑えられ、またドレイン・ベース間のダイオー
ドの逆回復時間も約1桁低減できた。
次に本発明の他の実施例を第6図を用いて説明する。第
6図(a)はパワーMO3FET、 ドライバMO5F
ETからなる回路図、第6図(b)はその集積回路の断
面図である。p形半導体基板14上にn形高濃度領域1
5をドレインとするパワーMO5FET及びドライバM
O5FETが形成され、アイソレーション17もU字形
溝構造を利用して形成されている。この結果、パワーM
OSFETのドライブが容易になると共に、実装密度は
従来の構造の約2倍向上し、かつ破壊耐量も低下するこ
とはなかった。
6図(a)はパワーMO3FET、 ドライバMO5F
ETからなる回路図、第6図(b)はその集積回路の断
面図である。p形半導体基板14上にn形高濃度領域1
5をドレインとするパワーMO5FET及びドライバM
O5FETが形成され、アイソレーション17もU字形
溝構造を利用して形成されている。この結果、パワーM
OSFETのドライブが容易になると共に、実装密度は
従来の構造の約2倍向上し、かつ破壊耐量も低下するこ
とはなかった。
以上の実施例ではnチャネルパワーMO8FETを例に
とって説明したが、pチャネル形でも同様な効果がある
。またゲート絶縁膜としてシリコン酸化膜及び酸化タン
タル膜を含む高誘電率複合膜を用いたが他の高誘電率複
合膜、例えば酸化チタン膜、オキシナイトライド膜、酸
化イツトリウム膜を含む膜等でもよく、そしてゲート電
極として多結晶シリコンを用いたが、他の材料、例えば
、アルミニウム、タングステン、モリブデン、タングス
テンシリサイド、モリブデンシリサイド、又はチタンシ
リサイドでも本発明の思想を逸脱しない限りにおいて変
更可能である。
とって説明したが、pチャネル形でも同様な効果がある
。またゲート絶縁膜としてシリコン酸化膜及び酸化タン
タル膜を含む高誘電率複合膜を用いたが他の高誘電率複
合膜、例えば酸化チタン膜、オキシナイトライド膜、酸
化イツトリウム膜を含む膜等でもよく、そしてゲート電
極として多結晶シリコンを用いたが、他の材料、例えば
、アルミニウム、タングステン、モリブデン、タングス
テンシリサイド、モリブデンシリサイド、又はチタンシ
リサイドでも本発明の思想を逸脱しない限りにおいて変
更可能である。
本発明によれば、L負荷ラッチング耐量の向上した信頼
性に優れた半導体装置を提供することができた。
性に優れた半導体装置を提供することができた。
第1図は本発明の一実施例の縦型パワーMO8FETの
主要部の縦断面図、第2図はその製造プロセスを示す主
要部の縦断面図、第3図は本発明の他の実施例の縦型パ
ワーMO3FETの主要部の平面図及び縦断面図、第4
図は本発明の他の実施例の縦型パワーMO8FETの主
要部の平面図、第5図は本発明の他の実施例の縦型パワ
ーMO8FETの主要部の縦断面図、第6図は本発明の
他の実施例の回路図及びその主要部の縦断面図、第7図
は従来の縦型パワーMO3FETの主要部の縦断面図で
ある。 1・・・高濃度半導体基板 2・・・ドレイン領域 3・・・ベース領域4・・・
ソース領域 5・・・ゲート絶縁膜6・・・ゲート
電極 7・・・ソース電極8・・・ドレイン電極
9・・・絶縁膜10・・・シリコン窒化膜 11・・
・溝12・・・ライフタイムキラー 13・・・高濃度ベース領域 14・・・p形半導体基板 15・・・n形高濃度領域 16・・・ドレイン取り出し領域 17・・・アイソレーション 18・・・保護膜 103.104・・・ホトレジスト膜
主要部の縦断面図、第2図はその製造プロセスを示す主
要部の縦断面図、第3図は本発明の他の実施例の縦型パ
ワーMO3FETの主要部の平面図及び縦断面図、第4
図は本発明の他の実施例の縦型パワーMO8FETの主
要部の平面図、第5図は本発明の他の実施例の縦型パワ
ーMO8FETの主要部の縦断面図、第6図は本発明の
他の実施例の回路図及びその主要部の縦断面図、第7図
は従来の縦型パワーMO3FETの主要部の縦断面図で
ある。 1・・・高濃度半導体基板 2・・・ドレイン領域 3・・・ベース領域4・・・
ソース領域 5・・・ゲート絶縁膜6・・・ゲート
電極 7・・・ソース電極8・・・ドレイン電極
9・・・絶縁膜10・・・シリコン窒化膜 11・・
・溝12・・・ライフタイムキラー 13・・・高濃度ベース領域 14・・・p形半導体基板 15・・・n形高濃度領域 16・・・ドレイン取り出し領域 17・・・アイソレーション 18・・・保護膜 103.104・・・ホトレジスト膜
Claims (1)
- 【特許請求の範囲】 1、半導体基板中に、ドレイン領域を形成する第1導電
形の第1の領域を配置し、上記基板の表面から該第1の
領域に達する溝を設け、該溝の中に絶縁膜を介してゲー
ト電極を配置し、上記溝外側面上方に、ソース領域を形
成する第1導電形の第2の領域を、その下方に第2導電
形の第3の領域を配置し、該第3の領域に基板に実質的
に垂直なチャネルを形成する絶縁ゲート型電界効果トラ
ンジスタを有する半導体装置において、上記第3の領域
が上記第1の領域と接する面の所望の部分を上記溝より
深い位置に設けたことを特徴とする半導体装置。 2、上記第2の領域は、平面的に円環又は円環の一部の
形状であり、上記溝は、該円環又は円環の一部の形状の
第2の領域の外側に配置されている請求項1記載の半導
体装置。 3、上記第3の領域は、ライフタイムキラーが導入され
ていることを特徴とする請求項1記載の半導体装置。 4、上記基板は、上記絶縁ゲート型電界効果トランジス
タの周囲に、上記基板表面から上記第1の領域より深い
位置に達する他の溝を有し、該他の溝の中にアイソレー
ション領域を有し、該他の溝の外側に他の絶縁ゲート型
電界効果トランジスタが配置されたことを特徴とする請
求項1記載の半導体装置。 5、第1導電型の基板中に第2導電型の不純物を導入し
て第3の領域を形成する工程、該第3の領域の所望の部
分にさらに第2導電型の不純物を導入して該所望の部分
の底部を他の第3の領域の底部より深い位置に設ける工
程、上記基板表面に絶縁物のパターンを形成し、絶縁物
のマスクを形成する工程、該マスクを用いて第1導電型
の不純物を導入し、ソース領域となる第2の領域を形成
する工程、上記マスクを用いて、上記第3の領域の所望
の部分の底部より浅く、他の第3の領域の底部より深い
溝を形成する工程及び該溝中の周囲にゲート絶縁膜を設
け、さらにその内側にゲート電極を設ける工程を含み、
上記第3の領域に、基板に実質的に垂直なチャネルを有
する絶縁ゲート型電界効果トランジスタを製造すること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63298386A JP2941823B2 (ja) | 1988-11-28 | 1988-11-28 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63298386A JP2941823B2 (ja) | 1988-11-28 | 1988-11-28 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02144971A true JPH02144971A (ja) | 1990-06-04 |
JP2941823B2 JP2941823B2 (ja) | 1999-08-30 |
Family
ID=17859028
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63298386A Expired - Fee Related JP2941823B2 (ja) | 1988-11-28 | 1988-11-28 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2941823B2 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02309678A (ja) * | 1989-05-24 | 1990-12-25 | Fuji Electric Co Ltd | 絶縁ゲート電界効果型トランジスタの製造方法 |
JPH0533546U (ja) * | 1991-10-08 | 1993-04-30 | 株式会社明電舎 | 絶縁ゲート型半導体素子 |
JPH05226661A (ja) * | 1992-02-17 | 1993-09-03 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
EP1033759A2 (en) * | 1999-03-01 | 2000-09-06 | Intersil Corporation | MOS-gated device having a buried gate and process for forming same |
JP2001508595A (ja) * | 1997-05-07 | 2001-06-26 | シリコニックス・インコーポレイテッド | 側壁スペーサを用いる高密度トレンチ形dmosの製造 |
JP2002083963A (ja) * | 2000-06-30 | 2002-03-22 | Toshiba Corp | 半導体素子 |
JP2002329727A (ja) * | 2001-04-27 | 2002-11-15 | Toyota Motor Corp | 縦型半導体装置とそれを用いた回路 |
WO2006134810A1 (ja) * | 2005-06-14 | 2006-12-21 | Rohm Co., Ltd. | 半導体デバイス |
CN103515442A (zh) * | 2012-06-14 | 2014-01-15 | 万国半导体股份有限公司 | 集成有减振器的单一多晶硅mosfet器件 |
JP2019003969A (ja) * | 2017-06-09 | 2019-01-10 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6020559A (ja) * | 1983-07-15 | 1985-02-01 | Hitachi Ltd | 複合半導体装置 |
JPS6180859A (ja) * | 1984-09-28 | 1986-04-24 | Hitachi Ltd | パワ−mosfet |
JPS62298120A (ja) * | 1986-06-18 | 1987-12-25 | Hitachi Ltd | 半導体装置およびその製造方法 |
JPS63124762U (ja) * | 1987-02-04 | 1988-08-15 |
-
1988
- 1988-11-28 JP JP63298386A patent/JP2941823B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6020559A (ja) * | 1983-07-15 | 1985-02-01 | Hitachi Ltd | 複合半導体装置 |
JPS6180859A (ja) * | 1984-09-28 | 1986-04-24 | Hitachi Ltd | パワ−mosfet |
JPS62298120A (ja) * | 1986-06-18 | 1987-12-25 | Hitachi Ltd | 半導体装置およびその製造方法 |
JPS63124762U (ja) * | 1987-02-04 | 1988-08-15 |
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02309678A (ja) * | 1989-05-24 | 1990-12-25 | Fuji Electric Co Ltd | 絶縁ゲート電界効果型トランジスタの製造方法 |
JPH0533546U (ja) * | 1991-10-08 | 1993-04-30 | 株式会社明電舎 | 絶縁ゲート型半導体素子 |
JPH05226661A (ja) * | 1992-02-17 | 1993-09-03 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2001508595A (ja) * | 1997-05-07 | 2001-06-26 | シリコニックス・インコーポレイテッド | 側壁スペーサを用いる高密度トレンチ形dmosの製造 |
US6916712B2 (en) | 1999-03-01 | 2005-07-12 | Fairchild Semiconductor Corporation | MOS-gated device having a buried gate and process for forming same |
US7388254B2 (en) | 1999-03-01 | 2008-06-17 | Fairchild Semiconductor Corporation | MOS-gated device having a buried gate and process for forming same |
JP2000252468A (ja) * | 1999-03-01 | 2000-09-14 | Intersil Corp | 埋め込みゲートを有するmosゲート装置およびその製造方法 |
US6351009B1 (en) | 1999-03-01 | 2002-02-26 | Fairchild Semiconductor Corporation | MOS-gated device having a buried gate and process for forming same |
EP2280418A1 (en) * | 1999-03-01 | 2011-02-02 | Intersil Corporation | MOS-gated device having a buried gate and process for forming same |
EP1033759A3 (en) * | 1999-03-01 | 2000-11-22 | Intersil Corporation | MOS-gated device having a buried gate and process for forming same |
EP1033759A2 (en) * | 1999-03-01 | 2000-09-06 | Intersil Corporation | MOS-gated device having a buried gate and process for forming same |
JP4528460B2 (ja) * | 2000-06-30 | 2010-08-18 | 株式会社東芝 | 半導体素子 |
JP2002083963A (ja) * | 2000-06-30 | 2002-03-22 | Toshiba Corp | 半導体素子 |
JP2002329727A (ja) * | 2001-04-27 | 2002-11-15 | Toyota Motor Corp | 縦型半導体装置とそれを用いた回路 |
JP2006351652A (ja) * | 2005-06-14 | 2006-12-28 | Rohm Co Ltd | 半導体デバイス |
WO2006134810A1 (ja) * | 2005-06-14 | 2006-12-21 | Rohm Co., Ltd. | 半導体デバイス |
US7939884B2 (en) | 2005-06-14 | 2011-05-10 | Rohm Co., Ltd. | Semiconductor device |
CN103515442A (zh) * | 2012-06-14 | 2014-01-15 | 万国半导体股份有限公司 | 集成有减振器的单一多晶硅mosfet器件 |
TWI493689B (zh) * | 2012-06-14 | 2015-07-21 | Alpha & Omega Semiconductor | 半導體場效電晶體元件及用於製備含有主動半導體場效電晶體元件結構與減震器電路的半導體場效電晶體元件之方法 |
JP2019003969A (ja) * | 2017-06-09 | 2019-01-10 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2941823B2 (ja) | 1999-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1033759B1 (en) | MOS-gated device having a buried gate and process for forming same | |
EP0094891B1 (en) | Method of fabricating a vertical power mosfet structure | |
US8030705B2 (en) | Semiconductor device and method of fabricating the same | |
JP5693851B2 (ja) | 半導体装置 | |
US8174066B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
US7947556B2 (en) | Method of manufacturing semiconductor apparatus | |
EP1269530B1 (en) | Method of making a trench gate dmos transistor | |
US20050205897A1 (en) | High voltage insulated-gate transistor | |
US6777745B2 (en) | Symmetric trench MOSFET device and method of making same | |
JPH0897412A (ja) | 半導体装置およびその製造方法 | |
US6160288A (en) | Vertical type misfet having improved pressure resistance | |
US20040097019A1 (en) | Semiconductor component and method of manufacturing | |
JP2007088334A (ja) | 半導体装置およびその製造方法 | |
JPH02144971A (ja) | 半導体装置及びその製造方法 | |
US6570218B1 (en) | MOSFET with a buried gate | |
JP3642768B2 (ja) | 横型高耐圧半導体装置 | |
US20020022352A1 (en) | Method for manufacturing semiconductor device with power semiconductor element and diode | |
JP3904725B2 (ja) | 半導体装置及びその製造方法 | |
JPH11186402A (ja) | 半導体装置及び半導体製造方法 | |
JPH01187870A (ja) | 半導体装置およびその製造方法 | |
JPH11224945A (ja) | 半導体装置 | |
JPH0335533A (ja) | 半導体装置の製造方法 | |
JPH02102541A (ja) | 半導体装置 | |
JPH10242452A (ja) | 半導体装置及びその製造方法 | |
JPH03105979A (ja) | 絶縁ゲート半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |