KR0159073B1 - 트렌치 dmos 트랜지스터와 그의 제조방법 - Google Patents

트렌치 dmos 트랜지스터와 그의 제조방법 Download PDF

Info

Publication number
KR0159073B1
KR0159073B1 KR1019950035598A KR19950035598A KR0159073B1 KR 0159073 B1 KR0159073 B1 KR 0159073B1 KR 1019950035598 A KR1019950035598 A KR 1019950035598A KR 19950035598 A KR19950035598 A KR 19950035598A KR 0159073 B1 KR0159073 B1 KR 0159073B1
Authority
KR
South Korea
Prior art keywords
region
layer
conductivity type
diffusion layer
dmos transistor
Prior art date
Application number
KR1019950035598A
Other languages
English (en)
Other versions
KR970024267A (ko
Inventor
전창기
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950035598A priority Critical patent/KR0159073B1/ko
Priority to JP8013754A priority patent/JPH09116148A/ja
Priority to TW085105541A priority patent/TW297929B/zh
Priority to CN96108636A priority patent/CN1148274A/zh
Priority to US08/730,792 priority patent/US5872377A/en
Publication of KR970024267A publication Critical patent/KR970024267A/ko
Application granted granted Critical
Publication of KR0159073B1 publication Critical patent/KR0159073B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 트렌치 DMOS 트랜지스터 및 그의 제조방법에 관한 것으로서, 그 구성은 제1도전형을 갖는 고농도 반도체물질의 제1영역(10)과 이 제1영역상에 형성있되 동일한 도전형을 갖는 저농도반도체물질의 제2영역(12)으로 구성된 반도체기판과; 상기 제2영역상에 형성되어 있는 제2도전형의 확산층(14)과; 상기 확산층(14)을 관통하여 상기 제2영역(12)의 상부까지 연장되고 그리고 소정거리 떨어져 형성되어 있는 복수의 트렌치와; 상기 확산층(14)의 표면에 형성된 제1도전형을 갖는 고농도불순물층(16)과; 상기 복수 트렌치의 각각의 측벽과 저부표면상에 형성된 게이트산화막(18)과; 상기 복수 게이트산화막의 각각위에 형성된 폴리실리콘막(20)을 포함한다. 본 발명의 방법에 따라 제조된 트렌치 DMOS 트랜지스터는 소오스전극에 공통적으로 연결되는 소오스콘택영역과 몸체층이 차지하는 면적에 비해서 게이트폴리실리콘층의 측별을 다라서 형성되는 채널층이 차지하는 면적이 상대적으로 크게 형성되어 있으므로 고전류구동의 특성을 얻을 수 있다.

Description

트렌치 DMOS 트랜지스터와 그의 제조방법
제1도는 종래의 트렌치 DMOS 트랜지스터의 구조를 보인 도면으로서,
제1a도는 상기 DMOS 트랜지스터의 평면도이고,
제1b도는 제1a도에서 보인 상기 DMOS 트랜지스터의 부분을 확대한 평면도이며,
그리고 제1c도는 제1b도의 A-A'선을 따라 절취한 상기 DMOS 트랜지스터의 단면도.
제2도는 본 발명의 트렌치 DMOS 트랜지스터의 구조를 보인 도면으로서,
제2a도는 상기 트렌치 DMOS 트랜지스터의 평면도이고,
제2b도는 제2a도에서 보인 상기 DMOS 트랜지스터의 부분을 확대한 평면도이며,
그리고 제2c도는 제2b도의 B-B'선을 따라 절위한 상기 DMOS 트랜지스터의 단면도.
제3a도 내지 제3d도는 제2도의 트렌치 DMOS 트랜지스터를 제조하는 방법을 보여주는 순차적인 제조공정도.
* 도면의 주요부분에 대한 부호의 설명
10 : 고농도 실리콘기판 12 : 저농도피복층
14 : 확산층 16 : 소오스불순물층
18 : 게이트산화막 20 : 게이트풀리실리콘막
본 발명은 반도체장치의 제조에 관한 것으로서, 구체적으로는 트렌치 DMOS(double diffused MOS) 트랜지스터 및 그의 제조방법에 관한 것이다.
종래기술의 트렌치 DMOS 트랜지스터는, 제1a도 내지 제1c도에 도시된 바와같이, 제1도전형(n형)의 반도체기판(1)상에 형성된 제2도전형(p형)의 몸체층(4)을 관통하면서 형성된 트렌치와, 이 트렌치내의 측벽과 저부표면상에 형성된 게이트산화막(2)과, 상기 트렌치내에서 상기 게이트산화막(2)상에 형성된 게이트폴리실리콘층(3)과, 상기 게이트폴리실리콘층(3)의 상부의 양측에 형성된 제1도전형의 소오스 불순물층(5)으로 구성된 구조를 갖는다.
상술한 구조를 갖는 트렌치 DMOS 트랜지스터에 있어서, 반도체기판(1)에는 드레인전극이 연결되고, 소오스불순물층(5)과 몸체층(4)에는 공통적으로 소오스전극이 연결되며 그리고 트렌치내에 형성된 폴리실리콘층(3)에는 게이트전극이 연결된다. 또한, 상기 반도체기판(1)은 고농도의 n+기판(1a)과 이 기판(1a)과 동일한 도전형을 갖는 저농도의 n-피복층(a covering layer: 1b)으로 이루어져 있다.
게다가, 상기 트렌치 DMOS 트랜지스터의 동작중에, 상기 소오스 불순물층(5)과 상기 반도체기판(1)의 저농도 피복층(1b)사이에는 상기 게이트산화막(3)의 측표면을 따라 두개의 채널층(6a, 6b)이 형성된다.
이와같이, 종래의 트렌치 DMOS 트랜지스터는 하나의 트렌치를 구비하고 있기 때문에, 그 트렌치의 양측에 형성된 두개의 채널층만을 통하여 전류가 흐른다.
일반적으로, 트렌치 DMOS 트랜지스터는 구현된 채널층의 수가 많으면 많을수록 그 전류의 양은 많게 되어서 고전류를 구동할 수 있게 된다. 그러나, 상술한 종래의 트렌치 DMOS 트랜지스터는 단지 2개의 채널층만을 갖고 있기 때문에 고전류를 구동하는 데 한계가 있는 문제가 있었다.
더우기, 상술한 트렌치 DMOS 트랜지스터의 구조에서는 소오스전극에 연결되는 소오스불순물층(5)가 몸체층(4)이 점유하는 면적에 비해 채널층이 형성되는 면적이 상대적으로 적기 때문에, 결국 채널층으로 흐르는 전류의 양이 상대적으로 적게 된다. 이것은 고전류구동에 한계가 있는 문제를 야기시킨다.
또한, 종래의 트렌치 DMOS 트랜지스터는, 제1a도에 도시되어 있는 바와같이, 셀과 셀 사이의 전기적 접속은 게이트 폴리실리콘막에 의해 이루어지고, 그리고 4개의 셀들사이에 의해서 에워싸여지는 게이트폴리실리콘막의 일부분은 기타 부분보다도 넓게 되어 있지 않는 구조를 갖고 있기 때문에 게이트 콘택을 형성하는 데 제약이 따르는 문제도 있다.
따라서, 본 발명은 상술한 문제점을 해결하기 위해 제안된 것으로서, 소오스전극에 공통적으로 연결되는 소오스콘택영역과 몸체층이 차지하는 면적에 비해서 게이트폴리실리콘층의 측벽을 따라서 형성되는 채널층이 차지하는 면적이 상대적으로 크게 형성하여 고전류구동의 특성을 갖도록 한 트렌치 DMOS 트랜지스터와 그의 제조방법을 제공하는 데 그 목적이 있다.
본 발명의 다른 목적은 셀과 셀리 소오스에 의해서 전기적으로 접속되게 하고 그리고 셀들로 에워싸여지는 게이트 폴리실리콘막의 부분이 기타의 부분보다 넓게 형성되게 하여서 게이트 콘택을 용이하게 형성할 수 있도록 하는 트렌치 DMOS 트랜지스터와 그의 제조방법을 제공하는 데 있다.
상술한 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 트렌치 DMOS 트랜지스터는, 제1도전형을 갖는 고농도 반도체물질의 제1영역과 이 제1영역상에 형성되어 있되 동일한 도전형을 갖는 저농도반도체물질의 제2영역으로 구성된 반도체기판과; 상기 제2영역상에 형성되어 있는 제2도전형의 확산층과; 상기 확산층을 관통하여 상기 제2영역의 상부까지 연장되고 그리고 소정거리 떨어져 형성되어 있는 복수의 트렌치와; 상기 확산층의 표면에 형성된 제1도전형을 갖는 고농도불순물층과; 상기 복수 트렌치의 각각의 측벽과 저부표면상에 형성된 게이트산화막과; 상기 복수 게이트산화막의 각각위에 형성된 폴리실리콘막을 포함한다.
본 발명의 다른 특징에 의하면, 트렌치 DMOS 트랜지스터의 제조방법은, 제1도전형을 갖는 고농도반도체물질의 제1영역을 준비하는 공정과; 상기 제1영역상에 형성되어 있되, 상기 제1영역의 도전형과 동일한 도전형을 갖는 저농도반도체물질의 제2영역을 형성하는 공정과; 상기 제2영역상에 형성되어 있되, 제2도전형을 갖는 확산층을 형성하는 공정과; 소오스형성용 마스크를 사용하여 상기 확산층의 표면에 제1도전형의 불순물이온을 주입하여 고농도불순물층을 형성하는 공정과; 트렌치형성용 마스크를 사용하여 복수의 트렌치를 형성하되, 이 복수의 트렌치사이에 상기 확산층(14)과 고농도불순물층이 위치하도록 하는 공정과; 상기 복수 트렌치 각각의 측벽과 저부표면상에 게이트산화막을 형성하는 공정과; 상기 게이트산화막상에 폴리시릴콘막을 형성하는 공정을 포함한다.
이 방법에 있어서, 상기 소오스형성용 마스크는 포토리소그라피기술에 의해서 형성된 소정 패턴의 유전체막이고 그리고 상기 유전체막은 실리콘 산화막이다.
이 방법에 있어서, 상기 트렌치형성용 마스크는 포토리소그라피기술에 의해서 형성된 소정 패턴의 유전체막이고, 그리고 상기 유전체막은 실리콘산화막이다.
본 발명의 방법에 따라 제조된 트렌치 DMOS 트랜지스터는 소오스전극에 공통적으로 연결되는 소오스콘택영역과 몸체층이 차지하는 면적에 비해서 게이트롤리실리콘층의 측벽을 따라서 형성되는 채널층이 차지하는 면적이 상대적으로 크게 형성되어 있으므로 고전류구동의 특성을 얻을 수 있다.
이하, 본 발명의 실시예를 첨부도면 제2도와 제3도에 의거하여 상세히 설명한다.
제2도는 본 발명의 트렌치 DMOS 트랜지스터의 구조를 보인 도면으로서, 제2a도는 상기 트렌치 DMOS 트랜지스터의 평면도이고, 제2b도는 제2a도에서 보인 상기 DMOS 트랜지스터의 부분을 확대한 평면도이며 그리고 제2c도는 제2b도에서 보인 상기 DMOS 트랜지스터의 단면도이다.
제2도를 참고하면, 본 발명에 따른 신규한 트렌치 DMOS 트랜지스터는 소오스전극의 하부에 있는 소오스콘택영역(16)과 몸체층(14)이 차지하는 면적에 비해서 게이트폴리실리콘층(20)의 측벽을 따라서 형성되는 채널층이 차지하는 면적이 상대적으로 크게 형성하여 고전류구동의 특성을 갖도록 한 구조를 갖는다.
더욱 구체적으로, 상기 트렌치 DMOS 트랜지스터는, 제2c도에 도시된 바와같이, 제1도전형을 갖는 고농도 반도체물질의 제1영역(10)과 이 제1영역상에 형성있되 동일한 도전형을 갖는 저농도반도체물질의 제2영역(12)으로 구성된 반도체기판과; 상기 제2영역상에 형성되어 있는 제2도전형의 확산층(14)과; 상기 확산층(14)을 관통하여 상기 제2영역(12)의 상부까지 연장되고 그리고 소정거리 떨어져 형성되어 있는 복수의 트렌치와; 상기 확산층(14)의 표면에 형성된 제1도전형을 갖는 고농도불순물층(16)과; 상기 복수 트렌치의 각각의 측벽과 저부표면상에 형성된 게이트산화막(18)과; 상기 복수 게이트산화막의 각가위에 형성된 폴리실리콘막(20)을 포함하는 구조를 갖는다.
특히, 제2a도에 도시되어 있는 바와같이, 본 발명의 트렌치 DMOS장치에 있어서 셀과 셀들사이가 소오스에 의해서 전기적으로 접속되어 있고, 그리고 셀들로 에워싸여지는 게이트 폴리실리콘막의 일부분이 기타의 부분보다 넓게 형성되어 있는 구조를 갖고 있다. 따라서, 상기 비교적 넓게 형성된 상기 게이트 폴리실리콘막의 일부분에서 게이트 콘택이 어떠한 제약을 받지 않고 용이하게 형성될 수 있다.
다음은 상술한 구조를 갖는 트렌치 DMOS 트랜지스터의 제조방법을 제3a도 내지 제3d도에 의거하여 상세히 설명한다. 제2도의 구성부품의 기능과 동일한 기능을 갖는 제3a도 내지 제3d도의 구성부품에 대해서는 동일한 참조번호를 병기하고, 그리고 그의 중복되는 설명은 생략한다.
제3a도를 참고하면, 고농도의 n+실리콘기판(10)상에, 저농도의 n-반도체물질로 이루어진 피복층(a covering layer: 12)이 형성되어서, 반도체기판을 형성한다. 즉, 반도체기판을 구성하는 고농도의 기판(10)과 저농도의 피복층(12)은 동일한 도전형의 불순물이온으로 확산되어 이싸.
상기 반도체기판의 피복층(12)상에, 상기 기판의 도전형과 상이한 도전형을 갖는 불순물이온이 주입되어서, 확산층(14)이 형성된다. 이 확산층(14)은 후속하는 공정들에 의해서 제조된 트렌치 DMOS 트랜지스터의 몸체층으로 사용된다.
제3b도에 도시된 바와같이, 상기 확산층(14)상에 통상적인 포토리소그라피기술에 의해서 소정패턴의 유전체막인 실리콘산화막(미도시됨)을 형성하고, 이 실리콘산화막이 패턴을 소오스형성용 마스크로 사용하여 이온주입공정을 실행하여 고농도의 소오스 불순물층(16)이 형성된다. 즉, 상기 확산층(14)상에 상기 반도체기판의 도전형과 동일한 도전형의 불순물이온이 주입되어서 소오스전극이 연결되어 소오스불순물층(16)이 형성되는 것이다. 이 소오스불순물층(16)은 소오스콘택영역으로 사용된다.
이어, 제3c도에 도시된 바와같이, 상기 실리콘산화막의 패턴을 제거하 다음, 다시 소정패턴의 실리콘산화막을 상기 확산층(14)상에 형성하여 두개의 트렌치영역을 정의하고, 반응성 이온빔 식각법 또는 기타의 식각법을 사용하여 수직적인 측벽을 갖는 두개의 트렌치(15a, 15b)를 형성한다. 상기 두개의 트렌치(15a, 15b)는 각각 상기 반도체기판의 피복층(12)의 일부까지 제거되는 정도의 깊이를 갖는다. 상기 두개의 트렌치(15a, 15b)사이에 형성되어 있는 상기 불순물층(16)은 직접 소오스전극이 접속된다.
그 결과, 하나로 연장되어 있는 상기 소오스불순물층(16)이 상기 트렌치에 채워지는 게이트폴리실리콘층의 양측을 따라 형성되는 두개의 채널층에 공통적으로 접촉되어 있고 그리고 상기 두개의 채널층사이의 확산층(14)의 면적이 작기 때문에, 상기 채널층이 차지하는 면적이 상대적으로 넓게 형성되는 것이다. 계속해서, 산화공정에 의해 상기 두개의 트렌치(15a, 15b) 각각의 측벽과 저부표면상에 게이트산화막(18)이 형성된다.
제3d도에 도시된 바와같이, 상기 게이트산화막(18)상에 폴리실리콘을 형성하면서 상기 트렌치(15a, 15b)내에 충전하면 게이트 폴리실리콘막(20)이 형성된다. 각 트렌치(15a, 15b)내에 형성된 이 폴리실리콘층(20a, 20b)은 후속하는 금속배선공정에 의해서 게이트전극이 연결되고, 상기 소오스불순물층(16)에는 소오스전극이 연결되며, 그리고 상기 반도체기판에는 콜렉터전극이 연결된다.
상술한 바와같이, 본 발명의 방법에 따라 제조된 트렌치 DMOS 트랜지스터는, 제2c도에 도시된 바와같이, 소오스전극의 하부에 있는 소오스콘택영역과 몸체층이 차지하는 면적에 비해서 게이트폴리실리콘층의 측벽을 따라서 형성되는 채널층이 차지하는 면적이 상대적으로 크게 형성된다. 그결과, 고전류구동의 특성을 얻을 수 있다.
게다가, 본 발명의 트렌치 DMOS 트랜지스터는, 셀들로 에워싸여지는 게이트 폴리실리콘막의 부분이 기타의 부분보다 넓게 형성되어 있는 구조를 갖고 있기 때문에, 게이트 콘택이 용이하게 형성될 수 있는 효과가 있다.

Claims (6)

  1. 트렌치 DMOS 트랜지스터에 있어서, 제1도전형을 갖는 고농도 반도체물질의 제1영역(10)과 이 제1영역상에 형성있되 동일한 도전형을 갖는 저농도반도체물질의 제2영역(12)으로 구성된 반도체기판과; 상기 제2영역상에 형성되어 있는 제2도전형의 확산층(14)과; 상기 확산층(14)을 관통하여 상기 제2영역(12)의 상부까지 연장되고 그리고 소정거리 떨어져 형성되어 있는 복수의 트렌치와; 상기 확산층(14)의 표면에 형성되어 있고, 그리고 셀과 셀 사이를 전기적으로 접속하는 제1도전형의 고농도불순물층(16)과; 상기 복수 트렌치의 각각의 측벽과 저부표면상에 형성된 게이트산화막(18)과; 상기 복수 게이트산화막의 각각위에 형성된 폴리실리콘막(20)을 포함하는 것을 특징으로 하는 트렌치 DMOS 트랜지스터.
  2. 트렌치 DMOS 트랜지스터의 제조방법에 있어서, 제1도전형을 갖는 고농도반도체물질의 제1영역(10)을 준비하는 공정과; 상기 제1영역상에 형성되어 있되, 상기 제1영역의 도전형과 동일한 도전형을 갖는 저농도반도체물질의 제2영역(12)을 형성하는 공정과; 상기 제2영역상에 형성되어 있되, 제2도전형을 갖는 확산층(14)을 형성하는 공정과; 소오스형성용 마스크를 사용하여 상기 확산층(14)의 표면에 제1도전형의 불순물이온을 주입하여 고농도불순물층(16)을 형성하는 공정과; 트렌치형성용 마스크를 사용하여 복수의 트렌치(15a, 15b)를 형성하되, 이 복수의 트렌치사이에 상기 확산층(14)과 고농도불순물층(16)이 위치하도록 하는 공정과; 상기 복수 트렌치 각각의 측벽과 저부표면상에 게이트산화막(18)을 형성하는 공정과; 상기 게이트산화막상에 폴리실리콘막(20a, 20b)을 형성하는 공정을 포함하는 것을 특징으로 하는 트렌치 DMOS 트랜지스터.
  3. 제2항에 있어서, 상기 소오스형성용 마스크는 포토리소그라피기술에 의해서 형성된 소정 패턴의 유전체막인 것을 특징으로 하는 트렌치 DMOS 트랜지스터의 제조방법.
  4. 제3항에 있어서, 상기 유전체막은 실리콘산화막인 것을 특징으로 하는 트렌치 DMOS 트랜지스터의 제조방법.
  5. 제2항에 있어서, 상기 트렌치형성용 마스크는 포토리소그라피기술에 의해서 형성된 소정 패턴의 유전체막인 것을 특징으로 하는 트렌치 DMOS 반도체장치의 제조방법.
  6. 제5항에 있어서, 상기 유전체막은 실리콘산화막인 것을 특징으로 하는 트렌치 DMOS 트랜지스터의 제조방법.
KR1019950035598A 1995-10-16 1995-10-16 트렌치 dmos 트랜지스터와 그의 제조방법 KR0159073B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019950035598A KR0159073B1 (ko) 1995-10-16 1995-10-16 트렌치 dmos 트랜지스터와 그의 제조방법
JP8013754A JPH09116148A (ja) 1995-10-16 1996-01-30 トレンチｄｍｏｓトランジスタ及びその製造方法
TW085105541A TW297929B (en) 1995-10-16 1996-05-10 The DMOS with trench and its manufacturing method
CN96108636A CN1148274A (zh) 1995-10-16 1996-06-21 沟槽型dmos晶体管及其制造方法
US08/730,792 US5872377A (en) 1995-10-16 1996-10-16 Power semiconductor devices having highly integrated unit cells therein

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950035598A KR0159073B1 (ko) 1995-10-16 1995-10-16 트렌치 dmos 트랜지스터와 그의 제조방법

Publications (2)

Publication Number Publication Date
KR970024267A KR970024267A (ko) 1997-05-30
KR0159073B1 true KR0159073B1 (ko) 1998-12-01

Family

ID=19430316

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950035598A KR0159073B1 (ko) 1995-10-16 1995-10-16 트렌치 dmos 트랜지스터와 그의 제조방법

Country Status (5)

Country Link
US (1) US5872377A (ko)
JP (1) JPH09116148A (ko)
KR (1) KR0159073B1 (ko)
CN (1) CN1148274A (ko)
TW (1) TW297929B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3329707B2 (ja) * 1997-09-30 2002-09-30 株式会社東芝 半導体装置
JP3344381B2 (ja) * 1999-08-23 2002-11-11 日本電気株式会社 半導体装置及びその製造方法
CN100416858C (zh) * 2001-02-01 2008-09-03 三菱电机株式会社 半导体器件
US6710414B2 (en) 2002-05-10 2004-03-23 General Semiconductor, Inc. Surface geometry for a MOS-gated device that allows the manufacture of dice having different sizes
US6861337B2 (en) * 2002-05-10 2005-03-01 General Semiconductor, Inc. Method for using a surface geometry for a MOS-gated device in the manufacture of dice having different sizes
JP2006210777A (ja) 2005-01-31 2006-08-10 Nec Electronics Corp 半導体装置
WO2008010148A1 (en) * 2006-07-14 2008-01-24 Nxp B.V. Trench field effect transistors
CN102034708B (zh) * 2009-09-27 2012-07-04 无锡华润上华半导体有限公司 沟槽型dmos晶体管的制作方法
US8134205B2 (en) * 2010-01-06 2012-03-13 Ptek Technology Co., Ltd. Layout structure of power MOS transistor
CN107863383B (zh) * 2016-09-22 2021-05-07 常州中明半导体技术有限公司 一种具有半封闭原胞的绝缘栅双极型晶体管器件结构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4961100A (en) * 1988-06-20 1990-10-02 General Electric Company Bidirectional field effect semiconductor device and circuit
US4994871A (en) * 1988-12-02 1991-02-19 General Electric Company Insulated gate bipolar transistor with improved latch-up current level and safe operating area
DE69029180T2 (de) * 1989-08-30 1997-05-22 Siliconix Inc Transistor mit Spannungsbegrenzungsanordnung
JP2606404B2 (ja) * 1990-04-06 1997-05-07 日産自動車株式会社 半導体装置
US5242845A (en) * 1990-06-13 1993-09-07 Kabushiki Kaisha Toshiba Method of production of vertical MOS transistor
US5282018A (en) * 1991-01-09 1994-01-25 Kabushiki Kaisha Toshiba Power semiconductor device having gate structure in trench
EP1209751A3 (en) * 1991-08-08 2002-07-31 Kabushiki Kaisha Toshiba Self turn-off insulated-gate power semiconductor device with injection-enhanced transistor structure
JP2837033B2 (ja) * 1992-07-21 1998-12-14 三菱電機株式会社 半導体装置及びその製造方法
US5323040A (en) * 1993-09-27 1994-06-21 North Carolina State University At Raleigh Silicon carbide field effect device

Also Published As

Publication number Publication date
CN1148274A (zh) 1997-04-23
US5872377A (en) 1999-02-16
JPH09116148A (ja) 1997-05-02
KR970024267A (ko) 1997-05-30
TW297929B (en) 1997-02-11

Similar Documents

Publication Publication Date Title
US7799636B2 (en) Power device with trenches having wider upper portion than lower portion
US6489652B1 (en) Trench DMOS device having a high breakdown resistance
KR100449461B1 (ko) Ｍｏｓ형 반도체 장치 및 그 제조 방법
US5346841A (en) Method of manufacturing semiconductor device using ion implantation
JP2004518286A (ja) ドープポリシリコン体を有するｍｏｓゲートパワーデバイス、及びその製造方法
KR20000004472A (ko) 트렌치 게이트 구조의 전력 반도체장치 및 그 제조방법
US6620691B2 (en) Semiconductor trench device with enhanced gate oxide integrity structure
JP2003510842A (ja) トレンチゲート半導体デバイスの製造方法
US5721148A (en) Method for manufacturing MOS type semiconductor device
KR0159073B1 (ko) 트렌치 dmos 트랜지스터와 그의 제조방법
JP2002016080A (ja) トレンチゲート型ｍｏｓｆｅｔの製造方法
US5970344A (en) Method of manufacturing semiconductor device having gate electrodes formed in trench structure before formation of source layers
JP3113425B2 (ja) 絶縁ゲート半導体装置およびその製造方法
JPH0997907A (ja) トレンチｄｍｏｓ装置及びその製造方法
KR100375614B1 (ko) 바이폴라트랜지스터제조방법
KR0161737B1 (ko) 모스 전계 효과 트랜지스터의 제조방법
KR100429855B1 (ko) 트렌치 게이트 수평형 모스펫 및 이의 제조 방법
KR100321757B1 (ko) 이중채널을갖는트랜지스터및그제조방법
KR100273319B1 (ko) 모스 트랜지스터 제조방법
JP2710843B2 (ja) 半導体装置の製造方法
KR100457907B1 (ko) 파워 트랜지스터 및 그의 제조 방법
JP3584866B2 (ja) 半導体装置の製造方法
CN117976720A (zh) 屏蔽栅场效应晶体管及其制备方法
KR100216735B1 (ko) 수직형 모스 트랜지스터 및 그 제조방법
KR0172619B1 (ko) 반도체 장치 및 그 성형방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130722

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee