KR960026934A - 바이폴라 트랜지스터, 바이폴라 트랜지스터를 구비하는 반도체장치 및 그 제조방법 - Google Patents

바이폴라 트랜지스터, 바이폴라 트랜지스터를 구비하는 반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR960026934A
KR960026934A KR1019950036065A KR19950036065A KR960026934A KR 960026934 A KR960026934 A KR 960026934A KR 1019950036065 A KR1019950036065 A KR 1019950036065A KR 19950036065 A KR19950036065 A KR 19950036065A KR 960026934 A KR960026934 A KR 960026934A
Authority
KR
South Korea
Prior art keywords
base region
forming
region
semiconductor substrate
conductivity type
Prior art date
Application number
KR1019950036065A
Other languages
English (en)
Other versions
KR0177271B1 (ko
Inventor
유끼오 마끼
히로끼 혼다
Original Assignee
기다오까 다까시
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기다오까 다까시, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 기다오까 다까시
Publication of KR960026934A publication Critical patent/KR960026934A/ko
Application granted granted Critical
Publication of KR0177271B1 publication Critical patent/KR0177271B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

p형 외부 베이스영역(5) 및 n형 컬렉터영역(7)과 직접 접촉하도록 금속전극(11a)과 금속전극(11c)이 형성되는 타입의 바이폴라 트랜지스터에서, n형 에미터영역(6)의 외주부를 감싸도록 외부 베이스영역(5)을 형성한다.
에미터영역(6)상에는 다결정 실리콘층(9a)을 끼워서 금속전극(11b)이 형성된다.
그것에 의해서 매립확산층의 형성을 생략해서 제조 코스트를 줄이고 고성능 바이폴라 트랜지스터를 얻을 수 있다.

Description

바이폴라 트랜지스터, 바이폴라 트랜지스터를 구비하는 반도체장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에서 바이폴라 트랜지스터를 나타내 평면도. 제2도는 제1도에서 Ⅱ-Ⅱ선을 따라 나타낸 단면도.

Claims (13)

  1. 주표면을 갖는 제1도전형 반도체기찬(1)과, 상기 반도체기판(1)의 주표면에 형성된 제2도전형의 불순물확산층(2)과, 상기 불순물확산층(2)이 표면에 형성된 제1도전형의 베이스영역(4)과, 상기 베이스영역(4)의 표면에 형성된제2도전형의 에미터영역(6)과, 상기 베이스영역(4)과 접속되어 상기 베이스영역(4)과 상기 에미터영역(6)을 둘러싸도록상기 불순물확산층(2)의 표면에 형성된 제1도전형의 외부 베이스영역(5)과, 상기 에미터영역(6) 표면과 접촉해서 상기 에미터영역(6)상에 형성된 패드 도전층(9a)과, 상기 반도체기판(1)의 주표면상에 형성되어, 상기 불순물확산층(2)이 일부표면, 상기 외부 베이스영역(5)의 일부 표면 및 상기 패드 도전층(9a)의 일부 표면에 도달하는 제1과 제2와 제3콘택트홀(14a,14b,14c)이 설치된 층간절연층(10)과, 상기 제1과 제2와 제3콘택트홀내(14a,14b,14c)에 각각 형성된 제1, 제2, 제3금속전극(11a,11b,11c)을 구비한 것을 특징으로 하는 바이폴라 트랜지스터.
  2. 제1항에 있어서, 상기 베이스영역(4) 바로아래에 위치하는 상기 불순물 확산층(2)에 포함되는 제2도전형의불순물 농도는 5×1018cm-3이하인 것을 특징으로 하는 바이폴라 트랜지스터.
  3. 제1항에 있어서, 상기 반도체기판(1)의 주표면에는, 상기 외부 베이스영역(5)으로 둘러싸여지고, 상기 외부 베이스영역(5)의 일부를 상기 반도체기판(1)의 깊이 방향으로 관통하는 흠부분(13)이 형성되고, 상기 홈부분(13)이 측벽에는 싸이드월 절연층(15)이 형성되고, 상기 홈부분(13)의 저면 바로 아래에 상기 베이스영역(4)이 형성되고, 상기 에미터영역(6)의 측단부는 상기 싸이드월 절연층(15) 바로 아래에 위치하는 것을 특징으로 하는 바이폴라 트랜지스터.
  4. 제1항에 있어서, 상기 반도체기판(1)의 주표면에는, 상기 외부 베이스영역으로 둘러싸이고 상기 외부 베이스영역(5)의 일부를 상기 반도체기판(1)의 깊이 방향으로 관통해 대략 반타원형 모양의 단면구조인 오목부분(22)이 형성되고, 상기 반도체기판(1)의 주표면과 상기 층간절연층(10)간에는 상기 외부 베이스영역(5)상에서 상기 오목부분(22)의저면상에 걸쳐 연장되어 있고, 상기 오목부분(22) 저면상에 개구부(23)를 갖는 절연층(8)이 형성되고, 상기 베이스영역(4)은 상기 오목부분(22) 저면 바로 아래에 형성되고, 상기 에미터영역(6)이 측단부는 상기 개구부(23) 근방의 상기 절명층(8) 바로 아래에 위치하는 것을 특징으로 하는 바이폴라 트랜지스터.
  5. 제1항에 있어서, 상기 패드 도전층(9a)의 측단부와 상기 반도체기판(1)의 주표면간에는 절연층(8)이 형성되고, 상기 패드 도전층(9a)의 측벽에는 상기 절연층(8)을 덮도록 싸이드윌 절연층(24)이 형성되고, 상기 에미터영역(6)의 측단부는 상기 절연층(8) 바로 아래에 위치하고, 상기 외부 베이스영역(5)의 한쪽 단부는 상기 싸이드월 절연층(24)바로 아래에 위치하는 것을 특징으로 하는 바이폴라 트랜지스터.
  6. 제1항에 있어서, 상기 제1금속전극(11a)은 상기 불순물확산층(2)의 일부 표면과 접촉하고, 상기 제2금속전극(11c)은 상기 외부 베이스영역(5)의 일부 표면과 접촉하고, 상기 제3금속전극(11b)은 상기 패드 도전층(9a)의 일부 표면과 접촉하고,상기 에미터영역(6)은 대응하는 한쌍의 단변을 포함하는 장방형의 평면형 모양을 갖고, 상기 에미터영역(6) 한쪽의 상기 단변과 대응하는 위치에 상기 에미터영역(60과 간격을 두고 상기제1금속전극(11a)이 배치되고, 상기 에미터영역(6)의 다른쪽 단변과 대응하는 위치에 상기 에미터영역(6)과 간격을 두고 상기 제2금속전극(11c)이 배치되는 것을 특징으로 하는 바이폴라 트랜지스터.
  7. 제1항에 있어서, 상기 제1금속전극(11a)은 상기 불순물확산층(2)의 일부 표면과 접촉하고, 상기 제2금속전극(11c)은 상기 외부 베이스영역(5)의 일부 표면과 접촉하고, 상기 제3금속전극(11b)은 상기 패드 도전층(9a)의 일부 표면과 접촉하고, 상기 제1과 제2금속전극(11a,11c)이 서로 이웃하는 위치에 배치되고, 상기 제1 제2금속전극(11a,11c)의쌍방과 대응하는 위치에 상기 제3금속전극(11b)이 배치되는 것을 특징으로 하는 바이폴라 트랜지스터.
  8. 주표면을 갖는 제1도전형의 반도체기판(1)과, 상기 반도체기판(1)의 주표면상에 형성되어, 제2도전형의 한쌍의 소오스/드레인영역(17)을 갖는 MSO 트랜지스터와, 상기 반도체기판(1)의 주표면에 상기 MOS 트랜지스터와 간격을두고 형성된 제2도전형의 불순물 확산층(2)과, 상기 불순물확산층(2)의 표면에 형성된 제1도전형의 베이스영역(4)과, 상기 베이스영역(4)을 둘러싸도록 상기 불순물 확산층(2)의 표면에 형성된 제1도전형의 외부 베이스영역(5)과, 상기 베이스영역(4)의 표면에 형성된 제2도전형의 에미터영역(6)을 구비하고, 상기 소오스/드레인영역(17)의 확산 깊이가 상기 외부베이스영역(5)의 확산 깊이보다도 큰 것을 특징으로 하는 바이폴라 트랜지스터를 갖는 반도체장치.
  9. 제8항에 있어서, 상기 베이스영역 바로 아래에 위치하는 상기 불순물확산층(2)에 포함되는 제2도전형의 불순물 농도는 5×1018cm-3이하인 것을 특징으로 하는 바이폴라 트랜지스터를 구비하는 반도체장치.
  10. 제1도전형의 반도체기판(1)의 주표면에 소정량의 제2도전형의 불순물을 선택적으로 도입함에 따라서 불순물확산층(2)을 형성하는 공정과, 상기 불순물 확산층(2)의 표면에 선택적으로 제1도전형의 불순물을 도입함에 따라서 외부 베이스영역(5)을 형성하는 공정과, 상기 외부 베이스영역(5)의 표면에 선택적으로 에칭 처리를 실시함에 따라 상기 외부 베이스영역(5)으로 둘러싸이고 상기 외부베이스영역(5)을 상기 반도체기판(1)의 깊이 방향으로 관통하는 홈부분(13)을형성하는 공정과, 상기 홈 부분(13)의 저면에 제1도전형의 불순물을 도입함에 따라서 베이스영역(4)을 형성하는 공정과,상기 홈 부분(13)의 측벽에 싸이드월 절연층(15)을 형성하는 공정과, 상기 싸이드월 절연층(15) 바로 아래에 측단부를 갖도록 상기 홈부분(13)의 저면에 제2도전형이 에미터영역(6)을 형성하는 공정과, 상기 홈 부분(13)의 저면상에 상기 홈 부분(13)의 저면과 접촉하도록 패드 도전층(9a)을 형성하는 공정과, 상기 불순물확산층(2)의 일부 표면과 접촉하는 제1금속전극(11a)과, 상기 패드 도전층(9a)의 일부 표면과 접촉하는 제2금속전극(11b)과, 상기 외부 베이스영역(5)의 일부 표면과 접촉하는 제3금속전극(11c)을 형성하는 공정을 갖춘 것을 특징으로 하는 바이폴라 트랜지스터의 제조방법.
  11. 제1도전형의 반도체기판(1)의 주표면에 소정량의 제2도전형의 불순물을 선택적으로 도입함에 따라서 불순물확산층(2)을 형성하는 공정과, 상기 반도체기판(1) 주표면의 소자 분리영역과 에미터 형성영역에 분리산화막(3,3a)을형성하는 공정과, 상기 에미터 형성영역 주위의 상기 반도체기판(1) 주표면에 선택적으로 제1도전형의 불순물을 도입함에따라, 상기 에미터 형성영역을 둘러싸는 외부 베이스영역(5)을 형성하는 공정과, 상기 에미터 형성영역에 형성된 상기 분리산화막(3a)을 제거함에 따라서, 상기 반도체기판(1)의 주표면에 상기 외부 베이스영역(5)에 둘러싸이고 상기 외부 베이스영역(5)을 상기 반도체기판(1)의 깊이 방향으로 관통하는 오목부분(22)을 형성하는 공정과, 상기 오목부분(22) 저면에제1도전형의 불순물을 도입함에 따라서 베이스영역(4)을 형성하는 공정과, 상기 오목부분(22)의 저면상에 개구부(23)를구비하도록 상기 반도체기판(1)의 주표면상에 절연층(8)을 형성하는 공정과, 상기 개구부(23)내에 위치하는 상기 오목부분(22)의 저면에 제2도전형의 에미터영역(6)을 형성하는 공정과, 상기 개구부(23)내에 위치하는 상기 오목부분(22)의 저면상에 상기 오목부분(22)의 저면과 접촉하도록 패드 도전층(9a)을 형성하는 공정과, 상기 불순물확산층(2)의 일부 표면과 접촉하는 제1금속전극(11a)과, 상기 패드 도전층(9a)의 일부 표면과 접촉하는 제2금속전극(11b)과, 상기 외부 베이스영역(5)의 일부 표면과 접촉하는 제3금속전극(11c)을 형성하는 공정을 갖춘것을 특징으로 하는 바이폴라 트랜지스터의 제조방법.
  12. 제1도전형의 반도체기판(1)의 주표면에 소정랴의 제2도전형의 불순물을 선택적으로 도입함에 따라서 불순물확산층(2)을 형성하는 공정과, 상기 불순물영역층(2)의 표면에 선택적으로 제1도전형의 불순물을 도입함에 따라서 베이스영역(4)을 형성하는 공정과, 상기 반도체기판(1)의 주표면상에 상기 베이스영역(4)의 일부 표면을 노출시키는 개구부(25)를 구비하는 절연층(8)을 형성하는 공정과, 상기 개구부(25) 바로 아래에 위치하는 상기 반도체기판(1)의 주표면에제2도전형의 에미터영역(6)을 형성하는 공정과, 상기 개구부(25) 내에 위치하는 상기 반도체기판(1)의 주표면에서 주표면에서 상기 절연층상으로 연장해, 상기 에미터영역(6) 주위의 상 베이스영역(4)을 덮도록 패드 도전층(9a)을 형성하는 공정과, 상기 패드 도전층(9a)을 마스크로 해서 상기 패드 도전층(9a) 주위의 상기 반도체기판(1)의 주표면에 선택적으로 제1도전형의 불순물을 주입함에 따라서, 상기 베이스영역(4)을 둘러싸는 외부베이스영역(5)을 형성하는 공정과, 상기 불순물확산층(2)의 일부 표면과 접촉하는 제1금속전극(11a)과, 상기 패드 도전층(9a)의 일부 표면과 접촉하는 제2금속전극(11b)과, 상기 외부 영역(5)의 일부 표면과 접촉하는 제3금속전극(11c)을 형성하는 공정을 갖춘 것을 특징으로 하는 바이폴라 트랜지스터의 제조방법.
  13. 제1도전형의 반도체기판(1)의 주표면에 소정량에 제2도전형의 불순물을 선택적으로 도입함에 따라서 제1불순물확산층(2)을 형성하는 공정과, 상기 제 1불순물확산층(2)과 간격을 둔 상기 반도체기판(1)의 주표면상에 절연층(27)을 끼워서 MOS 트랜지스터의 게이트 전극(19)을 형성하는 공정과, 상기 게이트 전극(19) 바로 아래의 상기 반도체기판(1)의 주표면에 상기 MOS 트랜지스터의 채널 영역을 형성하도록 제1확산깊이의 제2도전형인 제2와 제3불순물확산층(17)을 형성하는 공정과, 상기 제1불순물확산층(2)의 표면에 제1도전형의 불순물을 선택적으로 도입함에 따라서, 상기 제1확산깊이보다 작은 제2확산깊이의 외부 베이스영역(5)을 형성하는 공정과, 상기 반도체기판(1)의 주표면에 선택적으로 에칭처리를 실시함에 따라서, 상기 외부 베이스영역(5)으로 둘러싸이고 상기 외부 베이스영역(5)을 상기 반도체기판(1)의 깊이 방향으로 관통하는 제1홈 부분(13)과, 상기 제2불순물확산층(17)내에 저면을 갖는 제2홈 부분(21)을 형성하는공정과, 상기 제1홈 부분(13)의저변에 제1도전형의 불순물을 도입함에 따라서 베이스영역(4)을 형성하는 공정과, 상기 제1과 제2 부분(13,21)의 측벽에 싸이드월 절연층(15,15a)을형성하는 공정과, 상기 싸이드월 절연층(15) 바로 아래에 측단부를 구비하도록 상기 제1홈부분(13)의 저면에 제2도전형의에미터영역(6)을 형성하는 공정과, 상기 제1과 제2 홈부분(13,21)의 저면과 접촉하도록 상기 제1과 제2 홈부분(13,21)의저면상에 제1과 제2 패드 도저층(9a,9b)을 형성하는 공정과, 상기 제1불순물확산층(2)의 일부 표면과 접촉하는 제1금속전극(11a)과, 상기 제1과 제2패드 도전층(9a,9b)의 일부 표면과 접촉하는 제2와 제3금속전극(11b,11d)과, 상기 외부베이스영역(5)의 일부 표면과 접촉하는 제4금속전극(11c)을 형성하는 공정을 갖춘 것을 특징으로 하는 바이폴라 트랜지스터를구비한 반도체장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950036065A 1994-12-02 1995-10-18 바이폴라 트랜지스터, 바이폴라 트랜지스터를 구비하는 반도체장치 및 그 제조방법 KR0177271B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6299361A JPH08162472A (ja) 1994-12-02 1994-12-02 バイポーラトランジスタ，バイポーラトランジスタを有する半導体装置およびその製造方法
JP94-299361 1994-12-02

Publications (2)

Publication Number Publication Date
KR960026934A true KR960026934A (ko) 1996-07-22
KR0177271B1 KR0177271B1 (ko) 1999-03-20

Family

ID=17871568

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950036065A KR0177271B1 (ko) 1994-12-02 1995-10-18 바이폴라 트랜지스터, 바이폴라 트랜지스터를 구비하는 반도체장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US5744855A (ko)
JP (1) JPH08162472A (ko)
KR (1) KR0177271B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10340965A (ja) * 1997-06-10 1998-12-22 Sony Corp 半導体装置およびその製造方法
US6093613A (en) * 1998-02-09 2000-07-25 Chartered Semiconductor Manufacturing, Ltd Method for making high gain lateral PNP and NPN bipolar transistor compatible with CMOS for making BICMOS circuits
US6136698A (en) * 1999-06-04 2000-10-24 United Integrated Circuits Corp Method of increasing contact area of a contact window
US6790722B1 (en) * 2000-11-22 2004-09-14 International Business Machines Corporation Logic SOI structure, process and application for vertical bipolar transistor
US20120319301A1 (en) 2010-12-20 2012-12-20 Diodes Zetex Semiconductors Limited Monolithic Darlington with Intermediate Base Contact
JP6619187B2 (ja) * 2015-09-18 2019-12-11 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0713967B2 (ja) * 1984-03-19 1995-02-15 株式会社日立製作所 半導体装置の製造方法
JPS60226162A (ja) * 1984-04-25 1985-11-11 Nec Corp 半導体装置
JPS6173371A (ja) * 1984-09-19 1986-04-15 Hitachi Ltd 半導体装置およびその製造方法
JPS6214456A (ja) * 1985-07-11 1987-01-23 Nec Corp 半導体集積回路装置
US4892837A (en) * 1987-12-04 1990-01-09 Hitachi, Ltd. Method for manufacturing semiconductor integrated circuit device
JPH04263435A (ja) * 1991-02-19 1992-09-18 Fujitsu Ltd バイポーラトランジスタの製造方法
JPH0685177A (ja) * 1992-08-31 1994-03-25 Hitachi Ltd 半導体集積回路装置
JP3273681B2 (ja) * 1993-12-16 2002-04-08 三菱電機株式会社 半導体装置の製造方法
US5618688A (en) * 1994-02-22 1997-04-08 Motorola, Inc. Method of forming a monolithic semiconductor integrated circuit having an N-channel JFET
US5512785A (en) * 1994-11-30 1996-04-30 Motorola, Inc. Semiconducter device having an emitter terminal separated from a base terminal by a composite nitride/oxide layer

Also Published As

Publication number Publication date
JPH08162472A (ja) 1996-06-21
KR0177271B1 (ko) 1999-03-20
US5744855A (en) 1998-04-28

Similar Documents

Publication Publication Date Title
KR890004469B1 (ko) 종형 mosfet와 그 제조방법
KR970024239A (ko) 반도체 기억장치와 그 제조방법(semiconductor memory device and method of manufacturing the same)
KR930001484A (ko) Dmos 트랜지스터를 제조하기 위한 방법
KR890013796A (ko) 반도체장치 및 그 제조방법
JP2021141175A (ja) 半導体装置
KR940004846A (ko) 반도체장치 및 그 제조방법
KR100555280B1 (ko) 반도체 장치 및 그 제조 방법
KR890003032A (ko) 반도체기억장치 및 그 제조방법
KR960039222A (ko) 반도체장치 및 그 제조방법
KR880700473A (ko) Mos 트렌치 트랜지스터 장치 및 그 제조 방법
US6459122B2 (en) Semiconductor device having a U-shaped groove in the body of the device
KR930011297A (ko) 반도체 장치 및 그 제조방법
KR950034822A (ko) 고전압 트랜지스터 및 그 제조방법
EP1081768A2 (en) Insulated gate field-effect transistor and method of making the same
KR970004014A (ko) 반도체장치
KR910020906A (ko) 반도체장치 및 그의 제조방법
KR960026934A (ko) 바이폴라 트랜지스터, 바이폴라 트랜지스터를 구비하는 반도체장치 및 그 제조방법
KR880006789A (ko) 고신뢰성 반도체 장치와 그 제조 방법
KR890008949A (ko) 반도체장치 및 그 제조방법
KR970024267A (ko) 트렌치 DMOS 트랜지스터와 그의 제조방법(a trench DMOS and a method of fabricating the same)
KR960015901A (ko) 바이폴라 트랜지스터, 바이폴라 트랜지스터가 있는 반도체 장치 및 그 제조방법
KR960026872A (ko) 반도체장치 및 그 제조방법
KR920010962A (ko) 반도체 디바이스 및 그 형성 방법
KR970018525A (ko) 트렌치 DMOS의 반도체장치 및 그의 제조방법(a trench DMOS semiconductor device and a method of fabricating the same)
KR950034667A (ko) 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee