KR910020906A - 반도체장치 및 그의 제조방법 - Google Patents

반도체장치 및 그의 제조방법 Download PDF

Info

Publication number
KR910020906A
KR910020906A KR1019910006551A KR910006551A KR910020906A KR 910020906 A KR910020906 A KR 910020906A KR 1019910006551 A KR1019910006551 A KR 1019910006551A KR 910006551 A KR910006551 A KR 910006551A KR 910020906 A KR910020906 A KR 910020906A
Authority
KR
South Korea
Prior art keywords
gate electrode
region
semiconductor substrate
active region
forming
Prior art date
Application number
KR1019910006551A
Other languages
English (en)
Other versions
KR950001757B1 (en
Inventor
마꼬도 오이
히데아끼 아리마
나쯔모 아지가오리
아쯔시 미네스가
히로시 마쯔이
Original Assignee
시기 모리야
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시기 모리야, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 시기 모리야
Publication of KR910020906A publication Critical patent/KR910020906A/ko
Application granted granted Critical
Publication of KR950001757B1 publication Critical patent/KR950001757B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/90—MOSFET type gate sidewall insulating spacer

Abstract

내용 없음

Description

반도체장치 및 그의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도, 제1B도, 제1C도는 본 발명의 1실시예에 대해, 그의 작용효과를 설명하기 위해서의 고정의 중간단계에 있어 형성된 구조의 단면도 및 평면도를 표시하고 있고, 그중 제1C도는 평면도, 제1A도는 제1C도의 C-C단면도, 제1B는 제1C도의 D-D단면도, 제2A도, 제2B도, 제2C도, 제2D도, 제2E도, 제2F도, 제2G도, 제2H도 및 제2I도는 본 발명의 1실시예에 있어 제조공정을 순차표시하는 단면도.

Claims (2)

  1. 제1도전형의 활성영역을 가지는 반도체기판과, 상기 반도체기판표면에 형성되어, 상기 활성영역을 분리절연하는 소자분리영역과, 상기 반도체기판의 표면에 형성되어, 서로 양 평행으로 배치된 복수의 게이트전극과, 이 게이트전극을 사이에 두고, 상기 활성영역표면근방에 형성된 제2도전형의 불순물확산영역과, 상기 게이트전극의 상면 및 측벽을 덮는 절연층과, 상기 불순물확산영역과, 전기적으로 접속되는 동시에, 상기 게이트 전극을 덮는 절연막의 표면상에 있어서, 상기 게이트 전극과 약 직각을 하여 형성된 도전배선층을 비치한 반도체장치에 있어서, 상기 소자분리영역의 표면상에 있어서는, 인접하는 게이트전극의 대향하는 측면간의 간격이, 활성영역표면상에 있어 게이트전극의 측벽을 덮는 절연층중 반도체장치.
  2. 제1도전형의 활성영역을 가지는 반도체기판의 표면상에, 상기 활성영역을 분리절연하는 소자분리영역을 형성하는 공정과, 이 소자분리영역을 형성한 후에, 상기 반도체기판의 표면에, 서로 약 평행으로 복수개 배치되어, 또한 상면을 절연막으로 덮힌 게이트전극을 형성하는 공정과, 상기 게이트전극을 마스크로서, 반도체기판표면에 제2도전형의 불순물이온을 주입하고, 저농도불순물영역을 형성하는 공정과, 상기 게이트전극을 형성후, 상기 반도체기판상 전면에 소정두께의 절연막을 퇴적하게 하는 공정과 퇴적된 상기 절연막에 이방성에칭을 시행하여, 상기 게이트전극의 활성영역상의 측벽에, 소정두께의 절연층을 형성하는 공정과, 상기 게이트전극 및 상기 절연층을 마스크로서, 반도체기판 표면상에 제2도전형의 불순물이온을 주입하고, 고농도 불순물영역을 형성하는 공정과, 상기 반도체기판상에, 상기 게이트전극과 약 직각을 하여 형성되어, 상기 고농도불순물영역과 전기적으로 접속하는 도전배선층을 형성하는 공정과를 비치한 반도체장치의 제조방법에 있어서, 상기 게이트전극의 형성공정은, 소자분리영역상에 있어, 인접하는 상기 게이트전극의 서로 대향하는 측면의 간격이, 활성영역에 있어 상기 게이트 전극의 측벽에 형성되는 상기 절연층의 두께의 2배보다도 작게되도록, 상기 게이트전극을 패터닝형성하는 것을 특징으로하는 반도체장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR91006551A 1990-05-02 1991-04-24 Semiconductor device and manufacturing method thereof KR950001757B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2-116271 1990-05-02
JP2116271A JP2524863B2 (ja) 1990-05-02 1990-05-02 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR910020906A true KR910020906A (ko) 1991-12-20
KR950001757B1 KR950001757B1 (en) 1995-02-28

Family

ID=14682947

Family Applications (1)

Application Number Title Priority Date Filing Date
KR91006551A KR950001757B1 (en) 1990-05-02 1991-04-24 Semiconductor device and manufacturing method thereof

Country Status (4)

Country Link
US (2) US5233212A (ko)
JP (1) JP2524863B2 (ko)
KR (1) KR950001757B1 (ko)
DE (1) DE4113999C2 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69226223T2 (de) * 1991-08-21 1998-12-24 Sgs Thomson Microelectronics Kontaktausrichtung für Festwertspeicher
US5413950A (en) * 1994-04-22 1995-05-09 United Microelectronics Corporation Method of forming a DRAM stacked capacitor cell
US5380673A (en) * 1994-05-06 1995-01-10 United Microelectronics Corporation Dram capacitor structure
US6445043B1 (en) 1994-11-30 2002-09-03 Agere Systems Isolated regions in an integrated circuit
US5627103A (en) * 1995-03-02 1997-05-06 Sony Corporation Method of thin film transistor formation with split polysilicon deposition
JPH1056172A (ja) * 1996-08-09 1998-02-24 Nec Corp 半導体装置
TW345741B (en) * 1997-11-25 1998-11-21 United Microelectronics Corp Process for producing a capacitor for DRAM
EP1001459B1 (en) * 1998-09-09 2011-11-09 Texas Instruments Incorporated Integrated circuit comprising a capacitor and method
KR100761637B1 (ko) * 1999-03-03 2007-09-27 엘피다 메모리, 아이엔씨. 반도체 집적 회로 장치 및 그 제조 방법
US6265252B1 (en) 1999-05-03 2001-07-24 Vlsi Technology, Inc. Reducing the formation of electrical leakage pathways during manufacture of an electronic device
JP2004266001A (ja) * 2003-02-28 2004-09-24 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
US7709349B2 (en) * 2007-05-18 2010-05-04 Texas Instruments Incorporated Semiconductor device manufactured using a gate silicidation involving a disposable chemical/mechanical polishing stop layer

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62136069A (ja) * 1985-12-10 1987-06-19 Hitachi Ltd 半導体装置およびその製造方法
JPH0815207B2 (ja) * 1986-02-04 1996-02-14 富士通株式会社 半導体記憶装置
EP0750347B1 (en) * 1987-06-17 2002-05-08 Fujitsu Limited Dynamic random access memory device and method of producing the same
JPS6410096A (en) * 1987-06-27 1989-01-13 Baruta Henkusuto Gmbh & Co Kg Heat exchanger for two fluid medium
JPH01100960A (ja) * 1987-10-14 1989-04-19 Hitachi Ltd 半導体集積回路装置
JPH0666437B2 (ja) * 1987-11-17 1994-08-24 富士通株式会社 半導体記憶装置及びその製造方法
JPH02113570A (ja) * 1988-10-22 1990-04-25 Sony Corp 半導体メモリ装置及びその製造方法
JP2904533B2 (ja) * 1989-03-09 1999-06-14 株式会社東芝 半導体装置の製造方法
JPH02312269A (ja) * 1989-05-26 1990-12-27 Toshiba Corp 半導体記憶装置およびその製造方法
DE69030433T2 (de) * 1989-12-29 1997-10-09 Sharp Kk Herstellungsmethode für Halbleiterspeicher

Also Published As

Publication number Publication date
US5338699A (en) 1994-08-16
DE4113999A1 (de) 1991-11-14
DE4113999C2 (de) 1994-07-28
KR950001757B1 (en) 1995-02-28
US5233212A (en) 1993-08-03
JP2524863B2 (ja) 1996-08-14
JPH0412563A (ja) 1992-01-17

Similar Documents

Publication Publication Date Title
KR950021600A (ko) 반도체 집적회로장치 및 그 제조방법
KR970060503A (ko) 전기적으로 프로그램 가능한 메모리 셀 장치 및 그 제조 방법
KR910010713A (ko) 반도체 장치 및 그 제조방법
KR890008967A (ko) 복도 전체층을 가진 반도체장치 및 그 제조방법
KR910020895A (ko) 고밀도집적에 적합한 반도체장치의 소자분리구조와 그의 제조방법
KR970054334A (ko) 박막트랜지스터 및 그의 제조방법
KR890008984A (ko) 반도체 집적회로 장치 및 그 제조방법
JPH01194436A (ja) 半導体装置
KR910020906A (ko) 반도체장치 및 그의 제조방법
KR880014649A (ko) 반도체 장치 및 그 제조방법
KR950021547A (ko) 반도체 장치 및 그의 제조방법
KR960039222A (ko) 반도체장치 및 그 제조방법
KR960002867A (ko) 필드 시일드 (field-shield) 분리구조를 가지는 반도체 장치와 그의 제조방법
KR980006437A (ko) 박막 트랜지스터 및 그 제조방법
KR960026872A (ko) 반도체장치 및 그 제조방법
KR960036096A (ko) 반도체장치 및 그 제조방법
KR950034667A (ko) 반도체 소자 및 그 제조방법
KR960026934A (ko) 바이폴라 트랜지스터, 바이폴라 트랜지스터를 구비하는 반도체장치 및 그 제조방법
KR920010962A (ko) 반도체 디바이스 및 그 형성 방법
KR970004079A (ko) 반도체소자 및 그 제조방법
KR910017656A (ko) 반도체장치
KR870002652A (ko) 독출전용 반도체기억장치 및 그 제조방법
KR100235620B1 (ko) 모스 트랜지스터 및 그의 제조방법
KR960032585A (ko) 반도체장치 및 그의 제조방법
US5279979A (en) Semiconductor having diffusion region separated from the gap electrode and wiring layer

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20000222

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee