KR870002652A - 독출전용 반도체기억장치 및 그 제조방법 - Google Patents

독출전용 반도체기억장치 및 그 제조방법 Download PDF

Info

Publication number
KR870002652A
KR870002652A KR1019860006508A KR860006508A KR870002652A KR 870002652 A KR870002652 A KR 870002652A KR 1019860006508 A KR1019860006508 A KR 1019860006508A KR 860006508 A KR860006508 A KR 860006508A KR 870002652 A KR870002652 A KR 870002652A
Authority
KR
South Korea
Prior art keywords
insulating film
semiconductor
wiring layer
forming
semiconductor region
Prior art date
Application number
KR1019860006508A
Other languages
English (en)
Other versions
KR900002620B1 (ko
Inventor
쇼지 아리이즈미
후지오 마스오카
마사루 후카다
마사노리 아시노
Original Assignee
와타리 스기이찌로
가부시끼가이샤 도오시바
하라다 시계히로
이와테 도오시바 일렉트로닉스 가부시끼이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 와타리 스기이찌로, 가부시끼가이샤 도오시바, 하라다 시계히로, 이와테 도오시바 일렉트로닉스 가부시끼이샤 filed Critical 와타리 스기이찌로
Publication of KR870002652A publication Critical patent/KR870002652A/ko
Application granted granted Critical
Publication of KR900002620B1 publication Critical patent/KR900002620B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음

Description

독출전용 반도체기억장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명에 따른 1실시예의 제조공정을 나타낸 단면도.
제 4 도는 본 발명에 따른 다른 실시예의 제조공정을 나타낸 단면도.
제 5 도는 종래의 ROM중 메모리셀의 구성을 나타낸 패턴평면도.

Claims (2)

  1. 제 1 도전형의 반도체기판(31)과, 이 반도체기판(31)상에서, 제 1, 제 2 절연막(33, 34)의 사이에 끼워지도록 형성된 3층구조의 게이트전극(35) 및, 이 게이트전극(35)에 대해 자기정합적으로 또한 상호 떨어져서 형성되며 제 2 도전형으로 되어있는 1쌍의 제 1 반도체영역(37,38)을 구비하여 이루어진 독출전용 반도체기억장치 있어서, 상기 게이트전극(35)과, 최소한 하나 이상의 상기 제 1 반도체영역측의 측면에 형성되는 측벽형상의 제 3 절연막(39A), 이 측벽형상의 제 3 절연막(39A)에 대해 자기정합적으로 상기 제 1 반도체영역(37)의 내부에 형성되면서 이 반도체영역(37)보다 깊고 불순물 농도가 높은 제 2 도전형의 제 2 반도체영역(40), 최소한 일부가 상기 게이트전극(35)의 윗부분에까지 연장되며 제 2 반도체영역(40)의 표면과 접촉하도록 형성되는 제 2 도전형의 불순물을 포함하는 제 1 배선층(45), 기록데이터에 따라 상기 제 1 배선층(45)의 표면상에 선택적으로 형성되며 전기적인 절연성을 갖고 있는 제 4 절연층(43) 및, 상기 제 1 배선층(45)의 표면상에 형성되며 제 4 절연층(43)의 존재유무에 따라 제 1 배선층(45)의 표면과 선택적으로 접촉하는 제 2 배선층(46)을 구비하여 이루어진 것을 특징으로 하는 독출전용 반도체기억장치.
  2. 제 1 도전형의 반도체기판(31)에다 그 상하가 제 1, 제 2 절연막(33, 34)의 사이에 끼워지도록 된 3층구조의 게이트전극(35)을 형성시키는 공정과, 상기 게이트전극(35)을 마스크로 이용하여 제 2 도전형의 불순물을 주입함에 따라 자기정합적으로 또한 서로 떨어지게끔 1쌍의 제 1 반도체영역(37,38)을 형성시키는 공정을 구비한 독출전용 반도체기억장치의 제조방법에 있어서, 전면적으로 절연막(39)을 퇴적하고 이 절연막(39)을 전면엣칭 처리해서, 게이트전극(35)과 최소한 하나 이상의 상기 제 1 반도체영역(37)측의 측면에 측벽형상의 제 3 절연막(39A)을 형성시키는 공정과, 상기 게이크전극(35) 및 제 3 절연막(39A)을 마스크로 이용해서 제 2 도전형의 불순물을 주입함에 따라 이들 게이트전극(35) 및 제 3 절연막(39A)에 대해서 자기정합적으로 최소한 상기 제 1 반도체영역(37)내에 반도체영역(37)보다도 깊고 불순물농도가 높은 제 2 도전형의 제 2 반도체영역(40)을 형성시키는 공정, 전면적으로 도전체층(42)을 퇴적형성시키고 그 위에 내산화성 및 전기적 절연성을 갖는 제 4 절연막(43)을 퇴전형성시키는 공정, 상기 제 4 절연막(43)을 패터닝한 후, 패터닝된 제 4 절연막(43)을 마스크로 이용하여 상기 도전체층(42)을 선택산화시킴에 따라, 최소한 일부가 상기 게이트전극(35)의 윗부분까지 연장되며 제 2 반도체영역(40)의 표면과 접촉하는 제 2 불순물포함 제 1 배선층(45)을 형성시키는 공정 및, 상기 제 1 배선층(45)의 표면상에 남아있는 제 4 절연막(43)으로 된 마스크를 기록데이터에 따라 선택적으로 제거하고 그 위에 도전체층을 퇴적형성시켜 상기 제 1 배선층(45)의 표면과 선택적으로 접촉하는 제 2 배선층(46)을 형성시키는 공정으로 이루어진 것을 특징으로 하는 독출전용 반도체기억장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860006508A 1985-08-15 1986-08-07 독출전용 반도체기억장치 및 그 제조방법 KR900002620B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP179685 1985-08-15
JP60-179685 1985-08-15
JP60179685A JPS6240765A (ja) 1985-08-15 1985-08-15 読み出し専用半導体記憶装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR870002652A true KR870002652A (ko) 1987-04-06
KR900002620B1 KR900002620B1 (ko) 1990-04-20

Family

ID=16070078

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860006508A KR900002620B1 (ko) 1985-08-15 1986-08-07 독출전용 반도체기억장치 및 그 제조방법

Country Status (2)

Country Link
JP (1) JPS6240765A (ko)
KR (1) KR900002620B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831599B2 (ja) * 1985-08-19 1996-03-27 セイコーエプソン株式会社 半導体装置
JPS6410649A (en) * 1987-07-02 1989-01-13 Nec Corp Manufacture of semiconductor device
JP2544937B2 (ja) * 1987-08-05 1996-10-16 三菱電機株式会社 半導体装置およびその製造方法
JP2666325B2 (ja) * 1988-02-22 1997-10-22 セイコーエプソン株式会社 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5444482A (en) * 1977-09-14 1979-04-07 Matsushita Electric Ind Co Ltd Mos type semiconductor device and its manufacture
JPS5626470A (en) * 1979-08-13 1981-03-14 Hitachi Ltd Field-effect transistor manufacturing process
JPS59201461A (ja) * 1983-04-28 1984-11-15 Toshiba Corp 読み出し専用半導体記憶装置およびその製造方法

Also Published As

Publication number Publication date
JPS6240765A (ja) 1987-02-21
KR900002620B1 (ko) 1990-04-20

Similar Documents

Publication Publication Date Title
KR910005464A (ko) 반도체장치의 제조방법
KR860008609A (ko) 반도체 기억장치와 제조방법
KR940016837A (ko) 반도체 기억장치 및 그의 제조방법
KR930005257A (ko) 박막 전계효과 소자 및 그의 제조방법
KR870009458A (ko) 반도체 장치와 그 형성 방법
KR970054334A (ko) 박막트랜지스터 및 그의 제조방법
KR890015355A (ko) 반도체 장치의 제조방법
KR890004441A (ko) 화합물 반도체장치 및 그 제조방법
KR960024604A (ko) 이중 채널 박막트랜지스터 및 그 제조방법
KR880014649A (ko) 반도체 장치 및 그 제조방법
KR970063731A (ko) 고전압 트랜지스터 및 그의 제조 방법
KR890003032A (ko) 반도체기억장치 및 그 제조방법
KR910020906A (ko) 반도체장치 및 그의 제조방법
KR890003029A (ko) 싱글 터브 반도체 장치 제조방법
KR970063759A (ko) 반도체 장치 및 그 제조 방법
KR910010731A (ko) 반도체장치 및 그 제조방법
KR870002652A (ko) 독출전용 반도체기억장치 및 그 제조방법
KR920022562A (ko) 반도체 집적 회로 제조방법
KR920022546A (ko) 모오스 트랜지스터의 구조 및 그 제조방법
KR940004828A (ko) 고집적 적층 캐패시터 제조 방법
KR960026872A (ko) 반도체장치 및 그 제조방법
KR20000006121A (ko) 반도체장치의제조방법
KR910003783A (ko) 반도체장치 및 그 제조방법
KR870002657A (ko) 독출전용 반도체기억장치와 그 제조방법
KR950025908A (ko) 반도체소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030401

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee