KR890003029A - 싱글 터브 반도체 장치 제조방법 - Google Patents
싱글 터브 반도체 장치 제조방법 Download PDFInfo
- Publication number
- KR890003029A KR890003029A KR1019880007811A KR880007811A KR890003029A KR 890003029 A KR890003029 A KR 890003029A KR 1019880007811 A KR1019880007811 A KR 1019880007811A KR 880007811 A KR880007811 A KR 880007811A KR 890003029 A KR890003029 A KR 890003029A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- tub
- polycrystalline layer
- portions
- polycrystalline
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims 3
- 238000004519 manufacturing process Methods 0.000 title claims 2
- 239000012212 insulator Substances 0.000 claims 6
- 230000003647 oxidation Effects 0.000 claims 6
- 238000007254 oxidation reaction Methods 0.000 claims 6
- 239000002019 doping agent Substances 0.000 claims 4
- 238000000926 separation method Methods 0.000 claims 4
- 238000000034 method Methods 0.000 claims 3
- 239000000758 substrate Substances 0.000 claims 3
- 230000000873 masking effect Effects 0.000 claims 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 239000013078 crystal Substances 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
내용없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1및 2도는 본 발명에 따라 제조된 수직 NPN트랜지스터에 대한 개착 단면도. 제 3도는 여러 제조단계로 제 1내지 2도의 트랜지스터를 보여주는 제 1도의 것과 유사한 개략 단면도.
Claims (3)
- 싱글 터브 반도체장치를 제조하는 방법이 ; 분리영역에 의해 측방향으로 둘러싸인 단결정 반도체 더브를 갖고 있는 기판을 제공하는 단계와, 여기서 상기 터브와 상기 측방향 분리 영역은 외부면을 갖고 있고 ; 제 1두께를 갖고 있는 산화 가능한 전도성 제 1다결정층으로 상기 외부면을 덮는 단계와 ; 제 1다결정층을 제 1산화 저항층으로 덮는 단계와 ; 상기 산화 저항층을 산화 가능한 제 2다결정층으로 덮는 단계 ; 다상기 제 2다결정층을 마스킹층으로 덮는 단계와 ; 상기 터브 위의 제 1 및 제 2 중복되지 않는 개구 ; 상기 터브에 인접한 상기 측방향 분리영역의 일부 위의 제 3개구 및 상기 측방향 분리 영역위에서 상기 제 1내지 제 3개구를 측방향으로 둘러싸는 제 4개구를 제공하기 위하여 상기 마스킹층과 상기 제 2다결층을 마스터 마스크패턴으로 패턴닝하는 단계와, 상기 제 1 내지 제 4 개구는 각각 상기 제 1 다결층과 상기 제 1산화 저항층의 제1 내지 제4 부분을 오버라이 하며, 상기 제 1및 제 2개구는 상기 터브의 제 1및 제 2부분을 각각 오버라이하고 ; 상기 제 1 산화 저항층의 상기 제 4부분을 제거하여 상기 제 1 다결정층의 상기 제 4 부분을 노출시키는 단계와 ; 절연체 영역에 대한 상기 제 1 내지 제 4 개구 사이에 있는 상기 제 2 다결정층의 부분과 상기 제 2다결정층의 부분과 상기 제 1 다결정층의 상기 제 4 부분을 덮는 단계와 ; 적어도 상기 제 1 산화 저항층의 상기 제 1 및 제 2 부분을 제거하는 단계와 ; 상기 제 1 다결정층의 상기 제 1및 제 2부분을 제거하여 상기 허브의 상기 제 1및 제 2 부분과, 상기 제 1 다결정층의 상기 제 1및 제 2 부분이 제거되는 곳이 상기 제 1 다결정층으 측벽을 노출시키는 단계와 ; 상기 제 1 및 제 2 개구와 상기 제 4 개구 사이에 측방향으로 놓여 있는상기 제 1 다결정층의 제 1 부분을 적소에 남겨두는 단계와, 상기 제 1 다결정층의 상기 제 1부분의 일부는 상기 터브중 제 1 및 제 2 부분에 의해 점유되지 않은 상기 터브의 제 3 부분을 오버라이 하며 ; 이후 임의 순서로, 상기 터브의 상기 제 1 부분을 제 1형 도펀트로 제 1 깊이까지 도우핑하고, 상기 터브으 ㅣ상기 제 2 부분을 상기 제 1형 도펀트와 마주하고 있는 제 2형 도펀트로 제 2 깊이까지 도우핑하고, 적어도 상기 터브의 상기 제 3 부분의 일부를 또 다른 도펀트로 제 3 깊이까지 도우핑하는 단계르 ㄹ포함하는 것을 특징으로 하는 싱글 터브 반도체 장치 제조방법.
- 제 1 항에 있어서, 상기 터브의상기 제 1 및 제 2 부분과 상기 측벽상에 절연체를 형성하는 단계와 ; 상기 측벽상의 상기 절연체상에 전도성 제 3 다결정층을 형성하는 단계와 ; 상기 터브의 상기 제 1 및 제 2 부분으로부터 중심적으로 상기 절연체를 제거하는 단계와 ; 상기 기판 위에서 상기 제 3 다결정층 및 상기 터브의 상기 제 1 및 제 2 부분과 접촉하는 전도성 제 4 다결정층을 형성하는 단계와 ; 적어도 전기적으로 분리된 두개의 부분을 제공하기 위해 상기 제 4 다결정층의 일부를 제거하는 단계와, 한 부분은 상기 터브의상기 제 1부분과 접촉하고 다른 부분은 상기 터브의 상기 제 2 부분과 접촉하고 ; 상기 기판이 상기 제 1 및 제 2 부분을 더 도우핑하는 단계를 더 포함하는 것을 특징으로 하는 싱글 터브 반도체 장치 제조방법.
- 제 1항에 있어서, 상기 피복단계들은 제 1 다결정층을 제 1 두께로 형성하고, 제 1 산화저항층을 제 2 두께로 형성하고, 제 2 다결정층은 제 3 두께로 형성하는 단계를 포함하고, 제 1 다결정층의 변환된 부분으로 형성된 절연체는 제 4 두께를 갖고 있고, 제 2 다결정층의 변환된 부분으로 형성된 절연체는 제 5 두께를 갖고 있고, 상기 제 4 두께는 실제로 제1, 제2 및 제 5두께의 합과 같은 것을 특징으로 하는 싱글 터브 반도체 장치 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US068.373 | 1987-07-01 | ||
US07/068,373 US4772566A (en) | 1987-07-01 | 1987-07-01 | Single tub transistor means and method |
US068,373 | 1993-05-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR890003029A true KR890003029A (ko) | 1989-04-12 |
KR970004458B1 KR970004458B1 (ko) | 1997-03-27 |
Family
ID=22082145
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019880007811A KR970004458B1 (ko) | 1987-07-01 | 1988-06-28 | 싱글 터브 반도체 장치 제조 방법 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4772566A (ko) |
EP (1) | EP0297335B1 (ko) |
JP (1) | JP2632931B2 (ko) |
KR (1) | KR970004458B1 (ko) |
DE (1) | DE3852911T2 (ko) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4812417A (en) * | 1986-07-30 | 1989-03-14 | Mitsubishi Denki Kabushiki Kaisha | Method of making self aligned external and active base regions in I.C. processing |
GB2236901A (en) * | 1989-09-20 | 1991-04-17 | Philips Nv | A method of manufacturing a semiconductor device |
US5281544A (en) * | 1990-07-23 | 1994-01-25 | Seiko Epson Corporation | Method of manufacturing planar type polar transistors and combination bipolar/MIS type transistors |
DE4434108A1 (de) * | 1994-09-23 | 1996-03-28 | Siemens Ag | Verfahren zur Erzeugung eines niederohmigen Kontaktes zwischen einer Metallisierungsschicht und einem Halbleitermaterial |
JP3489265B2 (ja) * | 1995-05-19 | 2004-01-19 | ソニー株式会社 | 半導体装置の製法 |
JP2907323B2 (ja) * | 1995-12-06 | 1999-06-21 | 日本電気株式会社 | 半導体装置およびその製造方法 |
US5786623A (en) * | 1996-10-22 | 1998-07-28 | Foveonics, Inc. | Bipolar-based active pixel sensor cell with metal contact and increased capacitive coupling to the base region |
US6043130A (en) * | 1999-05-17 | 2000-03-28 | National Semiconductor Corporation | Process for forming bipolar transistor compatible with CMOS utilizing tilted ion implanted base |
US6262472B1 (en) | 1999-05-17 | 2001-07-17 | National Semiconductor Corporation | Bipolar transistor compatible with CMOS utilizing tilted ion implanted base |
JP2003017408A (ja) * | 2001-06-29 | 2003-01-17 | Sanyo Electric Co Ltd | 半導体膜、半導体膜の形成方法、半導体装置の製造方法 |
US7300850B2 (en) * | 2005-09-30 | 2007-11-27 | Semiconductor Components Industries, L.L.C. | Method of forming a self-aligned transistor |
US8735289B2 (en) * | 2010-11-29 | 2014-05-27 | Infineon Technologies Ag | Method of contacting a doping region in a semiconductor substrate |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4127931A (en) * | 1974-10-04 | 1978-12-05 | Nippon Electric Co., Ltd. | Semiconductor device |
NL7900280A (nl) * | 1979-01-15 | 1980-07-17 | Philips Nv | Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. |
US4338622A (en) * | 1979-06-29 | 1982-07-06 | International Business Machines Corporation | Self-aligned semiconductor circuits and process therefor |
DE2946963A1 (de) * | 1979-11-21 | 1981-06-04 | Siemens AG, 1000 Berlin und 8000 München | Schnelle bipolare transistoren |
US4545114A (en) * | 1982-09-30 | 1985-10-08 | Fujitsu Limited | Method of producing semiconductor device |
DE3330895A1 (de) * | 1983-08-26 | 1985-03-14 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von bipolartransistorstrukturen mit selbstjustierten emitter- und basisbereichen fuer hoechstfrequenzschaltungen |
JPS60194558A (ja) * | 1984-03-16 | 1985-10-03 | Hitachi Ltd | 半導体装置の製造方法 |
US4640721A (en) * | 1984-06-06 | 1987-02-03 | Hitachi, Ltd. | Method of forming bipolar transistors with graft base regions |
NL8402856A (nl) * | 1984-09-18 | 1986-04-16 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting. |
US4641416A (en) * | 1985-03-04 | 1987-02-10 | Advanced Micro Devices, Inc. | Method of making an integrated circuit structure with self-aligned oxidation to isolate extrinsic base from emitter |
US4571817A (en) * | 1985-03-15 | 1986-02-25 | Motorola, Inc. | Method of making closely spaced contacts to PN-junction using stacked polysilicon layers, differential etching and ion implantations |
US4740478A (en) * | 1987-01-30 | 1988-04-26 | Motorola Inc. | Integrated circuit method using double implant doping |
-
1987
- 1987-07-01 US US07/068,373 patent/US4772566A/en not_active Expired - Lifetime
-
1988
- 1988-06-13 DE DE3852911T patent/DE3852911T2/de not_active Expired - Fee Related
- 1988-06-13 EP EP88109369A patent/EP0297335B1/en not_active Expired - Lifetime
- 1988-06-23 JP JP63153674A patent/JP2632931B2/ja not_active Expired - Fee Related
- 1988-06-28 KR KR1019880007811A patent/KR970004458B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE3852911T2 (de) | 1995-10-05 |
EP0297335A2 (en) | 1989-01-04 |
EP0297335A3 (en) | 1990-06-13 |
JP2632931B2 (ja) | 1997-07-23 |
JPS6422063A (en) | 1989-01-25 |
KR970004458B1 (ko) | 1997-03-27 |
US4772566A (en) | 1988-09-20 |
DE3852911D1 (de) | 1995-03-16 |
EP0297335B1 (en) | 1995-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910005464A (ko) | 반도체장치의 제조방법 | |
KR850008044A (ko) | 반도체 디바이스 제조공정 | |
KR920005345A (ko) | 터널 주입형 반도체장치 및 그 제조방법 | |
KR890013785A (ko) | 비정질 실리콘 박막 트랜지스터 어레이 기판의 제조방법 | |
KR870009458A (ko) | 반도체 장치와 그 형성 방법 | |
KR900001000A (ko) | 단일 폴리실리콘 자기-정합 트랜지스터 및 이의 제조 방법 | |
KR890003029A (ko) | 싱글 터브 반도체 장치 제조방법 | |
KR890007434A (ko) | 반도체 장치 제조방법 | |
KR950010090A (ko) | 반도체장치 및 그 제조방법 | |
KR960006068A (ko) | 반도체 장치 및 이의 제조 방법 | |
KR950704814A (ko) | 층진초격자재료를 가지는 집적회로와 집적회로 제조방법(integrated circuit with layered superlattice material and method of fabricating same) | |
KR950001901A (ko) | 콘택홀 제조방법 | |
KR920020671A (ko) | 골드구조를 가지는 반도체소자의 제조방법 | |
KR910013505A (ko) | 반도체 메모리의 제조방법 | |
KR930003368A (ko) | 반도체 집적 회로의 제조방법 | |
KR890008949A (ko) | 반도체장치 및 그 제조방법 | |
KR910010731A (ko) | 반도체장치 및 그 제조방법 | |
KR960026872A (ko) | 반도체장치 및 그 제조방법 | |
KR920018849A (ko) | 반도체장치 및 그의 제조방법 | |
KR890001168A (ko) | 반도체 장치에서의 절연산화물 형성방법 및 그 방법에 따라 제조된 반도체 장치 | |
KR950025908A (ko) | 반도체소자 제조방법 | |
KR840001773A (ko) | 반도체장치와 그의 제조방법 | |
KR960009021A (ko) | 반도체 장치 및 그 제조 방법 | |
KR900017203A (ko) | 반도체 소자 제조 방법 | |
KR870002652A (ko) | 독출전용 반도체기억장치 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110629 Year of fee payment: 15 |
|
EXPY | Expiration of term |