KR950010090A - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR950010090A
KR950010090A KR1019940022882A KR19940022882A KR950010090A KR 950010090 A KR950010090 A KR 950010090A KR 1019940022882 A KR1019940022882 A KR 1019940022882A KR 19940022882 A KR19940022882 A KR 19940022882A KR 950010090 A KR950010090 A KR 950010090A
Authority
KR
South Korea
Prior art keywords
trench
forming
layer
insulator layer
capacitor electrode
Prior art date
Application number
KR1019940022882A
Other languages
English (en)
Other versions
KR100226591B1 (ko
Inventor
준이치로 이바
유스케 고야마
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR950010090A publication Critical patent/KR950010090A/ko
Application granted granted Critical
Publication of KR100226591B1 publication Critical patent/KR100226591B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 캐패시터의 면적을 감소시키지 않고 접합누설전류를 저감하기 위한 것으로, 접합누설의 근본이 되는 부분 아래쪽의 절연체층을 트렌치 안쪽으로 튀어 나오도록 두껍게 형성하여, 그 부분에서의 트렌치 바깥쪽에 연하는 반전을 차단하기 위한 것이다.
이를 위해 본 발명은, 기판 표면의 트랜지스터의 도전영역(18)에 연결되도록 형성된 트렌치(22)와, 트렌치(22)의 안쪽에 그 상연부가 도전영역(18)보다 아래쪽에 위치하는 캐패시터전극(5), 적어도 캐패시터전극의 상연부로부터 도전영역(18)에 이르기까지의 부분에서 트렌치의 내경을 좁히도록 안쪽으로 튀어 나와 두껍게 형성된 절연체층(9), 캐패시터전극(5)면을 덮는 캐패시터절연막(10), 캐패시터절연막에 접촉하며 트랜치를 충전하는 캐패시터전극(11, 14)을 구비하여 구성된 것을 특징으로 하는 반도체장치 및 그 제조방법을 제공한다.
선택도 : 제5도

Description

반도체장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예방법을 공정순으로 나타낸 제1단면도.
제2도는 본 발명의 제1실시예방법을 공정순으로 나타낸 제2단면도.
제3도는 본 발명의 제1실시예방법을 공정순으로 나타낸 제3단면도.
제4도는 본 발명의 제1실시예방법을 공정순으로 나타낸 제4단면도.
제5도는 본 발명의 제1실시예방법을 공정순으로 나타낸 제5단면도.

Claims (7)

  1. 제1도전형의 반도체기체(21)와, 이 반도체기체의 표면에 형성된 제2도전형의 도전영역(16), 이 도전영역에 인접하여 상기 반도체기체에 개공되는 트렌치(22), 이 트렌치의 안쪽에 피복되고 그 상연부가 상기 도전영역보다 아래쪽에 위치하는 제1캐패시터전극(5), 적어도 상기 제1캐패시터전극의 상연부로부터 상기 도전영역에 이르기까지의 부분에서 트렌치의 내경을 좁히도록 안쪽으로 튀어 나와 두껍게 형성된 절연체층(9), 상기 제1캐패시터전극면을 덮는 캐패시터절연막(6, 10), 이 캐패시터절연막에 접촉하며 상기 트랜치를 충전하는 제2캐패시터전극(11)을 구비하여 구성된 것을 특징으로 하는 반도체장치.
  2. 반도체기판에 있어서 그 벽면이 가산화층으로 되는 트렌치를 형성하는 공정과, 상기 트렌치 연부 부근의 얕은 부분을 제외하고 트렌치의 내벽을 내산화성 재료로 피복하는 공정, 상기 트렌치의 얕은 부분에 있어서 노출된 가산화층을 산화시킴으로써 선택적으로 트렌치 안쪽으로 튀어 나오는 두꺼운 절연체층을 형성하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  3. 반도체기판에 트렌치를 형성하는 공정과, 상기 트렌치의 내벽에 적연막을 형성하는 공정, 상기 절연막상에 제1도전체층을 형성하는 공정, 상기 제1도전체층을 트렌치내의 얕은 부분에 있어서 선택적으로 산화시킴으로써 트렌치 안쪽으로 튀어 나오는 두꺼운 절연체층을 형성하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제3항에 있어서, 상기 선택적으로 산화시키는 트렌치내의 얕은 부분을 제외하는 트렌치내벽면은 내산화성막으로 덮여지는 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제3항에 있어서, 상기 절연체층은 트렌치의 연부 부근에서 일부가 제거되는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 반도체기판에 트렌치를 형성하는 공정과, 상기 트렌치의 내벽에 제1도전체층을 형성하는 공정, 상기 제1도전체층을 트렌치내의 얕은 부분에 있어서 선택적으로 산화시킴으로써 트렌치의 안쪽으로 튀어 나오는 두꺼운 절연체층을 형성하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제6항에 있어서, 상기 절연체층의 형성시에 그 부분에 있어서의 상기 트렌치 측벽의 반도체기판도 산화시키는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940022882A 1993-09-16 1994-09-12 다이나믹 랜덤 액세스 메모리(dram)셀용의 트렌치캐패시터 및 그 제조방법과 트렌치캐태시터를 갖춘 다이나믹 랜덤에세스 메모리셀의 제조방법 KR100226591B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-229956 1993-09-16
JP22995693A JP3480745B2 (ja) 1993-09-16 1993-09-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR950010090A true KR950010090A (ko) 1995-04-26
KR100226591B1 KR100226591B1 (ko) 1999-10-15

Family

ID=16900348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940022882A KR100226591B1 (ko) 1993-09-16 1994-09-12 다이나믹 랜덤 액세스 메모리(dram)셀용의 트렌치캐패시터 및 그 제조방법과 트렌치캐태시터를 갖춘 다이나믹 랜덤에세스 메모리셀의 제조방법

Country Status (6)

Country Link
US (2) US6100130A (ko)
EP (1) EP0644591B1 (ko)
JP (1) JP3480745B2 (ko)
KR (1) KR100226591B1 (ko)
DE (1) DE69429146T2 (ko)
TW (1) TW262586B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6207494B1 (en) * 1994-12-29 2001-03-27 Infineon Technologies Corporation Isolation collar nitride liner for DRAM process improvement
EP0735581A1 (en) * 1995-03-30 1996-10-02 Siemens Aktiengesellschaft DRAM trench capacitor with insulating collar
US5717628A (en) * 1996-03-04 1998-02-10 Siemens Aktiengesellschaft Nitride cap formation in a DRAM trench capacitor
US5656535A (en) * 1996-03-04 1997-08-12 Siemens Aktiengesellschaft Storage node process for deep trench-based DRAM
US6008103A (en) * 1998-02-27 1999-12-28 Siemens Aktiengesellschaft Method for forming trench capacitors in an integrated circuit
TW409408B (en) * 1998-03-31 2000-10-21 Siemens Ag Method and apparatus having improved control of a buried strap in trench capacitors
US6281068B1 (en) * 1998-04-30 2001-08-28 International Business Machines Corporation Method for buried plate formation in deep trench capacitors
GB2341483B (en) * 1998-09-11 2003-10-01 Siemens Plc Improved process for dram cell production
DE19842665C2 (de) * 1998-09-17 2001-10-11 Infineon Technologies Ag Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen
DE19843641A1 (de) 1998-09-23 2000-04-20 Siemens Ag Grabenkondensator mit Isolationskragen und entsprechendes Herstellungsverfahren
TW429613B (en) * 1999-10-21 2001-04-11 Mosel Vitelic Inc Dynamic random access memory with trench type capacitor
DE19957123B4 (de) 1999-11-26 2006-11-16 Infineon Technologies Ag Verfahren zur Herstellung einer Zellenanordnung für einen dynamischen Halbleiterspeicher
US6437381B1 (en) * 2000-04-27 2002-08-20 International Business Machines Corporation Semiconductor memory device with reduced orientation-dependent oxidation in trench structures
US6309924B1 (en) * 2000-06-02 2001-10-30 International Business Machines Corporation Method of forming self-limiting polysilicon LOCOS for DRAM cell
US6376324B1 (en) * 2000-06-23 2002-04-23 International Business Machines Corporation Collar process for reduced deep trench edge bias
TW466684B (en) * 2000-09-29 2001-12-01 United Microelectronics Corp Method for forming deep trench capacitor under shallow trench isolation structure
DE10142580B4 (de) 2001-08-31 2006-07-13 Infineon Technologies Ag Verfahren zur Herstellung einer Grabenstrukturkondensatoreinrichtung
JP2003179148A (ja) * 2001-10-04 2003-06-27 Denso Corp 半導体基板およびその製造方法
US7005338B2 (en) * 2002-09-19 2006-02-28 Promos Technologies Inc. Nonvolatile memory cell with a floating gate at least partially located in a trench in a semiconductor substrate
US20050176198A1 (en) * 2004-02-11 2005-08-11 Kudelka Stephan P. Method of fabricating bottle trench capacitors using an electrochemical etch with electrochemical etch stop
JP2006210512A (ja) * 2005-01-26 2006-08-10 Toshiba Corp 半導体装置、及び、半導体装置の製造方法
US7964514B2 (en) * 2006-03-02 2011-06-21 Applied Materials, Inc. Multiple nitrogen plasma treatments for thin SiON dielectrics
US8106511B2 (en) * 2008-02-28 2012-01-31 Qimonda Ag Reduced-stress through-chip feature and method of making the same
EP2568547B1 (de) 2011-09-06 2014-04-16 Leica Geosystems AG Monitordiodenloser Lasertreiber
US8642423B2 (en) 2011-11-30 2014-02-04 International Business Machines Corporation Polysilicon/metal contact resistance in deep trench
US9960168B2 (en) 2014-12-24 2018-05-01 Globalfoundries Inc. Capacitor strap connection structure and fabrication method
US9818741B2 (en) 2015-06-30 2017-11-14 International Business Machines Corporation Structure and method to prevent EPI short between trenches in FINFET eDRAM

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60152058A (ja) * 1984-01-20 1985-08-10 Toshiba Corp 半導体記憶装置
US4801989A (en) * 1986-02-20 1989-01-31 Fujitsu Limited Dynamic random access memory having trench capacitor with polysilicon lined lower electrode
JPH0797621B2 (ja) 1986-03-03 1995-10-18 富士通株式会社 ダイナミツクランダムアクセスメモリ
US4801988A (en) * 1986-10-31 1989-01-31 International Business Machines Corporation Semiconductor trench capacitor cell with merged isolation and node trench construction
US4918502A (en) * 1986-11-28 1990-04-17 Hitachi, Ltd. Semiconductor memory having trench capacitor formed with sheath electrode
JPS6427252A (en) * 1987-04-13 1989-01-30 Nec Corp Semiconductor storage device
JPS63258060A (ja) * 1987-04-15 1988-10-25 Nec Corp 半導体記憶装置
US4794434A (en) * 1987-07-06 1988-12-27 Motorola, Inc. Trench cell for a dram
JPH01192157A (ja) * 1988-01-27 1989-08-02 Nec Corp 半導体装置
JPH025467A (ja) 1988-06-23 1990-01-10 Texas Instr Japan Ltd 半導体装置
JPH029166A (ja) * 1988-06-28 1990-01-12 Oki Electric Ind Co Ltd 半導体メモリ装置
KR910001985B1 (ko) 1988-09-22 1991-03-30 현대전자산업 주식회사 Sdht 구조로 이루어진 트렌치 캐패시터 셀 및 그 제조방법
US5017506A (en) * 1989-07-25 1991-05-21 Texas Instruments Incorporated Method for fabricating a trench DRAM
JP3208153B2 (ja) 1991-07-03 2001-09-10 株式会社東芝 半導体装置およびその製造方法
JPH0563155A (ja) 1991-08-30 1993-03-12 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP2994110B2 (ja) * 1991-09-09 1999-12-27 株式会社東芝 半導体記憶装置
JPH0637275A (ja) * 1992-07-13 1994-02-10 Toshiba Corp 半導体記憶装置及びその製造方法
US5422294A (en) * 1993-05-03 1995-06-06 Noble, Jr.; Wendell P. Method of making a trench capacitor field shield with sidewall contact
US5406515A (en) * 1993-12-01 1995-04-11 International Business Machines Corporation Method for fabricating low leakage substrate plate trench DRAM cells and devices formed thereby

Also Published As

Publication number Publication date
JP3480745B2 (ja) 2003-12-22
DE69429146T2 (de) 2002-07-18
US6534814B2 (en) 2003-03-18
TW262586B (ko) 1995-11-11
JPH0786432A (ja) 1995-03-31
DE69429146D1 (de) 2002-01-03
US6100130A (en) 2000-08-08
EP0644591B1 (en) 2001-11-21
KR100226591B1 (ko) 1999-10-15
EP0644591A1 (en) 1995-03-22
US20020072183A1 (en) 2002-06-13

Similar Documents

Publication Publication Date Title
KR950010090A (ko) 반도체장치 및 그 제조방법
KR950030242A (ko) 반도체장치와 그 제조방법
KR930024166A (ko) 캐패시터와 그 형성방법
KR930020690A (ko) 동적 메모리 셀
KR910014993A (ko) 반도체 디바이스 및 그 형성 방법
KR970060510A (ko) 반도체 장치 및 그 제조 방법
KR870009458A (ko) 반도체 장치와 그 형성 방법
KR920015577A (ko) 반도체장치
KR940012647A (ko) 반도체 집적 회로 장치 및 그 제조 방법
KR970072325A (ko) 반도체 장치 및 그 제조 방법
KR890003029A (ko) 싱글 터브 반도체 장치 제조방법
KR890012359A (ko) 반도체 장치 및 그 제조방법
KR920005280A (ko) Mos형 반도체장치
KR960027004A (ko) 반도체 장치의 측면콘택 형성방법
KR870004504A (ko) 반도체 장치 및 그 제조방법
KR950004519A (ko) 반도체 집적 회로 장치
KR930024194A (ko) 반도체 장치
KR890013800A (ko) 반도체메모리의 제조방법
KR910008843A (ko) Mos형 집적회로
KR960006066A (ko) BiMOS반도체장치 및 그 제조방법
KR950028154A (ko) 반도체 장치 및 그의 제조방법
EP0134692A3 (en) Multilayer semiconductor devices with embedded conductor structure
KR900015316A (ko) 반도체장치
JPS5685840A (en) Manufacture of semiconductor device
KR960019575A (ko) 반도체 소자의 유전체막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110617

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee